一种带隙基准电压源

摘要

本发明公开了一种带隙基准电压源，包括启动电路、核心带隙基准电路和高阶补偿电路，其中，核心带隙基准电路包括：PMOS管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、RB2、RA；高阶补偿电路包括：PMOS管M4、M5、M6、M7、M8、M9、M10、M11，NPN三极管Q3、Q4、Q5、Q6、Q7、Q8，以及电阻单元R2、R3。本发明的带隙基准电压源采用了高阶补偿电路极大的降低温度系数，并且在电路中利用了电阻比例，因而不受电阻绝对值的影响，降低了电阻温度系数对输出量的影响。本发明的带隙基准电压源具有很高的电源抑制比，能够保证电路能抵抗供电电源的干扰。

权利要求

1.一种带隙基准电压源，包括启动电路、核心带隙基准电路和高阶补偿电路，其特征在于，

核心带隙基准电路包括：PMOS管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、RB2、RA；

高阶补偿电路包括：PMOS管M4、M5、M6、M7、M8、M9、M10、M11，NPN三极管Q3、Q4、Q5、Q6、Q7、Q8，以及电阻单元R2、R3；

具体连接关系如下：PMOS管M1、M2的源极接外部电源，PMOS管M1的栅极与漏极都连接到PMOS管M2管的栅极以及三极管Q1的集电极并且连接到高阶补偿电路PMOS管M9的栅极，M2管的漏极连接到M3管的栅极并且连接到三极管Q2的集电极，以及启动电路的输出端，M3管的漏极作为核心带隙基准电路的输出端连接到三极管Q1、Q2的基极，并且连接到启动电路的输入端，Q1的发射极连接到电阻单元RB1的一端与电阻单元RA一端，Q2的发射极连接到电阻单元RA的另一端，RB1的另一端连接到RB2一端，以及高阶补偿电路的PMOS管M7、M11管的漏极，RB2的另一端接地电位；

PMOS管M4、M5、M6、M7、M8、M9、M10、M11的源极接外部电源，PMOS管M4的漏极连接到三极管Q3的集电极与基极，并且连接到三极管Q4的基极，PMOS管M5的漏极与栅极同时连接到了三极管Q6的集电极，三极管Q6的基极与PMOS管M6的栅极与漏极连接，并且与PMOS管M7、M8的栅极连接，三极管Q6的发射极与三极管Q4的发射极连接，三极管Q3的集电极与Q5的集电极和基极相连，三极管Q5的集电极接地电位，三极管Q4的集电极与电阻单元R2的一端相连，电阻单元R2的另一端接地电位；PMOS管M8的漏极与PMOS管M10的栅极和漏极相连，并且连接到三极管Q8的集电极，PMOS管M9管的漏极与三极管Q7的集电极与基极连接，并且与三极管Q8的基极连接，三极管Q7的发射极接地电位，三极管Q8的发射极与电阻单元R3的一段相连，电阻单元R3的另一端接地。

2.根据权利要求1所述的带隙基准电压源，其特征在于，所述的启动电路包括：PMOS管MS1、MS2，NMOS管MS，其中，PMOS管MS1的源极接外部电源，MS1的栅极作为启动电路的输入端连接NMOS管MS2的栅极，MS1的漏极连接到了MS2的漏极，并且连接到了MS管的栅极，MS管的漏极作为启动电路的输出端，MS管与MS2管的源极均接地电位。

说明书

一种带隙基准电压源

技术领域

[0001] 本发明属于电子技术领域，具体涉及一种基准电压源(Voltage Reference)的设计。

背景技术

[0002] 基准电压源常作为基本的电路单元，应用在功率转换器、模拟与数字转换器、功率放大器，其目的是产生一个不随温度以及电压变化的恒定电压，其温度系数(TC，Temperature Coefficient)和电源抑制比(PSRR，Power Supply Rejection Ratio)很大程度上决定了系统性能的优劣。

[0003] 传统的基准电压源如图1所示：一个负温度系数的VEB3电压加上一个正温度系数的ΔVBE电压，两者求和从而产生一个与温度很低的电压，其带隙基准电压的公式为：其中，VBE是其中一个三极管的基极发射极电压，R2、R1为分压电阻，
K是波尔兹曼常熟，q是单位电荷的电量，T是绝对温度。

[0004] 传统的带隙基准电压源的缺点在于，传统的带隙基准源由于三极管的基极集电极的温度特性呈非线性，因此传统的一阶线性补偿基准电压源并不能够达到很好的效果，电压基准源的温度系数较大。

发明内容

[0005] 本发明的目的是为了解决现有的一阶线性补偿基准电压源温度系数较大的问题，提出了一种带隙基准电压源。

[0006] 本发明的技术方案为：一种带隙基准电压源，包括启动电路、核心带隙基准电路和高阶补偿电路，其中，

[0007] 核心带隙基准电路包括：PMOS管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、RB2、RA；

[0008] 高阶补偿电路包括：PMOS管M4、M5、M6、M7、M8、M9、M10、M11，NPN三极管Q3、Q4、Q5、Q6、Q7、Q8，以及电阻单元R2、R3；

[0009] 具体连接关系如下：PMOS管M1、M2的源极接外部电源，PMOS管M1的栅极与漏极都连接到PMOS管M2管的栅极以及三极管Q1的集电极并且连接到高阶补偿电路PMOS管M9的栅极，M2管的漏极连接到M3管的栅极并且连接到三极管Q2的集电极，以及启动电路的输出端，M3管的漏极作为核心带隙基准电路的输出端连接到三极管Q1、Q2的基极，并且连接到启动电路的输入端，Q1的发射极连接到电阻单元RB1的一端与电阻单元RA一端，Q2的发射极连接到电阻单元RA的另一端，RB1的另一端连接到RB2一端，以及高阶补偿电路的PMOS管M7、M11管的漏极，RB2的另一端接地电位；

[0010] PMOS管M4、M5、M6、M7、M8、M9、M10、M11的源极接外部电源，PMOS管M4的漏极连接到三极管Q3的集电极与基极，并且连接到三极管Q4的基极，PMOS管M5的漏极与栅极同时连接到了三极管Q6的集电极，三极管Q6的基极与PMOS管M6的栅极与漏极连接，并且与PMOS管M7、M8的栅极连接，三极管Q6的发射极与三极管Q4的发射极连接，三极管Q3的集电极与Q5的集电极和基极相连，三极管Q5的集电极接地电位，三极管Q4的集电极与电阻单元R2的一端相连，电阻单元R2的另一端接地电位；PMOS管M8的漏极与PMOS管M10的栅极和漏极相连，并且连接到三极管Q8的集电极，PMOS管M9管的漏极与三极管Q7的集电极与基极连接，并且与三极管Q8的基极连接，三极管Q7的发射极接地电位，三极管Q8的发射极与电阻单元R3的一段相连，电阻单元R3的另一端接地。

[0011] 进一步的，所述启动电路包括：PMOS管MS1、MS2，NMOS管MS，其中，PMOS管MS1的源极接外部电源，MS1的栅极作为启动电路的输入端连接NMOS管MS2的栅极，MS1的漏极连接到了MS2的漏极，并且连接到了MS管的栅极，MS管的漏极作为启动电路的输出端，MS管与MS2管的源极均接地电位。

[0012] 本发明的有益效果：本发明的带隙基准电压源采用了高阶补偿电路极大的降低温度系数，并且在电路中利用了电阻比例，因而不受电阻绝对值的影响，降低了电阻温度系数对输出量的影响。本发明的带隙基准电压源具有很高的电源抑制比，能够保证电路能抵抗供电电源的干扰。与传统的带隙基准电压源相比，本发明的带隙基准电压源能够产生出温度系数更低、精度更高基准源。此外，本发明供电电源电压范围从2V增至5V时，都具有极低的静态功耗。

附图说明

[0013] 图1为传统的基准电压源结构示意图。

[0014] 图2为本发明的带隙基准电压源结构示意图。

[0015] 图3为本发明的带隙基准电压源电路示意图。

[0016] 图4为本发明的带隙基准电压源输出电压的温度特性曲线图。

[0017] 图5为本发明的带隙基准电压源的电源抑制比交流特性曲线图。

具体实施方式

[0018] 下面结合附图和具体的实施方式对本发明作进一步的阐述。

[0019] 如图2所示，本发明的带隙基准电压源包括启动电路，核心带隙基准电路和高阶补偿电路，核心带隙基准电路用于产生基准输出电压，高阶补偿电路分段补偿了由核心带隙基准电路产生的基准输出电压。

[0020] 具体电路示意图如图3所示，其中，

[0021] 核心带隙基准电路包括：PMOS管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、RB2、RA；

[0022] 高阶补偿电路包括：PMOS管M4、M5、M6、M7、M8、M9、M10、M11，NPN三极管Q3、Q4、Q5、Q6、Q7、Q8，以及电阻单元R2、R3；

[0023] 具体连接关系如下：PMOS管M1、M2的源极接外部电源VIN，PMOS管M1的栅极与漏极都连接到PMOS管M2管的栅极以及三极管Q1的集电极并且连接到高阶补偿电路PMOS管M9的栅极，M2管的漏极连接到M3管的栅极并且连接到三极管Q2的集电极，以及启动电路的输出端，M3管的漏极作为核心带隙基准电路的输出端Vref连接到三极管Q1、Q2的基极，并且连接到启动电路的输入端，Q1的发射极连接到电阻单元RB1的一端与电阻单元RA一端，Q2的发射极连接到电阻单元RA的另一端，RB1的另一端连接到RB2一端，以及高阶补偿电路的PMOS管M7、M11管的漏极，RB2的另一端接地电位VSS；

[0024] PMOS管M4、M5、M6、M7、M8、M9、M10、M11的源极接外部电源VIN，PMOS管M4的漏极连接到三极管Q3的集电极与基极，并且连接到三极管Q4的基极，PMOS管M5的漏极与栅极同时连接到了三极管Q6的集电极，三极管Q6的基极与PMOS管M6的栅极与漏极连接，并且与PMOS管M7、M8的栅极连接，三极管Q6的发射极与三极管Q4的发射极连接，三极管Q3的集电极与Q5的集电极和基极相连，三极管Q5的集电极接地电位VSS，三极管Q4的集电极与电阻单元R2的一端相连，电阻单元R2的另一端接地电位VSS；PMOS管M8的漏极与PMOS管M10的栅极和漏极相连，并且连接到三极管Q8的集电极，PMOS管M9管的漏极与三极管Q7的集电极与基极连接，并且与三极管Q8的基极连接，三极管Q7的发射极接地电位，三极管Q8的发射极与电阻单元R3的一段相连，电阻单元R3的另一端接地电位VSS。

[0025] 这里，高阶补偿电路由低温补偿电路和高温补偿电路组成，其中，低温补偿电路包括PMOS管M4、M5、M6、M7，NPN三极管Q3、Q4、Q5以及电阻单元R2，高温补偿电路包括PMOS管M8、M9、M10、M11，NPN三极管Q7、Q8以及电阻单元R3。

[0026] 启动电路使得核心带隙基准电路正常工作，产生基准输出电压。启动电路只在电压基准源上电时发挥作用，当基准电压源启动完成以后，启动电路停止工作，避免了启动电路对后面的核心带隙基准电路和高阶补偿电路的影响。

[0027] 启动电路可以采用如图3所示的一种方式，具体包括：PMOS管MS1、MS2，NMOS管MS，其中，PMOS管MS1的源极接外部电源VIN，MS1的栅极作为启动电路的输入端连接NMOS管MS2的栅极，MS1的漏极连接到了MS2的漏极，并且连接到了MS管的栅极，MS管的漏极作为启动电路的输出端，MS管与MS2管的源极均接地电位VSS。本领域的普通技术人员可以看出，也可以采用其它结构的启动电路。

[0028] 下面对本发明的基准电压源的整体原理进行说明：

[0029] 如图3所示，电阻单元RA上的电压VRA是一个与绝对温度成正比的电压(Proporational To Absolute Temperature，PTAT)，其中VRA＝VTlnN，VT＝kT/q，K是波尔兹曼常熟，q是单位电荷的电荷量，N是NPN三极管Q2与Q1的发射结面积之比。流过电阻单元RA的电流是一个PTAT电流，此电流可以描述为IPTAT＝[VTlnN]/RA。因此，此常规一介补偿的带隙基准电压Vref-order1：

[0030]

[0031] 这里，Vbe1为NPN管Q1的基极发射极电压，RB1、RB2、RA分别表示电阻单元RB1、RB2、RA的阻值。

[0032] 由图3所示NPN管Q1、PMOS管M1与M2形成一个负反馈环路；NPN管Q2与PMOS管M3形成一个正反馈环路。由于负反馈环路的环路增益要大于正反馈的，整个环路是一个负反馈环路，从而保证稳定的输出。同时，PMOS管M3的尺寸与M1、M2相同。M3管的电流与流经M1、M2管的相等，M1、M2管上的电流由电阻单元R1来设置。因此节点A、B的电压将会相等，从而能够消除厄利效应。这样会改善此基准电压源的线性调整率和电源抑制比。

[0033] 高阶补偿电路的原理分析如下：如图3所示，根据基尔霍夫定律，I1电流可以表述为 M6的漏极电流可以描述为 其中，β是NPN管Q6共发射极的电流增益，并且此电流是正温系数的。电流IM6是一个温度补偿电流(CTAT)。因此PMOS管M7与M8的漏极电流为： 其中，m1和m2分别是M7与
M6和M8与M6的镜像电流增益，Vbe5为NPN管Q5的基极与发射极的电压，R2表示电阻单元R2的阻值。

[0034] 根据Widlar电流源的原理，流过NPN管Q8的电流可以描述为：

[0035] IQ8R3+VTln(IQ8RA)＝VTln[VTln(m3N)]，其中，m3是M9与M1的镜像电流增益。由于IQ8RA＝1确保了此设计的正确，其一介泰勒展开式为：

[0036] 显然，IQ8具有正温度系数，而IM8具有负温系数。IM8＝IQ8时的温度点为Tα，Tα可以有拉电流决定。可以看出，如果电路中所有的晶体管都工作在放大区，当温度T＜Tα时，IM8＞IQ8；当T＞Tα时，IM8＜IQ8。因此，流过PMOS管M10的电流在较低的温度范围下为零；在较高的温度下流过M10管的电流是正温度系数。

[0037]

[0038] 高阶补偿电流为M7与M11管电流之和：

[0039]

[0040] 其中，m4为M11与M10管的电流增益，高阶补偿电流注入到VCOM节点完成曲率补偿。

[0041] 带隙基准的补偿电压可以描述为：

[0042]

[0043] 其中，k1，k2和k3是与温度无关的常数，

[0044] 此基准的输出电压为Vref＝Vref-orde1+Vref-comp。

[0045] 电压随着温度的上升呈指数下降，其温度系数也随温度上升迅速下降，因此在高温下此温度系数随之变为一个常数。在低温下，一介补偿带隙基准电压随温度增加而增加。因此 能够在低温下改善带隙基准电压的曲率，并且在高温下对带隙基准电压的曲率几乎没有影响。在高温下，一个正温度系数更高的电压叠加到输出带隙基准电压上，此电压能够更进一步的消除Vbe在一介补偿带隙基准电压中的非线性性。

[0046] 这里，通过仿真验证了本发明的带隙基准电压源的特性。如图4所示，hspice仿真表明：温度范围从-40℃至80℃，其温度系数仅有5.4ppm/℃，输入电压从2V至5V，其带隙基准电压变化范围仅有0.1mV。如图5所示，电源抑制比在输入电压3V、室温且无外挂电容的情况下高达87dB；100HZ情况下有80dB；1KHZ情况下有60dB。此基准电压源的最大功耗仅有0.04mW。

[0047] 本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。