本发明涉及一种用于红外焦平面阵列器件的微结构及其制造方法，其包括第一衬底、第二衬底及第三衬底；第一衬底上覆盖有钝化介质层，钝化介质层下方内设有CMOS读取电路，CMOS读取电路包括最外层的反光板，钝化介质层内设有共振槽；钝化介质层上设有第一低温键合体及第二低温键合体；第二衬底内设有空腔，在任意空腔的下方均设有红外敏感区及热隔离悬臂梁；红外敏感区包括红外吸收层及硅岛，硅岛内设有若干串联分布的二极管；第二衬底上设有第三低温键合体及第四低温键合体，第三低温键合体通过连接线与第二衬底相连，第一衬底与第二衬底、第三衬底通过真空键合相连连接。本发明工艺步骤简单，与常规IC工艺兼容，检测精度高，制造方便。
1.一种用于红外焦平面阵列器件的微结构，其特征是：包括第一衬底（101）及位于所述第一衬底（101）上方的第二衬底（201），所述第二衬底（201）的上方设有第三衬底（301）；
所述第一衬底（101）的表面上覆盖有钝化介质层（102），所述钝化介质层（102）下方的第一衬底（101）内设有CMOS读取电路，所述CMOS读取电路包括最外层的反光板（104），刻蚀反光板（104）上方相应的钝化介质层（102）以形成位于钝化介质层（102）内的共振槽；在共振槽外圈的钝化介质层（102）上设有第一低温键合体（105）及位于第一低温键合体（105）外圈的第二低温键合体（106）；
在第二衬底（201）内设有若干贯通第二衬底（201）的空腔（212），第二衬底（201）内对应空腔（212）的外侧设有阻挡槽，所述阻挡槽的内壁及底部覆盖有释放腐蚀阻挡层（209），并在阻挡槽内填充热沉（210）；在任意空腔（212）的下方均设有红外敏感区（205）及位于红外敏感区（205）外侧的热隔离悬臂梁（204）；红外敏感区（205）包括红外吸收层（214）及硅岛（213），所述硅岛（213）通过绝缘介质层与红外吸收层（214）相绝缘隔离，硅岛（213）内设有若干串联分布的二极管；第二衬底（201）上设有与第一低温键合体（105）相对应分布的第三低温键合体（207）及与第二低温键合体（106）相对应分布的第四低温键合体（208），所述第三低温键合体（207）通过连接线（203）与第二衬底（201）相连，连接线（203）位于红外敏感区（205）及热隔离悬臂梁（204）的外圈，且连接线（203）与硅岛（213）内的二极管电连接；第三低温键合体（207）与第四低温键合体（208）间设有吸气剂（206）；第一衬底（101）与第二衬底（201）通过第一低温键合体（105）与第三低温键合体（207）对应真空焊接以及第二低温键合体（106）与第四低温键合体（208）对应真空焊接后连接成一体，并使得红外吸收层（214）与反光板（104）间的共振槽形成共振腔；
第二衬底（201）对应邻近第三衬底（301）的表面设有第五低温键合体（211），第三衬底（301）上设有与第五低温键合体（211）相对应分布的第六低温键合体（302），第二衬底（201）与第三衬底（301）通过第五低温键合体（211）及第六低温键合体（302）真空焊接后连接成一体。
2.根据权利要求1所述的用于红外焦平面阵列器件的微结构，其特征是：所述第三衬底（301）上设有抗反射层（303），所述抗反射层（303）覆盖第三衬底（301）的两个表面。
3.根据权利要求2所述的用于红外焦平面阵列器件的微结构，其特征是：所述第三衬底（301）上设有微透镜（304），所述微透镜（304）位于空腔（212）的正上方并位于第三衬底（301）对应远离第二衬底（201）的表面上；微透镜（304）位于抗反射层（303）与第三衬底（301）间。
4.根据权利要求1所述的用于红外焦平面阵列器件的微结构，其特征是：所述第一衬底（101）内设有TSV导电通孔（103），所述TSV导电通孔（103）与第一低温键合体（105）电连接，并与CMOS读取电路电连接。
5.根据权利要求3所述的用于红外焦平面阵列器件的微结构，其特征是：所述微透镜（304）包括半凸透镜或菲涅耳透镜。
6.根据权利要求1所述的用于红外焦平面阵列器件的微结构，其特征是：所述红外吸收层（214）的材料为Ti、TiN中的一种或两种。
7.根据权利要求1所述的用于红外焦平面阵列器件的微结构，其特征是：所述红外吸收层（214）与反光板（104）间的距离为1~3.5μm。
8.一种用于红外焦平面阵列器件的微结构的制造方法，其特征是，所述红外焦平面阵列器件的微结构制造方法包括如下步骤：（a）、提供第一衬底（101），在第一衬底（101）内通过IC工艺制作所需的CMOS读取电路，并得到位于CMOS读取电路最外侧的反光板（104）；
（b）、在上述第一衬底（101）上淀积钝化介质层（102），并选择性地掩蔽和刻蚀钝化介质层（102），以在钝化介质层（102）内得到共振槽，并使得反光板（104）裸露；
（c）、在第一衬底（101）内设置对称分布的深孔，并在深孔内淀积电隔离介质，制造种子层以及填充金属；
（d）、对第一衬底（101）对应设置钝化介质层（102）的另一表面减薄，直至露出深孔内填充金属，以在第一衬底（101）内形成TSV导电通孔（103），所述TSV导电通孔（103）与CMOS读取电路电连接；
（e）、在上述第一衬底（101）上制作位于钝化介质层（102）上的第一低温键合体（105）及第二低温键合体（106），所述第一低温键合体（105）与TSV导电通孔（103）电连接，第二低温键合体（106）位于第一低温键合体（105）的外侧；
（f）、提供第二衬底（201），选择性地掩蔽和刻蚀第二衬底（201），在第二衬底（201）内得到阻挡槽；
（g）、在上述阻挡槽内淀积释放腐蚀阻挡层（209），并在具有释放腐蚀阻挡层（209）的阻挡槽内填充热沉（210）；
（h）、选择性地掩蔽和刻蚀第二衬底（201），在第二衬底（201）上形成所需的硅岛（213）；
通过对硅岛（213）进行相应的自对准离子注入，以在硅岛（213）内形成所需串联的二极管；
（i）、在上述硅岛（213）上设置二氧化硅介质层，所述二氧化硅介质层覆盖阻挡槽槽口的热沉（210），以在第二衬底（201）表面连接相应的埋氧层（202）；
（j）、在上述第二衬底（201）上设置吸收材料层，并选择性地掩蔽和刻蚀所述吸收材料层，得到位于硅岛（213）上方的红外吸收层（214）以及阻挡槽槽口上方的连接线（203）；
（k）、在上述第二衬底（201）上方设置二氧化硅隔离层，并选择性地掩蔽和刻蚀二氧化硅隔离层，以在第二衬底（201）上得到红外敏感区（205）、热隔离悬臂梁（204）及连接线（203）；
（l）、选择性地掩蔽和刻蚀覆盖第二衬底（201）上相应连接线（203）的二氧化硅隔离层，使得相应连接线（203）裸露，并在第二衬底（201）上溅射低温焊接材料，以在第二衬底（201）上形成所需分布的第三低温键合体（207）及第四低温键合体（208），第三低温键合体（207）与连接线（203）电连接；
（m）、在上述第二衬底（201）上溅射形成吸气剂（206），所述吸气剂（206）位于第三低温键合体（207）及第四低温键合体（208）间；
（n）、对上述第二衬底（201）对应形成红外敏感区（205）的另一面进行减薄，直至露出阻挡槽内的热沉（210），并在所述减薄后的第二衬底（201）表面上设置第五低温键合体（211）；
（o）、通过气相腐蚀工艺，并在第五低温键合体（211）及释放腐蚀阻挡层（209）阻挡作用下释放相邻阻挡槽间的第二衬底（201）材料，以形成贯通第二衬底（201）的空腔（212）；
（p）、提供第三衬底（301），并在第三衬底（301）上设置与第五低温键合体（211）相对应分布的第六低温键合体（302）；
（q）、将第二衬底（201）放置于第一衬底（101）的上方，并使得第三低温键合体（207）、第四低温键合体（208）分别与第一低温键合体（105）、第二低温键合体（106）对准，第一低温键合体（105）与第三低温键合体（207）通过真空后固定连接，且第二低温键合体（106）与第四低温键合体（208）通过真空键合后固定连接，以使得第一衬底（101）与第二衬底（201）连接成一体；
（r）、将第三衬底（301）放置于上述第二衬底（201）的上方，并使得第六低温键合体（302）与下方的第五低温键合体（211）对准，第五低温键合体（211）与第六低温键合体（302）通过真空键合固定连接，以使得第二衬底（201）与第三衬底（301）连接成一体。
9.根据权利要求8所述用于红外焦平面阵列器件的微结构的制造方法，其特征是：所述步骤（p）中，在第三衬底（301）的表面上设置抗反射层（303），并在第三衬底（301）的另一表面上设置与空腔（212）相对应的微透镜（304），且在微透镜（304）及第三衬底（301）相对应的表面上覆盖抗反射层（303）。
10.一种用于红外焦平面阵列器件的微结构的制造方法，其特征是，所述红外焦平面阵列器件的微结构制造方法包括如下步骤：（a）、提供第一衬底（101），在第一衬底（101）内通过IC工艺制作所需的CMOS读取电路，并得到邻近第一衬底（101）边缘的焊脚（107）及位于CMOS读取电路最外侧的反光板（104），焊脚（107）与CMOS读取电路电连接；
（b）、在上述第一衬底（101）上淀积钝化介质层（102），并选择性地掩蔽和刻蚀钝化介质层（102），以在钝化介质层（102）内得到共振槽，并使得反光板（104）与焊脚（107）裸露，反光板（104）位于共振槽的槽底，焊脚（107）位于共振槽的外侧；
（c）、在第一衬底（101）内设置对称分布的深孔，并在深孔内淀积电隔离介质，制造种子层以及填充金属，以在钝化介质层（102）内形成连接电极（108），所述连接电极（108）与CMOS读取电路电连接；
（d）、在上述第一衬底（101）上制作位于钝化介质层（102）上的第一低温键合体（105）及第二低温键合体（106），所述第一衬底（101）内还设有TSV导电通孔；所述第一低温键合体（105）与TSV导电通孔（103）电连接，第二低温键合体（106）位于第一低温键合体（105）的外侧；
（e）、提供第二衬底（201），选择性地掩蔽和刻蚀第二衬底（201），在第二衬底（201）内得到阻挡槽；
（f）、在上述阻挡槽内淀积释放腐蚀阻挡层（209），并在具有释放腐蚀阻挡层（209）的阻挡槽内填充热沉（210）；
（g）、选择性地掩蔽和刻蚀第二衬底（201），在第二衬底（201）上形成所需的硅岛（213）；
通过对硅岛（213）进行相应的自对准离子注入，以在硅岛（213）内形成所需串联的二极管；
（h）、在上述硅岛（213）上设置二氧化硅介质层，所述二氧化硅介质层覆盖阻挡槽槽口的热沉（210），以在第二衬底（201）表面连接相应的埋氧层（202）；
（i）、在上述第二衬底（201）上设置吸收材料层，并选择性地掩蔽和刻蚀所述吸收材料层，得到位于硅岛（213）上方的红外吸收层（214）以及阻挡槽槽口上方的连接线（203）；
（j）、在上述第二衬底（201）上方设置二氧化硅隔离层，并选择性地掩蔽和刻蚀二氧化硅隔离层，以在第二衬底（201）上得到红外敏感区（205）、热隔离悬臂梁（204）及连接线（203）；
（k）、选择性地掩蔽和刻蚀覆盖第二衬底（201）上相应连接线（203）的二氧化硅隔离层，使得相应连接线（203）裸露，并在第二衬底（201）上溅射低温焊接材料，以在第二衬底（201）上形成所需分布的第三低温键合体（207）及第四低温键合体（208），第三低温键合体（207）与连接线（203）电连接；
（l）、在上述第二衬底（201）上溅射形成吸气剂（206），所述吸气剂（206）位于第三低温键合体（207）及第四低温键合体（208）间；
（m）、对上述第二衬底（201）对应形成红外敏感区（205）的另一面进行减薄，直至露出阻挡槽内的热沉（210），并在所述减薄后的第二衬底（201）表面上设置第五低温键合体（211）；
（n）、通过气相腐蚀工艺，并在第五低温键合体（211）及释放腐蚀阻挡层（209）阻挡作用下释放相邻阻挡槽间的第二衬底（201）材料，以形成贯通第二衬底（201）的空腔（212）；
（o）、提供第三衬底（301），并在第三衬底（301）上设置与第五低温键合体（211）相对应分布的第六低温键合体（302）；
（p）、将第二衬底（201）放置于第一衬底（101）的上方，并使得第三低温键合体（207）、第四低温键合体（208）分别与第一低温键合体（105）、第二低温键合体（106）对准，第一低温键合体（105）与第三低温键合体（207）通过真空后固定连接，且第二低温键合体（106）与第四低温键合体（208）通过真空键合后固定连接，以使得第一衬底（101）与第二衬底（201）连接成一体；
（q）、将第三衬底（301）放置于上述第二衬底（201）的上方，并使得第六低温键合体（302）与下方的第五低温键合体（211）对准，第五低温键合体（211）与第六低温键合体（302）通过真空键合固定连接，以使得第二衬底（201）与第三衬底（301）连接成一体。
一种用于红外焦平面阵列器件的微结构及其制造方法
技术领域
[0001] 本发明涉及一种微结构及其制造方法，尤其是一种用于红外焦平面阵列器件的微结构及其制造方法，属于MEMS器件的技术领域。
背景技术
[0002] 红外成像技术广泛应用于军事、工业、农业、医疗、森林防火、环境保护等各领域，其核心部件是红外焦平面阵列（Infrared Focal Plane Array，IRFPA）。根据工作原理分类，可分为：光子型红外探测器和非制冷红外探测器。光子型红外探测器采用窄禁带半导体材料，如HgCdTe、InSb等，利用光电效应实现红外光信号向电信号的转换；因而需要工作在77K或更低的温度下，这就需要笨重而又复杂的制冷设备，难以小型化，携带不方便。另一方面，HgCdTe和InSb等材料价格昂贵、制备困难，且与CMOS工艺不兼容，所以光子型红外探测器的价格一直居高不下。这些都极大地阻碍了红外摄像机的广泛应用，特别是在民用方面，迫切需要开发一种性能适中、价格低廉的新型红外摄像机。非制冷热型红外探测器通过红外探测单元吸收红外线，红外能量引起红外探测单元的电学特性发生变化，把红外能量转化为电信号，通过读出电路读取该信号并进行处理。
[0003] 如图1和US7005644B2中的图2是两种主要的以单晶硅PN结二极管作为红外传感单元的非制冷红外探测器单元制作的微结构，其中，图1为“640X480 pixel uncooled infrared FPA with SOI diode detectors. Proc. Of SPIE Vol.5783, 2005”中的附图。两种结构上利用单晶硅PN结二极管的温敏特性与加工工艺不敏感的特点，从而有利于制作出非均匀性很好的红外焦平面阵列。两种结构都是采用共振吸收结构来提高红外吸收效率，为了提高该两种结构的红外吸收效率，制作了专门的金属反射层，结构复杂，不易制造。同时，这两种结构是采用两步释放法，即第一步释放上面的红外吸收结构，由于是采用Polymide（聚酰亚胺）作为牺牲层，因此这步采用O2等离子体灰化方法进行释放，这种方法与常规的IC工艺不兼容，第二步是采用XeF2气相释放工艺释放掉单晶硅，制作出空腔悬空结构。主要的问题是共振吸收结构做得非常复杂，不易于制造，同时采用的Polymide牺牲层材料与常规的IC工艺不兼容。
发明内容
[0004] 本发明的目的是克服现有技术中存在的不足，提供一种用于红外焦平面阵列器件的微结构及其制造方法，其工艺步骤简单，与常规IC工艺兼容，检测精度高，制造方便。
[0005] 按照本发明提供的技术方案，所述用于红外焦平面阵列器件的微结构，包括第一衬底及位于所述第一衬底上方的第二衬底，所述第二衬底的上方设有第三衬底；所述第一衬底的表面上覆盖有钝化介质层，所述钝化介质层下方的第一衬底内设有CMOS读取电路，所述CMOS读取电路包括最外层的反光板，刻蚀反光板上方相应的钝化介质层以形成位于钝化介质层内的共振槽；在共振槽外圈的钝化介质层上设有第一低温键合体及位于第一低温键合体外圈的第二低温键合体；
[0006] 在第二衬底内设有若干贯通第二衬底的空腔，第二衬底内对应空腔的外侧设有阻挡槽，所述阻挡槽的内壁及底部覆盖有释放腐蚀阻挡层，并在阻挡槽内填充热沉；在任意空腔的下方均设有红外敏感区及位于红外敏感区外侧的热隔离悬臂梁；红外敏感区包括红外吸收层及硅岛，所述硅岛通过绝缘介质层与红外吸收层相绝缘隔离，硅岛内设有若干串联分布的二极管；第二衬底上设有与第一低温键合体相对应分布的第三低温键合体及与第二低温键合体相对应分布的第四低温键合体，所述第三低温键合体通过连接线与第二衬底相连，连接线位于红外敏感区及热隔离悬臂梁的外圈，且连接线与硅岛内的二极管电连接；第三低温键合体与第四低温键合体间设有吸气剂；第一衬底与第二衬底通过第一低温键合体与第三低温键合体对应真空焊接以及第二低温键合体与第四低温键合体对应真空焊接后连接成一体，并使得红外吸收层与反光板间的共振槽形成共振腔；
[0007] 第二衬底对应邻近第三衬底的表面设有第五低温键合体，第三衬底上设有与第五低温键合体相对应分布的第六低温键合体，第二衬底与第三衬底通过第五低温键合体及第六低温键合体真空焊接后连接成一体。
[0008] 所述第三衬底上设有抗反射层，所述抗反射层覆盖第三衬底的两个表面。
[0009] 所述第三衬底上设有微透镜，所述微透镜位于空腔的正上方并位于第三衬底对应远离第二衬底的表面上；微透镜位于抗反射层与第三衬底间。
[0010] 所述第一衬底内设有TSV导电通孔，所述TSV导电通孔与第一低温键合体电连接，并与CMOS读取电路电连接。
[0011] 所述微透镜包括半凸透镜或菲涅耳透镜。
[0012] 所述红外吸收层的材料为Ti、TiN中的一种或两种。
[0013] 所述红外吸收层与反光板间的距离为1~3.5μm。
[0014] 一种用于红外焦平面阵列器件的微结构的制造方法，所述红外焦平面阵列器件的微结构制造方法包括如下步骤：
[0015] a、提供第一衬底，在第一衬底内通过IC工艺制作所需的CMOS读取电路，并得到位于CMOS读取电路最外侧的反光板；
[0016] b、在上述第一衬底上淀积钝化介质层，并选择性地掩蔽和刻蚀钝化介质层，以在钝化介质层内得到共振槽，并使得反光板裸露；
[0017] c、在第一衬底内设置对称分布的深孔，并在深孔内淀积电隔离介质，制造种子层以及填充金属；
[0018] d、对第一衬底对应设置钝化介质层的另一表面减薄，直至露出深孔内填充金属，以在第一衬底内形成TSV导电通孔，所述TSV导电通孔与CMOS读取电路电连接；
[0019] e、在上述第一衬底上制作位于钝化介质层上的第一低温键合体及第二低温键合体，所述第一低温键合体与TSV导电通孔电连接，第二低温键合体位于第一低温键合体的外侧；
[0020] f、提供第二衬底，选择性地掩蔽和刻蚀第二衬底，在第二衬底内得到阻挡槽；
[0021] g、在上述阻挡槽内淀积释放腐蚀阻挡层，并在具有释放腐蚀阻挡层的阻挡槽内填充热沉；
[0022] h、选择性地掩蔽和刻蚀第二衬底，在第二衬底上形成所需的硅岛；通过对硅岛进行相应的自对准离子注入，以在硅岛内形成所需串联的二极管；
[0023] i、在上述硅岛上设置二氧化硅介质层，所述二氧化硅介质层覆盖阻挡槽槽口的热沉，以在第二衬底表面连接相应的埋氧层；
[0024] j、在上述第二衬底上设置吸收材料层，并选择性地掩蔽和刻蚀所述吸收材料层，得到位于硅岛上方的红外吸收层以及阻挡槽槽口上方的连接线；
[0025] k、在上述第二衬底上方设置二氧化硅隔离层，并选择性地掩蔽和刻蚀二氧化硅隔离层，以在第二衬底上得到红外敏感区、热隔离悬臂梁及连接线；
[0026] l、选择性地掩蔽和刻蚀覆盖第二衬底上相应连接线的二氧化硅隔离层，使得相应连接线裸露，并在第二衬底上溅射低温焊接材料，以在第二衬底上形成所需分布的第三低温键合体及第四低温键合体，第三低温键合体与连接线电连接；
[0027] m、在上述第二衬底上溅射形成吸气剂，所述吸气剂位于第三低温键合体及第四低温键合体间；
[0028] n、对上述第二衬底对应形成红外敏感区的另一面进行减薄，直至露出阻挡槽内的热沉，并在所述减薄后的第二衬底表面上设置第五低温键合体；
[0029] o、通过气相腐蚀工艺，并在第五低温键合体及释放腐蚀阻挡层阻挡作用下释放相邻阻挡槽间的第二衬底材料，以形成贯通第二衬底的空腔；
[0030] p、提供第三衬底，并在第三衬底上设置与第五低温键合体相对应分布的第六低温键合体；
[0031] q、将第二衬底放置于第一衬底的上方，并使得第三低温键合体、第四低温键合体分别与第一低温键合体、第二低温键合体对准，第一低温键合体与第三低温键合体通过真空后固定连接，且第二低温键合体与第四低温键合体通过真空键合后固定连接，以使得第一衬底与第二衬底连接成一体；
[0032] r、将第三衬底放置于上述第二衬底的上方，并使得第六低温键合体与下方的第五低温键合体对准，第五低温键合体与第六低温键合体通过真空键合固定连接，以使得第二衬底与第三衬底连接成一体。
[0033] 所述步骤p中，在第三衬底的表面上设置抗反射层，并在第三衬底的另一表面上设置与空腔相对应的微透镜，且在微透镜及第三衬底相对应的表面上覆盖抗反射层。
[0034] 一种类似的技术方案，所述用于红外焦平面阵列器件的微结构的制造方法，所述红外焦平面阵列器件的微结构制造方法包括如下步骤：
[0035] a、提供第一衬底，在第一衬底内通过IC工艺制作所需的CMOS读取电路，并得到邻近第一衬底边缘的焊脚及位于CMOS读取电路最外侧的反光板，焊脚与CMOS读取电路电连接；
[0036] b、在上述第一衬底上淀积钝化介质层，并选择性地掩蔽和刻蚀钝化介质层，以在钝化介质层内得到共振槽，并使得反光板与焊脚裸露，反光板位于共振槽的槽底，焊脚位于共振槽的外侧；
[0037] c、在第一衬底内设置对称分布的深孔，并在深孔内淀积电隔离介质，制造种子层以及填充金属，以在钝化介质层内形成连接电极，所述连接电极与CMOS读取电路电连接；
[0038] d、在上述第一衬底上制作位于钝化介质层上的第一低温键合体及第二低温键合体，所述第一低温键合体与TSV导电通孔电连接，第二低温键合体位于第一低温键合体的外侧；
[0039] e、提供第二衬底，选择性地掩蔽和刻蚀第二衬底，在第二衬底内得到阻挡槽；
[0040] f、在上述阻挡槽内淀积释放腐蚀阻挡层，并在具有释放腐蚀阻挡层的阻挡槽内填充热沉；
[0041] g、选择性地掩蔽和刻蚀第二衬底，在第二衬底上形成所需的硅岛；通过对硅岛进行相应的自对准离子注入，以在硅岛内形成所需串联的二极管；
[0042] h、在上述硅岛上设置二氧化硅介质层，所述二氧化硅介质层覆盖阻挡槽槽口的热沉，以在第二衬底表面连接相应的埋氧层；
[0043] i、在上述第二衬底上设置吸收材料层，并选择性地掩蔽和刻蚀所述吸收材料层，得到位于硅岛上方的红外吸收层以及阻挡槽槽口上方的连接线；
[0044] j、在上述第二衬底上方设置二氧化硅隔离层，并选择性地掩蔽和刻蚀二氧化硅隔离层，以在第二衬底上得到红外敏感区、热隔离悬臂梁及连接线；
[0045] k、选择性地掩蔽和刻蚀覆盖第二衬底上相应连接线的二氧化硅隔离层，使得相应连接线裸露，并在第二衬底上溅射低温焊接材料，以在第二衬底上形成所需分布的第三低温键合体及第四低温键合体，第三低温键合体与连接线电连接；
[0046] l、在上述第二衬底上溅射形成吸气剂，所述吸气剂位于第三低温键合体及第四低温键合体间；
[0047] m、对上述第二衬底对应形成红外敏感区的另一面进行减薄，直至露出阻挡槽内的热沉，并在所述减薄后的第二衬底表面上设置第五低温键合体；
[0048] n、通过气相腐蚀工艺，并在第五低温键合体及释放腐蚀阻挡层阻挡作用下释放相邻阻挡槽间的第二衬底材料，以形成贯通第二衬底的空腔；
[0049] o、提供第三衬底，并在第三衬底上设置与第五低温键合体相对应分布的第六低温键合体；
[0050] p、将第二衬底放置于第一衬底的上方，并使得第三低温键合体、第四低温键合体分别与第一低温键合体、第二低温键合体对准，第一低温键合体与第三低温键合体通过真空后固定连接，且第二低温键合体与第四低温键合体通过真空键合后固定连接，以使得第一衬底与第二衬底连接成一体；
[0051] q、将第三衬底放置于上述第二衬底的上方，并使得第六低温键合体与下方的第五低温键合体对准，第五低温键合体与第六低温键合体通过真空键合固定连接，以使得第二衬底与第三衬底连接成一体。
[0052] 本发明的优点：在第一衬底内制作CMOS读取电路，第一衬底位于第二衬底的下方，从而能够有效降低红外焦平面阵列器件的尺寸；共振腔的共振吸收结构中的反光板与红外吸收层分别位于第一衬底、第二衬底上，可以减小红外敏感区的热容，提高器件的性能；同时降低了第二衬底上红外敏感区的制作成本；红外吸收层与反光板间的间距为1~3.5μm，红外吸收层与反光板间的距离可以通过钝化介质层、第一低温键合体、第二低温键合体、第三低温键合体及第四低温键合体的厚度来调节，工艺步骤简单，与常规IC工艺兼容，检测精度高，制造方便。
附图说明
[0053] 图1为现有红外焦平面阵列器件的结构示意图。
[0054] 图2为本发明实施例1的结构示意图。
[0055] 图3为本发明实施例2的结构示意图。
[0056] 图4为本发明实施例3的结构示意图。
[0057] 图5为本发明实施例4的结构示意图。
[0058] 图6为本发明实施例5的结构示意图。
[0059] 图7为本发明实施例6的结构示意图。
[0060] 图8~图16为本发明实施例1的具体实施工艺步骤剖视图，其中：
[0061] 图8为淀积钝化介质层后的剖视图。
[0062] 图9为对第一衬底刻蚀得到深孔并在深孔内填充金属后的剖视图。
[0063] 图10为对第一衬底减薄后形成TSV导电通孔后的剖视图。
[0064] 图11为得到第一低温键合体与第二低温键合体后的剖视图。
[0065] 图12为在第二衬底上得到硅岛后的剖视图。
[0066] 图13为得到红外感应区、热隔离悬臂梁及连接线后的剖视图。
[0067] 图14为采用气相腐蚀得到空腔后的剖视图。
[0068] 图15为在第三衬底上形成第六低温键合体后的剖视图。
[0069] 图16为第一衬底、第二衬底与第三衬底通过真空键合连成一体后的剖视图。
[0070] 图17~图24为本发明实施例2的具体实施工艺步骤剖视图，其中：
[0071] 图17为淀积钝化介质层后的剖视图。
[0072] 图18为对第一衬底刻蚀得到深孔并在深孔内填充金属后的剖视图。
[0073] 图19为得到第一低温键合体与第二低温键合体后的剖视图。
[0074] 图20为在第二衬底上得到硅岛后的剖视图。
[0075] 图21为为得到红外感应区、热隔离悬臂梁及连接线后的剖视图。
[0076] 图22为在第三衬底上形成第六低温键合体后的剖视图。
[0077] 图23为在第三衬底上形成第六低温键合体后的剖视图。
[0078] 图24为第一衬底、第二衬底与第三衬底通过真空键合连成一体后的剖视图。
[0079] 附图标记说明：101-第一衬底、102-钝化介质层、103-TSV导电通孔、104-反光板、105-第一低温键合体、106-第二低温键合体、107-焊脚、108-连接电极、201-第二衬底、
202-埋氧层、203-连接线、204-热隔离悬臂梁、205红外敏感区、206-吸气剂、207-第三低温键合体、208-第四低温键合体、209-释放腐蚀阻挡层、210-热沉、22-第五低温键合体、
212-空腔、213-硅岛、214-红外吸收层、301-第三衬底、302-第六低温键合体、303-抗反射层及304-微透镜。
具体实施方式
[0080] 下面结合具体附图和实施例对本发明作进一步说明。
[0081] 本发明通过常规IC工艺步骤形成的红外焦平面阵列器件结构，工艺步骤简单，同时能提高红外能量检测精度，下面通过实施例1、实施例2、实施例3、实施例4、实施例5、实施例6及实施例7来具体说明本发明的结构与制备过程。
[0082] 实施例1
[0083] 如图2所示：本发明包括第一衬底101及位于所述第一衬底101上方的第二衬底201，所述第二衬底201的上方设有第三衬底301；所述第一衬底101的表面上覆盖有钝化介质层102，所述钝化介质层102下方的第一衬底101内设有CMOS读取电路，所述CMOS读取电路包括最外层的反光板104，刻蚀反光板104上方相应的钝化介质层102以形成位于钝化介质层102内的共振槽；在共振槽外圈的钝化介质层102上设有第一低温键合体105及位于第一低温键合体105外圈的第二低温键合体106；
[0084] 在第二衬底201内设有若干贯通第二衬底201的空腔212，第二衬底201内对应空腔212的外侧设有阻挡槽，所述阻挡槽的内壁及底部覆盖有释放腐蚀阻挡层209，并在阻挡槽内填充热沉210；在任意空腔212的下方均设有红外敏感区205及位于红外敏感区205外侧的热隔离悬臂梁204；红外敏感区205包括红外吸收层214及硅岛213，所述硅岛213通过绝缘介质层与红外吸收层214相绝缘隔离，硅岛213内设有若干串联分布的二极管；
[0085] 第二衬底201上设有与第一低温键合体105相对应分布的第三低温键合体207及与第二低温键合体106相对应分布的第四低温键合体208，所述第三低温键合体207通过连接线203与第二衬底201相连，连接线203位于红外敏感区205及热隔离悬臂梁204的外圈，且连接线203与硅岛213内的二极管电连接；第三低温键合体207与第四低温键合体208间设有吸气剂206；第一衬底101与第二衬底201通过第一低温键合体105与第三低温键合体207对应真空焊接以及第二低温键合体106与第四低温键合体208对应真空焊接后连接成一体，并使得红外吸收层214与反光板104间的共振槽形成共振腔；
[0086] 第二衬底201对应邻近第三衬底301的表面设有第五低温键合体211，第三衬底301上设有与第五低温键合体211相对应分布的第六低温键合体302，第二衬底201与第三衬底301通过第五低温键合体211及第六低温键合体302真空焊接后连接成一体。
[0087] 其中，CMOS读取电路为通过常规IC工艺在第一衬底101内制备活动，通过CMOS读取电路能够为硅岛213内的二极管施加所需电压。当硅岛213上的红外吸收层214吸收红外能量变化时，引起二极管电压-电流曲线改变，CMOS读取电路读取相应电压-电流特性的改变，以检测得到红外能量，完成对红外能量的检测。
[0088] 为了能够实现CMOS读取电路与硅岛213内的二极管连接，本实施例中通过在第一衬底101内设置TSV导电通孔103。所述TSV导电通孔103贯通第一衬底101，TSV导电通孔103与CMOS读取电路电连接，且TSV导电通孔103与第一低温键合体105电连接。当第一低温键合体105与第三低温键合体207通过真空键合时，TSV导电通孔103通过第一低温键合体105与第三低温键合体207的电连接。第三低温键合体207与连接线203电连接，连接线203通过热隔离悬臂梁204的导电介质与硅岛213内的二极管连接，以形成二极管与CMOS读取电路的连接通路。而TSV导电通孔103对应与第一低温键合体105相连的另一端能够与外部电路相连，从而形成CMOS读取电路与外部电路的连接，便于外部电路驱动CMOS读取电路以及将CMOS读取电路读取后的信号输出。
[0089] 为了提高对红外线的吸收，在第三衬底301的表面上均设置抗反射层303，所述抗反射层303覆盖在第三衬底301的两个表面，当有红外线入射在第三衬底301上时，能够降低红外线的反射，提高红外吸收层214进行红外吸收的效率。
[0090] 如图8~图16所示：上述结构的红外焦平面阵列器件，可以通过下述工艺步骤制备，具体地包括如下步骤：
[0091] a、提供第一衬底101，在第一衬底101内通过IC工艺制作所需的CMOS读取电路，并得到位于CMOS读取电路最外侧的反光板104；
[0092] 所述第一衬底101的材料为单晶硅、Ge、GaAs或GeSi；在第一衬底101内的CMOS读取电路通过常规IC工艺形成相应的MEMS结构，CMOS读取电路位于反光板104的下方，形成CMOS读取电路的工艺条件与过程为本技术领域人员所熟知，且形成CMOS读取电路的过程不是本发明研究的重点，此处不再详述；
[0093] b、在上述第一衬底101上淀积钝化介质层102，并选择性地掩蔽和刻蚀钝化介质层102，以在钝化介质层102内得到共振槽，并使得反光板104裸露；
[0094] 如图8所示：所述钝化介质层102一般为二氧化硅，淀积钝化介质层102后，刻蚀反光板104上方的钝化介质层102，反光板104的材料可以选用Al、Ti、TiN或Au等，通过反光板104能够将没有被红外吸收层214吸收完全的红外线反射，以便红外吸收层214进行再次吸收，提高吸收效率；
[0095] c、在第一衬底101内设置对称分布的深孔，并在深孔内淀积电隔离介质，制造种子层以及填充金属；
[0096] 如图9所示：为了能够实现CMOS读取电路与外部电路及后续形成二极管相连，此处采用TSV（Through Si via）封装技术；具体地，通过常规IC工艺中的光刻、刻蚀方法在第一衬底101内形成深孔，然后通过PECVD方法在深孔内电隔离介质的淀积，以及通过蒸发或溅射方法溅射金属阻挡层或电镀的种子层，所述金属阻挡层或种子层能够提高后续填充金属的粘附性；再通过溅射、CVD或电镀方法完成金属材料的填充，最后通过机械化学抛光方法实现钝化介质层102表面的平坦化；此处只是简述了制造形成TSV导电通孔103的简单过程，具体工艺条件与过程也为本技术领域人员熟知，可以参照相应的TSV封装技术；
[0097] d、对第一衬底101对应设置钝化介质层102的另一表面减薄，直至露出深孔内填充金属，以在第一衬底101内形成TSV导电通孔103，所述TSV导电通孔103与CMOS读取电路电连接；
[0098] 如图10所示：上述在深孔内填充金属后并未形成贯通第一衬底101的通孔，因此需要对第一衬底101进行减薄，减薄后能形成TSV导电通孔103；
[0099] e、在上述第一衬底101上制作位于钝化介质层102上的第一低温键合体105及第二低温键合体106，所述第一低温键合体105与TSV导电通孔103电连接，第二低温键合体106位于第一低温键合体105的外侧；
[0100] 如图11所示：所述第一低温键合体105与第二低温键合体106的材料为Al、Cu、Au、Ti或TiN；第一低温键合体105与第二低温键合体106位于共振槽的外圈；
[0101] f、提供第二衬底201，选择性地掩蔽和刻蚀第二衬底201，在第二衬底201内得到阻挡槽；
[0102] 所述第二衬底201采用SOI（绝缘体上硅）衬底，采用SOI衬底时，能够利用SOI衬底上的顶硅制备二极管；
[0103] g、在上述阻挡槽内淀积释放腐蚀阻挡层209，并在具有释放腐蚀阻挡层209的阻挡槽内填充热沉210；
[0104] 所述释放腐蚀阻挡层209为二氧化硅，热沉210为多晶硅或非晶硅；通过衬底210能够将热量导走；通过释放腐蚀阻挡层209与热沉210能够便于后续在第二衬底210内形成若干空腔212；一般地，淀积释放腐蚀阻挡层209与填充热沉210后，需要通过反刻或CMP方法进行平坦化；
[0105] h、选择性地掩蔽和刻蚀第二衬底201，在第二衬底201上形成所需的硅岛213；通过对硅岛213进行相应的自对准离子注入，以在硅岛213内形成所需串联的二极管；
[0106] 选择性地掩蔽和刻蚀第二衬底201后，能将SOI衬底上的顶硅刻蚀，得到硅岛213，所述硅岛213一般位于相邻的阻挡槽间，从而通过阻挡槽内填充的释放腐蚀阻挡层209及热沉210释放SOI材料形成空腔212后，能在空腔212的端部形成悬置的MEMS器件结构；为了形成二极管所需的PN结，需要根据硅岛213的导电类型选择自对准离子的类型，如硅岛213为N导电类型时，注入的离子需要为P型；在自对准离子注入形成硅岛213后，需要在硅岛213上淀积金属材料，以能将硅岛213内的二极管串联，并与后续连接线203的电连接，此处属于半导体电极引出的封装常规做法，为本技术领域人员所熟知，不再详述；
[0107] i、在上述硅岛213上设置二氧化硅介质层，所述二氧化硅介质层覆盖阻挡槽槽口的热沉210，以在第二衬底201表面连接相应的埋氧层202；
[0108] 如图12所示：为了避免硅岛213上的金属材料与后续红外吸收层214电绝缘隔离，需要在硅岛213上淀积或热氧化生长二氧化硅介质层；同时，在刻蚀形成阻挡槽时，势必会刻蚀阻挡槽上方的顶硅与埋氧层202，当再次设置二氧化硅介质层后，二氧化硅能覆盖在阻挡槽槽口，也能与原有埋氧层202连接成一体，形成如图12的结果；
[0109] j、在上述第二衬底201上设置吸收材料层，并选择性地掩蔽和刻蚀所述吸收材料层，得到位于硅岛213上方的红外吸收层214以及阻挡槽槽口上方的连接线203；
[0110] 所述红外吸收材料层的材料一般为Ti或TiN，一般地连接线203靠近第二衬底201的边缘，连接线203与第一衬底101上的第一低温键合体105位置相对应；
[0111] k、在上述第二衬底201上方设置二氧化硅隔离层，并选择性地掩蔽和刻蚀二氧化硅隔离层，以在第二衬底201上得到红外敏感区205、热隔离悬臂梁204及连接线203；
[0112] 如图13所示：在形成上述结构后，需要将部分连接线203通过二氧化硅隔离层进行覆盖，选择性地掩蔽和刻蚀二氧化硅隔离层后，去除红外吸收层214上的二氧化硅隔离层，经过上述工艺步骤可知，热隔离悬臂梁204包括二氧化硅隔离层及导电材料，由于本实施例中，热隔离悬臂梁204的导电材料与红外吸收层214为同一制造层，也可以选择多晶硅或掺杂多晶硅，只是需要多步工艺来制备；热隔离悬臂梁204内的导电材料能够使得连接线203与硅岛213上的金属材料电连接，以达到连接线203与二极管的连接；同时，通过热隔离悬臂梁204能避免红外吸收层214吸收热量后热量的快速散开，使得红外吸收层214吸收的热量充分影响硅岛213内的二极管电流-电压曲线特性，提高检测的稳定性及可靠性；热隔离悬臂梁204位于硅岛213的外圈，同时，在刻蚀二氧化硅隔离层时，将热隔离悬臂梁204两侧的埋氧层202刻蚀掉；
[0113] l、选择性地掩蔽和刻蚀覆盖第二衬底201上相应连接线203的二氧化硅隔离层，使得相应连接线203裸露，并在第二衬底201上溅射低温焊接材料，以在第二衬底201上形成所需分布的第三低温键合体207及第四低温键合体208，第三低温键合体207与连接线203电连接；
[0114] 由于第二衬底201上所有的连接线203上均覆盖二氧化硅隔离层，因此需要刻蚀与第一低温键合体105相对应连接线203上的二氧化硅隔离层；刻蚀后，第三低温键合体207与相应连接线203电连接，第三低温键合体207通过连接线203及热隔离悬臂梁204后与硅岛213内的二极管电连接；第三低温键合体207与第四低温键合体208的材料与第一低温键合体105的材料及制备过程一致；
[0115] m、在上述第二衬底201上溅射形成吸气剂206，所述吸气剂206位于第三低温键合体207及第四低温键合体208间；
[0116] 所述吸气剂206的材料为Ti、Ni、Pa、Zr、Fe中的一种或几种；通过吸气剂206能够保证真空键合后的真空度；
[0117] n、对上述第二衬底201对应形成红外敏感区205的另一面进行减薄，直至露出阻挡槽内的热沉210，并在所述减薄后的第二衬底201表面上设置第五低温键合体211；
[0118] 为了制备所需的空腔212需要先对第二衬底201减薄，减薄后通过第五低温键合体211与释放腐蚀阻挡层209形成腐蚀阻挡层，从而能形成所需的空腔212；
[0119] o、通过气相腐蚀工艺，并在第五低温键合体211及释放腐蚀阻挡层209阻挡作用下释放相邻阻挡槽间的第二衬底201材料，以形成贯通第二衬底201的空腔212；
[0120] 如图14所示：采用XeF2气相腐蚀工艺释放阻挡槽间的第二衬底201；
[0121] p、提供第三衬底301，并在第三衬底301上设置与第五低温键合体211相对应分布的第六低温键合体302；
[0122] 如图15所示：第三衬底301的材料与第一衬底101的材料相一致；一般地，在第三衬底301的两个表面上均设置抗反射层303，所述抗反射层303的材料为SiON、ZnS、MgF2中的一种或几种，通过抗反射层303能提高红外吸收的效率；
[0123] q、将第二衬底201放置于第一衬底101的上方，并使得第三低温键合体207、第四低温键合体208分别与第一低温键合体105、第二低温键合体106对准，第一低温键合体105与第三低温键合体207通过真空后固定连接，且第二低温键合体106与第四低温键合体
208通过真空键合后固定连接，以使得第一衬底101与第二衬底201连接成一体；当第一低温键合体105与第三低温键合体207通过真空键合后，能够形成密封结构，同时，第二低温键合体106与第四低温键合体208低温键合后，也能够形成相应的密封结构；
[0124] r、将第三衬底301放置于上述第二衬底201的上方，并使得第六低温键合体302与下方的第五低温键合体211对准，第五低温键合体211与第六低温键合体302通过真空键合固定连接，以使得第二衬底201与第三衬底301连接成一体；如图16所示。
[0125] 实施例2
[0126] 如图3所示：与实施例1不同之处为，CMOS读取电路与外部连接形式不同。具体地，在第一衬底101上的钝化介质层102内形成连接电极108，连接电极108未形成贯通第一衬底101的结构，连接电极108与CMOS读取电路电连接，并与第一低温键合体105电连接。在连接电极108的外侧设有焊脚107，刻蚀焊脚107上方的钝化介质层102，使得焊脚107裸露。当焊脚107裸露后，能够与外部电路相连，起到与TSV导电通孔103下部的作用。
[0127] 如图17~图24所示：上述结构的红外焦平面阵列器件可以通过下述工艺步骤制备，具体步骤包括：
[0128] a、提供第一衬底101，在第一衬底101内通过IC工艺制作所需的CMOS读取电路，并得到邻近第一衬底101边缘的焊脚107及位于CMOS读取电路最外侧的反光板104，焊脚107与CMOS读取电路电连接，如图17所示；
[0129] b、在上述第一衬底101上淀积钝化介质层102，并选择性地掩蔽和刻蚀钝化介质层102，以在钝化介质层102内得到共振槽，并使得反光板104与焊脚107裸露，反光板104位于共振槽的槽底，焊脚107位于共振槽的外侧；如图18所示；
[0130] c、在第一衬底101内设置对称分布的深孔，并在深孔内淀积电隔离介质，制造种子层以及填充金属，以在钝化介质层102内形成连接电极108，所述连接电极108与CMOS读取电路电连接；
[0131] d、在上述第一衬底101上制作位于钝化介质层102上的第一低温键合体105及第二低温键合体106，所述第一低温键合体105与TSV导电通孔103电连接，第二低温键合体106位于第一低温键合体105的外侧，如图19所示；
[0132] e、提供第二衬底201，选择性地掩蔽和刻蚀第二衬底201，在第二衬底201内得到阻挡槽；
[0133] f、在上述阻挡槽内淀积释放腐蚀阻挡层209，并在具有释放腐蚀阻挡层209的阻挡槽内填充热沉210；
[0134] g、选择性地掩蔽和刻蚀第二衬底201，在第二衬底201上形成所需的硅岛213；通过对硅岛213进行相应的自对准离子注入，以在硅岛213内形成所需串联的二极管；
[0135] h、在上述硅岛213上设置二氧化硅介质层，所述二氧化硅介质层覆盖阻挡槽槽口的热沉210，以在第二衬底201表面连接相应的埋氧层202，如图20所示；
[0136] i、在上述第二衬底201上设置吸收材料层，并选择性地掩蔽和刻蚀所述吸收材料层，得到位于硅岛213上方的红外吸收层214以及阻挡槽槽口上方的连接线203；
[0137] j、在上述第二衬底201上方设置二氧化硅隔离层，并选择性地掩蔽和刻蚀二氧化硅隔离层，以在第二衬底201上得到红外敏感区205、热隔离悬臂梁204及连接线203，如图21所示；
[0138] k、选择性地掩蔽和刻蚀覆盖第二衬底201上相应连接线203的二氧化硅隔离层，使得相应连接线203裸露，并在第二衬底201上溅射低温焊接材料，以在第二衬底201上形成所需分布的第三低温键合体207及第四低温键合体208，第三低温键合体207与连接线203电连接；
[0139] l、在上述第二衬底201上溅射形成吸气剂206，所述吸气剂206位于第三低温键合体207及第四低温键合体208间；
[0140] m、对上述第二衬底201对应形成红外敏感区205的另一面进行减薄，直至露出阻挡槽内的热沉210，并在所述减薄后的第二衬底201表面上设置第五低温键合体211；
[0141] n、通过气相腐蚀工艺，并在第五低温键合体211及释放腐蚀阻挡层209阻挡作用下释放相邻阻挡槽间的第二衬底201材料，以形成贯通第二衬底201的空腔212，如图22所示；
[0142] o、提供第三衬底301，并在第三衬底301上设置与第五低温键合体211相对应分布的第六低温键合体302，如图23所示；
[0143] p、将第二衬底201放置于第一衬底101的上方，并使得第三低温键合体207、第四低温键合体208分别与第一低温键合体105、第二低温键合体106对准，第一低温键合体105与第三低温键合体207通过真空后固定连接，且第二低温键合体106与第四低温键合体
208通过真空键合后固定连接，以使得第一衬底101与第二衬底201连接成一体；
[0144] q、将第三衬底301放置于上述第二衬底201的上方，并使得第六低温键合体302与下方的第五低温键合体211对准，第五低温键合体211与第六低温键合体302通过真空键合固定连接，以使得第二衬底201与第三衬底301连接成一体，如图24所示。
[0145] 实施例3
[0146] 如图4所示：本实施例中CMOS读取电路与外部及硅岛213内二极管的连接均采用TSV导电通孔103；与实施例1不同之处在于，为了提高红外线的吸收效率，第三衬底301上设有微透镜304，所述微透镜304位于空腔212的正上方。在形成微透镜304后，抗反射层303覆盖于微透镜304及第三衬底301上。本实施例与实施例1中制备过程不同之处在于，提供第三层衬底301后，先在第三衬底301的一个表面形成抗反射层303，在另一个表面上设置微透镜304，然后在使得抗反射层303覆盖在微透镜304与第三层很低301上；并在第三衬底301对应设置微透镜304的另一表面设置第六低温焊接体302。微透镜304包括半凸透镜或菲涅耳透镜。
[0147] 实施例4
[0148] 如图5所示：本实施例中CMOS读取电路与外部电路连接通过焊脚107，即采用实施例2的结构，与实施例2不同之处在于，为了提高红外线的吸收效率，第三衬底301上设有微透镜304，所述微透镜304位于空腔212的正上方。在形成微透镜304后，抗反射层303覆盖于微透镜304及第三衬底301上。本实施例与实施例1中制备过程不同之处在于，提供第三层衬底301后，先在第三衬底301的一个表面形成抗反射层303，在另一个表面上设置微透镜304，然后在使得抗反射层303覆盖在微透镜304与第三层很低301上；并在第三衬底301对应设置微透镜304的另一表面设置第六低温焊接体302。微透镜304包括半凸透镜或菲涅耳透镜。
[0149] 实施例5
[0150] 如图6所示：本实施例中CMOS读取电路与外部及硅岛213内二极管的连接均采用TSV导电通孔103；与实施例1不同之处在于，为了提高红外线的吸收效率，第三衬底301上设有微透镜304，所述微透镜304位于空腔212的正上方；并且位于硅岛213下方的红外吸收层214的长度，红外吸收层214在硅岛213上向两侧延伸，红外吸收层214的长度与空腔212的端部内径近似相等；当红外吸收层214的长度延伸后，扩大了吸收红外能量的面积。
[0151] 在上述形成微透镜304后，抗反射层303覆盖于微透镜304及第三衬底301上。本实施例与实施例1中制备过程不同之处在于，刻蚀吸收层材料层时，掩蔽和刻蚀的位置不同，以及提供第三层衬底301后，先在第三衬底301的一个表面形成抗反射层303，在另一个表面上设置微透镜304，然后在使得抗反射层303覆盖在微透镜304与第三层很低301上；并在第三衬底301对应设置微透镜304的另一表面设置第六低温焊接体302。微透镜304包括半凸透镜或菲涅耳透镜。
[0152] 实施例6
[0153] 如图7所示：本实施例与实施例4不同之处在于红外吸收层214的长度，红外吸收层214在硅岛213上向两侧延伸，红外吸收层214的长度与空腔212的端部内径近似相等；当红外吸收层214的长度延伸后，扩大了吸收红外能量的面积。本实施例的具体制备过程可以参照实施例5中的描述。
[0154] 如图2~图24所示：使用时，根据形成红外焦平面阵列器件的结构，将TSV导电通孔103或焊脚107与外部电路相连，以对硅岛213内的二极管施加一个恒定的电流信号。工作时，红外线从第三衬底301上方射入，第三衬底301上的抗反射层303与微透镜304能初步提高红外线的吸收。当红外线穿过第三衬底301与空腔212后被红外吸收层214吸收，未被红外吸收层214吸收完全的红外线进入由红外吸收层214、反光板104及共振槽形成的共振腔，经过反光板104反射后，红外吸收层在共振腔内多次振荡后被红外吸收层214多次吸收。红外吸收层214吸收红外能量后温度升高，当红外吸收层214温度升高时，相应温度影响硅岛213内的二极管的电流-电压曲线，热隔离悬臂梁204能防止红外吸收层214热量的过快散掉，并能将二极管的电压、电流信号传输到连接线203；第一衬底101内的CMOS读取电路通过TSV导电通孔103（或连接电极108）、第一低温键合体105接收连接线203的信号，经过读取处理后输出，由外部相应电路检测红外能量。
[0155] 本发明在第一衬底101内制作CMOS读取电路，第一衬底101位于第二衬底201的下方，从而能够有效降低红外焦平面阵列器件的尺寸；共振腔的共振吸收结构中的反光板104与红外吸收层214分别位于第一衬底101、第二衬底201上，可以减小红外敏感区205的热容，提高器件的性能；同时降低了第二衬底201上红外敏感区205的制作成本；红外吸收层214与反光板104间的间距为1~3.5μm，红外吸收层214与反光板104间的距离可以通过钝化介质层102、第一低温键合体105、第二低温键合体106、第三低温键合体207及第四低温键合体208的厚度来调节，工艺步骤简单，与常规IC工艺兼容，检测精度高，制造方便。
