减小阻变存储器转变电流的方法

摘要

本发明公开了一种减小阻变存储器转变电流的方法，涉及微电子半导体技术领域，在对存储阵列中所有阻变存储器加热的条件下完成电形成过程。本发明的方法显著减小了阻变存储器的转变电流，从而降低功耗，提高器件的可靠性。还可以有效地控制低阻态电阻值，从而提高器件阻值的均一性。

权利要求

1.一种减小阻变存储器转变电流的方法，其特征在于，在对存储阵列中所有阻变存储器加热的条件下完成电形成过程；

所述电形成过程为：对所述存储阵列中所有阻变存储器施加扫描电压信号，且同时施加限制电流以完成电形成过程；或，对所述存储阵列中所有阻变存储器施加扫描电流以完成电形成过程。

2.如权利要求1所述的减小阻变存储器转变电流的方法，其特征在于，所述扫描电压从0V开始，至2V～10V结束，所述扫描电压每次递增0.01V～0.05V，每个电压值保持

1us～1ms，所述限制电流在50nA～50uA。

3.如权利要求2所述的减小阻变存储器转变电流的方法，其特征在于，所述阻变存储器为1T-1R结构，通过调节与阻变存储器串联的选通晶体管的栅极电压来施加所述限制电流。

4.如权利要求2所述的减小阻变存储器转变电流的方法，其特征在于，所述阻变存储器为1D-1R结构，通过调节存储阵列末端的选通晶体管的栅极电压来施加所述限制电流。

5.如权利要求1所述的减小阻变存储器转变电流的方法，其特征在于，所述扫描电流从0A开始，线性增加至50nA～50uA结束，扫描电流每次递增0.5nA～50nA，每个电流值保持在1us～1ms。

6.如权利要求1～5中任一项所述的减小阻变存储器转变电流的方法，其特征在于，加热温度为：85℃～250℃。

说明书

减小阻变存储器转变电流的方法

技术领域

[0001] 本发明涉及微电子半导体技术领域，特别涉及一种减小阻变存储器转变电流的方法。

背景技术

[0002] 阻变存储器(Resistive-RAM，RRAM)是一种利用可控的电阻变化实现数据存储的新型非挥发性存储器。这种存储器具有高速度(＜1ns)、低电压(＜1.5V)，高存储密度、可以在一个存储单元上实现多值存储，易于集成等优点，是下一代半导体存储器的强有力竞争者。阻变存储器一般做成金属-阻变层-金属的三明治结构，其中两个外层的金属是电极，中间的阻变层一般是金属氧化物，具有可变电阻的功能。阻变存储器的工作原理是在阻变材料两端施加大小或者极性不同的电压，控制阻变材料的电阻值在高低电阻态之间转换。习惯上称阻变材料表现出的两个稳定的状态为高阻态和低阻态，由高阻态到低阻态的转变为program或者SET，由低阻态到高阻态的转变为eraze或者RESET。在阻变存储器第一次转变之前，通常需要施加一次较大的电压，使器件从初始状态转变为低阻态，这一过程称为电形成(即forming)过程。目前通过大部分方法制备的阻变存储器都需要forming的过程。

[0003] 阻变存储器目前面临的一个关键问题是RESET过程所需要的电流较大，通常需要几百微安到几毫安。较大的转变电流一方面增加阻变存储器的转变功耗，还会产生多余的热量，影响器件的可靠性，另一方面也影响阻变存储器的集成。因为一般情况下，阻变存储器电路要做成1T-1R或1D-1R的结构。1T-1R指的是一个存储单元由一个选通晶体管和一个阻变电阻组成，要向指定的单元写入或擦除数据，需要依靠相应的晶体管控制。1D-1R结构指的是一个存储单元由一个二极管和一个阻变电阻组成，这种结构一般用于高密度的交叉阵列结构，二极管用于防止旁路的串扰影响，在每条阵列的末端仍然需要一个选通晶体管控制。选通晶体管和二极管可以承受的最大电流会随着器件尺寸的缩小而正比缩小，而阻变存储器的RESET电流受面积的影响很小。所以为了实现高密度集成，RESET电流不能过大，否则将会需要很大面积的串联晶体管或者二极管。

[0004] 阻变存储器面临的另一个技术挑战是阻值的离散性很大，这一方面会导致高低阻窗口的缩小，另一方面也对外围控制电路的设计造成了困难。

[0005] 研究表明，阻变存储器之所以能够在不同阻值的状态之间相互转换，主要与在介质薄膜材料内部形成细丝导电通道有关，细丝导电通道通常在Forming的过程中形成，这些细丝导电通道的通断就决定了存储单元是处于高阻态还是低阻态，通道的形状直接决定了器件的电阻值。然而，在Forming过程中导电通道的形成具有很大的随机性，这就导致了阻变存储器的阻值一致性较差，而且Forming过程一般不容易控制，导致形成的通道过粗过多，从而加大了低阻态的电流。因此有效控制导电通道的形成是提高存储器件性能的关键。

发明内容

[0006] (一)要解决的技术问题

[0007] 本发明要解决的技术问题是：如何减小阻变存储器的转变电流，同时提高阻变存储器阻值的均一性。

[0008] (二)技术方案

[0009] 为解决上述技术问题，本发明提供了一种减小阻变存储器转变电流的方法，在对存储阵列中所有阻变存储器加热的条件下完成电形成过程。

[0010] 其中，所述电形成过程如下：

[0011] 对所述存储阵列中所有阻变存储器施加扫描电压信号，且同时施加限制电流以完成电形成过程。

[0012] 其中，所述扫描电压从0V开始，至2V～10V结束，所述扫描电压每次递增0.01V～0.05V，每个电压值保持1us～1ms，所述限制电流在50nA～50uA。

[0013] 其中，所述阻变存储器为1T-1R结构，通过调节与阻变存储器串联的选通晶体管的栅极电压来施加所述限制电流。

[0014] 其中，所述阻变存储器为1D-1R结构，通过调节存储阵列末端的选通晶体管的栅极电压来施加所述限制电流。

[0015] 其中，所述电形成过程如下：

[0016] 对所述存储阵列中所有阻变存储器施加扫描电流以完成电形成过程。

[0017] 其中，所述扫描电流从0A开始，线性增加至50nA～50uA结束，扫描电流每次递增0.5nA～50nA，每个电流值保持在1us～1ms。

[0018] 其中，加热温度为：85℃～250℃。

[0019] (三)有益效果

[0020] 通过本发明的方法可以显著减小阻变存储器的转变电流，从而降低功耗，提高器件的可靠性。还可以有效的控制低阻态电阻值，从而提高器件阻值的均一性。此外本发明提出的方法也同时减小了Forming过程所需的电压，从而使阻变存储器更适合在实际电路中应用。

附图说明

[0021] 图1为氧化铪阻变存储器件在不同温度下使用电流扫描的Forming过程的电流-电压曲线；

[0022] 图2为氧化铪阻变存储器件在使用电流扫描的Forming过程中采用不同的最大扫描电流得到的电流-电压曲线。

具体实施方式

[0023] 下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

[0024] 传统的Forming过程都是在器件制备完成后，在室温下施加电压信号控制，如电压阶梯扫描或者电压脉冲，这种方法导致了Forming过程具有很大的随机性。本发明提出的新方法是Forming过程在高温下完成，其温度根据阻变氧化层材料的不同而不同，一般在85℃～250℃之间。加温Forming过程可以在制备过程中完成，也可以在芯片制备完成后，将阻变存储器芯片置于特定的烘烤箱或者探针台上完成。在Forming过程中如果采用电压信号控制，则同时施加一个较小的限制电流，电流的大小与阻变层材料有关，一般在50nA～50uA。限制电流的方法可以通过使用特定的测试设备(如：安捷伦、吉时利的测试设备都具有施加限流的功能)或者在阻变存储器件上串联一个合适的固定电阻或选通晶体管实现。一般的阻变器件都需要选通晶体管，所以电流限制的过程并不难实现。在专利CN101847688A中提到使用电流扫描的方法可以有效的控制Forming过程并提高器件均一性。因此可以在高温时同时使用电流扫描完成Forming过程，扫描电流的最大值比室温Forming时采用的电流小，根据材料的不同，一般也在50nA～50uA。

[0025] 通过高温并施加较小的电流限制的Forming后，器件的转变电流会明显降低，阻值的均一性会显著提高。以下通过不同的实施例具体说明。

[0026] 实施例1

[0027] 将存储阵列芯片置于一封闭腔体中，将腔体升温至85℃～250℃。对阵列中所有阻变存储器施加扫描电压信号完成Forming过程，扫描电压从0V开始，至2V～10V结束，扫描电压每次递增0.01V～0.05V，每个电压值保持1us～1ms。同时施加限制电流，电流在50nA～50uA。其加热温度、电压、电流的具体值与阻变存储器所采用的金属、氧化物材料不同而不同，加热温度优选为上述85℃～250℃，如：90℃、100℃、150℃或200℃。

[0028] 实施例2

[0029] 将制备的包含1T-1R存储阵列芯片置于一平台，将平台升温至85℃～250℃。对阵列中所有阻变存储单元施加扫描电压信号完成Forming过程，扫描电压从0V开始，至2V～10V结束，扫描电压每次递增0.01V～0.05V，每个电压值保持1us～1ms。同时调节与阻变存储器串联的选通晶体管的栅电压，使晶体管的饱和电流为50nA～50uA。

[0030] 实施例3

[0031] 将存储阵列芯片置于一封闭腔体中，将腔体升温至85℃～250℃。对阵列中所有阻变存储器施加扫描电流信号完成Forming过程，扫描电流从0A开始，线性增加至50nA～50uA结束，扫描电流每次递增0.5nA～50nA，每个电流值保持1us～1ms。

[0032] 下面介绍为什么采用本发明的方法能够减小阻变存储器的转变电流并且提高器件均一性的原理。

[0033] 阻变存储器在室温下的Forming过程一般表现出类似雪崩击穿的性质，如图1所示，室温下Forming时器件的电阻表现出一个从初始电阻到低阻的突变，无论采用任何电流限制的方法都不能阻止这一雪崩过程，因此这时施加的限制电流效果很差。然而当温度升到一定程度后，Forming过程中阻值的变化开始变平滑，如附图1所示，当二氧化铪阻变器件在150℃进行Forming时，其电阻变化已经非常平滑了。这时如果施加电流限制，如电压扫描时施加限制电流或者电流扫描时采用较小的停止电流，阻变存储器的低阻电流将会保持在限制的电流附近，如图2所示。这样就实现了减小低阻态电流和提高阻变存储器低阻态阻值均一性的目的。一般情况下，阻变存储器的RESET电流就是低阻态在施加1V～2V电压时表现出来的电流，而高阻态阻值会与低阻态阻值有关联性。因此阻变存储器的RESET电流和阻值的均一性都会得到改善。

[0034] 下面进一步解释高温下会表现出Forming过程中电阻值缓变的原因。研究表明，阻变氧化层中的导电通道一般是由氧空位组成，氧空位在外加电压下生成，其生产概率可表示为：

[0035]

[0036] 其中a、b、c是与材料相关的常数，E是电场强度，T是绝对温度。可见氧空位更容易在大电场和高温下生成。在氧化层中如果形成了一个氧空位，那么在其附近的电场将会增加，从而这个氧空位附近的区域内形成氧空位的概率就显著增大。这样形成氧空位的区域就像滚雪球一样越来越大，难以控制。如果温度升高，那么产生氧空位所需的电场就相应减小，表现为所需施加的电压减小，这点可以从附图1中看出。局部电场的减小使氧空位的雪崩生成过程得到控制，再结合较小的限制电流，就可以有效的控制生成的氧空位的数量，从而达到控制导电通道生成的目的。

[0037] 以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。