阵列基板的制造方法

摘要

本发明公开了一种阵列基板的制造方法，涉及液晶显示技术领域。解决了现有的阵列基板的制造方法仍存在较大的降低成本空间的问题。本发明实施例提供的阵列基板的制造方法，包括：形成包括栅极和栅线的图形；通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形；形成包括像素电极的图形。整个阵列基板的制造过程中仅使用了三个掩膜版，相比于现有的4Mask技术进一步减低了阵列基板的制造成本。

权利要求

1.一种阵列基板的制造方法，其特征在于，包括：

形成包括栅极和栅线的图形；

通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形；

形成包括像素电极的图形；

所述通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形，具体包括：形成栅绝缘层、有源层及源/漏金属层；

涂布光刻胶，通过双色调掩膜版进行曝光、显影，去除位于薄膜晶体管区域以外区域的光刻胶，在薄膜晶体管区域形成光刻胶图案，所述光刻胶图案包括对应于沟道区域的第一凹入部及对应于台阶状源电极中较低区域的第二凹入部，其中第二凹入部保留的光刻胶的厚度大于第一凹入部保留的光刻胶的厚度；

刻蚀掉没有覆盖所述光刻胶图案的区域的源/漏金属层和有源层，暴露出所述栅绝缘层；

利用等离子体灰化工艺，去除所述第一凹入部的光刻胶，然后刻蚀掉沟道区域的源/漏金属层；

利用等离子体灰化工艺，去除掉除台阶状漏电极中较低区域上方之外区域的光刻胶；

形成钝化层，所述钝化层的厚度小于漏电极区域保留的光刻胶的厚度，以使所述钝化层在所述保留的光刻胶的上方形成断层；

去除所述保留的光刻胶及其上的所述钝化层，以在所述漏电极上方的所述钝化层中形成钝化层过孔。

2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述阵列基板的有源层包括本征半导体层和掺杂半导体层，在所述利用等离子体灰化工艺，去除所述第一凹入部的光刻胶，然后刻蚀掉沟道区域的源/漏金属层之后，还包括刻蚀掉沟道区域的掺杂半导体层。

3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述形成包括栅极和栅线的图形，具体包括：在基板上沉积栅金属层，利用普通掩摸板进行曝光、显影和刻蚀，得到包括栅极和栅线的图形。

4.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述形成包括像素电极的图形，具体包括：在所述钝化层上及所述钝化层过孔中形成像素电极薄膜；

利用普通掩膜版对所述像素电极薄膜进行图案化，以形成包括像素电极的图形。

5.根据权利要求1所述的阵列基板的制造方法，其特征在于，当所述栅极的厚度为

250nm时，所述钝化层的厚度为200nm。

6.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述栅极的材料为铝、铜、钼、铬中之一或任意组合。

7.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述钝化层为氮化硅、氧化硅或氮氧化硅的单层膜，或者为氮化硅、氧化硅、氮氧化硅中任意组合所构成的复合膜。

8.根据权利要求2所述的阵列基板的制造方法，其特征在于，栅金属层、所述源/漏金属层的形成工艺为溅射工艺。

9.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述栅绝缘层、所述有源层及所述钝化层的形成工艺为化学气相沉积工艺。

说明书

阵列基板的制造方法

技术领域

[0001] 本发明涉及液晶显示技术领域，尤其涉及阵列基板的制造方法。

背景技术

[0002] 阵列基板是薄膜晶体管液晶显示器(TFT LCD)的主要组成之一，在制造阵列基板的过程中，通过减少所使用的光刻掩膜版(Mask)的数量，可显著减少阵列基板的制造成本，进而能减少TFT LCD的制造成本。

[0003] 图1示出了具有底栅型薄膜晶体管(TFT)的阵列基板的典型结构，其在衬底11上从下至上依次形成有：栅电极12、栅极绝缘层13、有源层14、源电极15、漏电极16、钝化层17及像素电极18。另外，在钝化层16中还形成有用于电连接像素电极18及漏电极16的像素电极过孔19。其中，由于栅电极12表面与衬底11表面之间存在高度差，因此，栅电极
12以上的各层在对应于栅电极12边缘的区域都具有阶差，从而形成了台阶状的源电极15及台阶状的漏电极16。

[0004] 现有的制造图1所示的阵列基板的方法已从最初的7Mask技术发展为目前的4Mask技术，4个Mask分别用于形成：图案化的栅电极、图案化的有源层及源/漏电极、像素电极过孔、图案化的像素电极。

[0005] 在制造上述阵列基板的过程中，发明人发现：虽然4Mask技术相比与7Mask技术已经在工艺流程上大大简化，设备利用率和产能也大幅提高，但其仍存在较大的降低成本的空间。

发明内容

[0006] 本发明的实施例提供一种阵列基板的制造方法，可进一步减少所使用掩膜版的数量，以进一步降低阵列基板的制造成本。

[0007] 为达到上述目的，本发明的实施例采用如下技术方案：

[0008] 一种阵列基板的制造方法，包括：

[0009] 形成包括栅极和栅线的图形；

[0010] 通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形；

[0011] 形成包括像素电极的图形。

[0012] 进一步地，所述阵列基板的有源层包括本征半导体层和掺杂半导体层，在所述利用等离子体灰化工艺，去除所述第一凹入部的光刻胶，然后刻蚀掉沟道区域的源/漏金属层之后，还包括刻蚀掉沟道区域的掺杂半导体层。

[0013] 进一步地，所述通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形，具体包括：

[0014] 形成栅绝缘层、有源层及源/漏金属层；

[0015] 涂布光刻胶，通过双色调掩膜版进行曝光、显影，去除位于薄膜晶体管区域以外区域的光刻胶，在薄膜晶体管区域形成光刻胶图案，所述光刻胶图案包括对应于沟道区域的第一凹入部及对应于台阶状源电极中较低区域的第二凹入部，其中第二凹入部保留的光刻胶的厚度大于第一凹入部保留的光刻胶的厚度；

[0016] 刻蚀掉没有覆盖所述光刻胶图案的区域的源/漏金属层和有源层，暴露出所述栅绝缘层；

[0017] 利用等离子体灰化工艺，去除所述第一凹入部的光刻胶，然后刻蚀掉沟道区域的源/漏金属层；

[0018] 利用等离子体灰化工艺，去除掉除台阶状漏电极中较低区域上方之外区域的光刻胶；

[0019] 形成钝化层，所述钝化层的厚度小于漏电极区域保留的光刻胶的厚度，以使所述钝化层在所述保留的光刻胶的上方形成断层；

[0020] 去除所述保留的光刻胶及其上的所述钝化层，以在所述漏电极上方的所述钝化层中形成钝化层过孔。

[0021] 进一步地，所述形成包括栅极和栅线的图形，具体包括：

[0022] 在基板上沉积栅金属层，利用普通掩摸板进行曝光、显影和刻蚀，得到包括栅极和栅线的图形。

[0023] 进一步地，所述形成包括像素电极的图形，具体包括：

[0024] 在所述钝化层上及所述钝化层过孔中形成像素电极薄膜；

[0025] 利用普通掩膜版对所述像素电极薄膜进行图案化，以形成包括像素电极的图形。

[0026] 进一步地，当所述栅极的厚度为250nm时，所述钝化层的厚度为200nm。

[0027] 进一步地，所述栅极的材料为铝、铜、钼、铬中之一或任意组合。

[0028] 进一步地，所述钝化层为氮化硅、氧化硅或氮氧化硅的单层膜，或者为氮化硅、氧化硅、氮氧化硅中任意组合所构成的复合膜。

[0029] 进一步地，所述栅金属层、所述源/漏金属层的形成工艺为溅射工艺。

[0030] 进一步地，所述栅绝缘层、所述有源层及所述钝化层的形成工艺为化学气相沉积工艺。

[0031] 本发明实施例提供的阵列基板的制造方法中，由于通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形，使得整个阵列基板的制造过程中仅使用了三个掩膜版，相比于现有的4Ma sk技术进一步减低了阵列基板的制造成本。

附图说明

[0032] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

[0033] 图1为现有技术中具有底栅型薄膜晶体管的阵列基板的剖面示意图；

[0034] 图2A～2L为本发明实施例提供的阵列基板制造流程的剖面示意图。

具体实施方式

[0035] 本发明实施例提供了一种阵列基板的制造方法，包括：形成包括栅极和栅线的图形；通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形；形成包括像素电极的图形。

[0036] 优选地，所述通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形，具体包括：

[0037] 形成栅绝缘层、有源层及源/漏金属层；

[0038] 涂布光刻胶，通过双色调掩膜版进行曝光、显影，去除位于薄膜晶体管区域以外区域的光刻胶，在薄膜晶体管区域形成光刻胶图案，所述光刻胶图案包括对应于沟道区域的第一凹入部及对应于台阶状源电极中较低区域的第二凹入部，其中第二凹入部保留的光刻胶的厚度大于第一凹入部保留的光刻胶的厚度；

[0039] 进行干法刻蚀，刻蚀掉没有覆盖所述光刻胶图案的区域的源/漏金属层和有源层，暴露出所述栅绝缘层；

[0040] 利用等离子体灰化工艺，去除所述第一凹入部的光刻胶，然后刻蚀掉沟道区域的源/漏金属层；

[0041] 利用等离子体灰化工艺，去除掉除台阶状漏电极中较低区域上方之外区域的光刻胶；

[0042] 形成钝化层，所述钝化层的厚度小于漏电极区域保留的光刻胶的厚度，以使所述钝化层在所述保留的光刻胶的上方形成断层；

[0043] 去除所述保留的光刻胶及其上的所述钝化层，以在所述漏电极上方的所述钝化层中形成钝化层过孔。

[0044] 本发明实施例提供的阵列基板的制造方法中，由于通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形，使得整个阵列基板的制造过程中仅使用了三个掩膜版，相比于现有的4Ma sk技术进一步减低了阵列基板的制造成本。

[0045] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0046] 在本发明的实施例中，构图工艺，包括曝光、显影、刻蚀等形成图形的工艺；源/漏电极指源电极和漏电极；源/漏金属层，指形成源/漏电极的金属。一次构图工艺，指使用一张掩模板(mask)的构图工艺。

[0047] 本发明实施例提供一种阵列基板的制造方法，参照图2A～图2L对该方法进行详细说明。

[0048] 步骤一、形成包括栅极和栅线的图形。

[0049] 此步骤可以采用任何可以通过一次构图工艺实现的现有技术来实现。比如，利用普通掩摸工艺实现，如图2A所示，借助普通掩膜版(图中未示出)对衬底201上的栅极金属层(图中未示出)进行图案化，以形成的图案化的包括栅极202和栅线(图中未示出)的图形。具体地，包括：在基板(衬底)上沉积栅金属层，利用普通掩摸板进行曝光、显影和刻蚀，得到包括栅极和栅线的图形。

[0050] 普通(常规)掩膜版指通常所使用的具有透光区和非透光区的掩膜版，借助该第一常规掩膜版对形成在栅极金属层上的光刻胶层进行曝光显影后，需要保留的栅极金属层上覆盖有光刻胶，而不需要保留的栅极金属层上的光刻胶被去除，通过刻蚀步骤，将不需要的栅极金属层刻蚀掉，剩余的栅极金属层即为所需的图案化的栅电极202。

[0051] 形成栅极金属层的工艺可以为溅射工艺，也可以为本领域技术人员所知的其它工艺。

[0052] 步骤二、通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形。

[0053] 上述方法，可以采用多色调(Multi-tone)掩模板来实现，也可采用双色调掩模板并结合等离子体灰化、离地剥离等工艺实现。其中，离地剥离是指借助膜层下方的光刻胶的剥离同时剥离掉光刻胶上方的膜层材料，实现某些特定图案的工艺，具体实现过程可参见下述具体实施例的描述。

[0054] 下面本实施例将详细介绍，采用双色调掩模板并结合等离子体灰化、离地剥离等工艺实现通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形的技术方案。

[0055] 具体地，包括如下步骤：

[0056] 步骤201、形成栅绝缘层、有源层及源/漏金属层。如图2B所示，在完成所述步骤一的所述衬底201上依次形成栅绝缘层203、有源层204及源/漏金属层205。

[0057] 具体地，在包括栅极202和栅线的衬底201上由下至上依次形成栅极绝缘层203、有源层204及源/漏金属层205。其中，形成栅极绝缘层203及有源层204的工艺可以为化学气相沉积工艺，也可以是本领域技术人员所知的其它工艺；形成源/漏金属层的工艺可以为溅射工艺，也可以为本领域技术人员所知的其它工艺。

[0058] 步骤202、涂布光刻胶，通过双色调掩膜版进行曝光、显影，去除位于薄膜晶体管区域以外区域的光刻胶，在薄膜晶体管区域形成光刻胶图案，所述光刻胶图案包括对应于沟道区域的第一凹入部及对应于台阶状源电极中较低区域的第二凹入部，其中第二凹入部保留的光刻胶的厚度大于第一凹入部保留的光刻胶的厚度。

[0059] 如图2C及图2D所示，该步骤具体包括在完成所述步骤201的所述衬底201上再形成一光刻胶层206，使用灰阶掩膜版207(此处以灰阶掩模板为例，也可以使用其他双色调掩模板，比如半色调掩模板等)对该光刻胶层206进行曝光。由于灰阶掩膜版207包括对应于将要形成的沟道区域的第一半曝光区A1及对应于将要形成的台阶状源电极中较低区域的第二半曝光区A2，使用该灰阶掩膜版207对该光刻胶层206进行曝光、显影后，会在光刻胶层206上形成对应于所述沟道区域的第一凹入部B1及对应于所述台阶状源电极中较低区域的第二凹入部B2。

[0060] 灰阶掩膜版207上还包括对应于所述台阶状源电极中较高区域的第一遮光部A3，及对应于将要形成的台阶状漏电极的第二遮光部A4，灰阶掩膜版207上对应于衬底201其它部分的区域都为透光区。因此，对该光刻胶层206进行曝光、显影后，会形成图2D所示的光刻胶图案206′，且该光刻胶图案206′仅覆盖将要形成的薄膜晶体管的区域。

[0061] 步骤203、刻蚀掉没有覆盖光刻胶图案的区域的源/漏金属层和有源层，暴露出所述栅绝缘层。

[0062] 借助所述光刻胶图案206′对完成所述步骤202的所述基板进行刻蚀，如图2D所示，刻蚀掉没有覆盖光刻胶图案的区域的源/漏金属层205和有源层204，以在没有覆盖所述光刻胶图案的衬底上暴露出所述栅极绝缘层203，并形成图案化的源/漏金属层205′及图案化的有源层204′，得到如图2E所示的图形。对源/漏金属层进行刻蚀时，可以采用湿法刻蚀，对有源层进行刻蚀时，可以采用干法刻蚀。

[0063] 步骤204、利用等离子体灰化工艺，去除第一凹入部的光刻胶，然后刻蚀掉沟道区域的源/漏金属层。

[0064] 对完成上述工艺的基板进行等离子体灰化处理，去除第一凹入部B1的光刻胶，形成如图2F所示的光刻胶图形206″。本领域的技术人员可以理解，等离子灰化处理时，其他区域的光刻胶也会被去除相同的厚度，但由于其他区域的光刻胶厚度均大于第一凹入部B1的光刻胶，在第一凹入部B1的光刻胶被去除时其他区域仍保留有光刻胶。

[0065] 利用如图2F所示的光刻胶图形206″，刻蚀掉沟道区域的源/漏金属层，形成如图2G所示的图形，即形成源电极208及漏电极209。

[0066] 当有源层为本征半导体和掺杂半导体构成的半导体层时，需要进一步刻蚀掉沟道区域的掺杂半导体层。当有源层为有机半导体或者金属氧化物时，则只需刻蚀源/漏金属层即可。

[0067] 步骤205、利用等离子体灰化工艺，去除掉除台阶状漏电极中较低区域上方之外区域的光刻胶。

[0068] 对图2G所示基板进行等离子体灰化工艺处理，由于在光刻胶图案上设置了第二凹入部，使得台阶状源电极208上方的光刻胶形状与台阶状源电极208的形状相匹配，在进行灰化步骤时，台阶状源电极208中较低区域上的光刻胶与较高区域上的光刻胶能在同一时刻被完全去除。又由于在台阶状漏电极209上方的光刻胶表面平坦，不具有与台阶状漏电极209相匹配的形状，因此在灰化过程中，台阶状漏电极209中较高区域上的光刻胶被完全刻蚀掉时，较低区域上还会残留有一些光刻胶，从而形成光刻胶残留部210(保留的光刻胶)。即，去除掉了除台阶状漏电极中较低区域上方之外区域的光刻胶，如图2H所示。

[0069] 步骤206、形成钝化层，所述钝化层的厚度小于漏电极区域保留的光刻胶的厚度，以使所述钝化层在所述保留的光刻胶的上方形成断层。

[0070] 具体地，钝化层的形成工艺可以为化学气相沉积工艺，或是本领域技术人员所知的其它工艺。如图2I所示，由于钝化层211的厚度小于所述光刻胶残留部210的厚度，因此，在所述光刻胶残留部210的上方，钝化层211形成断层，即该处的钝化层211不连续。

[0071] 在实际制造工艺中，光刻胶残留部210的厚度在通常情况下可以与栅极的厚度相同，因此，只要钝化层211的厚度小于栅电极的厚度，同样能形成上述断层。当栅电极的厚度为250nm时，钝化层211的厚度优选为200nm，不仅能形成上述断层，还能体现优异的绝缘性能。

[0072] 步骤207、去除所述保留的光刻胶及其上的所述钝化层，以在所述漏电极上方的所述钝化层中形成钝化层过孔。

[0073] 具体地，利用剥离液将保留的光刻胶210(光刻胶残留部)进行剥离处理，保留的光刻胶上方的钝化层也会随着保留的光刻胶的剥离而一起剥离(此处即为离地剥离工艺)，从而在所述漏电极209上的所述钝化层211中形成钝化层过孔212，如图2J所示。

[0074] 步骤三、形成包括像素电极的图形。

[0075] 其中一种实现方法可以为，具体包括：如图2K所示，在所述钝化层211上及所述钝化层过孔212中形成像素电极薄膜213(比如氧化铟锡薄膜等)；如图2L所示，利用普通掩膜版对所述像素电极薄膜进行图案化，以形成包括像素电极213′的图形。

[0076] 具体地，像素电极薄膜213的形成工艺可以为溅射工艺，或是本领域技术人员所知的其它工艺。

[0077] 借助该普通掩膜版对形成在氧化铟锡薄膜上的光刻胶层进行曝光、显影后，需要保留的像素电极薄膜上覆盖有光刻胶，而不需要保留的像素电极薄膜上的光刻胶被去除，通过刻蚀步骤，将不需要的氧化铟锡薄膜刻蚀掉，剩余的像素电极薄膜即为所需的图案化的像素电极213′。

[0078] 需要说明的是：所述栅金属层的材料可以为铝、铜、钼、铬中之一或任意组合；所述钝化层为氮化硅、氧化硅或氮氧化硅的单层膜，或者为氮化硅、氧化硅、氮氧化硅中任意组合所构成的复合膜。

[0079] 本发明实施例提供的阵列基板的制造方法中，由于通过一次构图工艺形成包括栅绝缘层、有源层、源电极、漏电极、钝化层以及钝化层过孔的图形，使得整个阵列基板的制造过程中仅使用了三个掩膜版，相比于现有的4Mask技术进一步减低了阵列基板的制造成本。

[0080] 本发明实施例主要用于液晶显示装置的制造。

[0081] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。