本发明公开了一种基于神经元MOS管的电压型四值施密特触发器电路，包括具有回差特性的阈0.5反相运算和阈0.5运算电路部分11，具有回差特性的阈1.5反相运算和阈1.5运算电路部分12，具有回差特性的阈2.5反相运算和阈2.5运算电路部分13，四值信号传输控制电路部分14。本发明完全基于标准的双层多晶硅CMOS工艺，并且四值施密特电路中的三个回差电压值可以通过改变电容耦合系数比来调整。采用具有独立浮栅结构的互补神经元MOS管方案，保证了电路具有低功耗和高噪声容限的特点。此外，由于采用神经元MOS管设计的阈运算及其反相电路容易实现对阈值的控制，这使得所提出的四值施密特电路具有简单的结构。
1.一种基于神经元MOS管的电压型四值施密特触发器电路；其特征是：所述基于神经元MOS管的电压型四值施密特触发器电路包括阈0.5电路(11)、阈1.5电路(12)、阈2.5电路(13)和四值信号传输控制电路(14)；
所述阈0.5电路(11)分别连接有电源VDD、电源V2以及输入信号端Vin；
所述阈1.5电路(12)分别连接有电源VDD、电源V2、电源V1以及输入信号端Vin；
所述阈2.5电路(13)分别连接有电源VDD、电源V1以及输入信号端Vin；
所述四值信号传输控制电路(14)分别连接有电源VDD、电源V1、电源V2以及输出信号端Vout；
所述阈0.5电路(11)、阈1.5电路(12)以及阈2.5电路(13)分别与四值信号传输控制电路(14)相连接；
所述阈0.5电路(11)包括具有回差特性的阈0.5反相运算电路和阈0.5运算电路；
所述阈0.5反相运算电路和阈0.5运算电路由互补型的阈0.5反相器、二值CMOS反相器Ⅰ和反馈电路构成；所述互补型阈0.5反相器包括神经元pMOS管mp1和神经元nMOS管mn1；所述二值CMOS反相器Ⅰ包括pMOS管mp2和nMOS管mn2；
所述神经元pMOS管mp1的源极接电源VDD，神经元pMOS管mp1的漏极接所述神经元nMOS管mn1的漏极,神经元pMOS管mp1有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cp1、电容Cp2和电容Cp3；所述神经元nMOS管mn1的源极接地，神经元nMOS管mn1有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cn1、电容Cn2和电容Cn3；所述二值CMOS反相器Ⅰ中pMOS管mp2的源极接电源VDD，pMOS管mp2的漏极接二值CMOS反相器Ⅰ中nMOS管mn2的漏极，nMOS管mn2的源极接地；所述二值CMOS反相器Ⅰ中pMOS管mp2的栅极与nMOS管mn2的栅极相接作为二值CMOS反相器Ⅰ的输入端；所述二值CMOS反相器Ⅰ的输入端与所述神经元pMOS管mp1的漏极和所述神经元nMOS管mn1的漏极相连接；所述神经元nMOS管mn1的一个栅输入端和所述神经元pMOS管mp1的一个栅输入端与输入信号端Vin相接；所述神经元pMOS管mp1的另一个栅输入端与电源VDD相连接，神经元pMOS管mp1的剩余一个输入栅与所述二值CMOS反相器Ⅰ中pMOS管mp2的漏极和nMOS管mn2的漏极相接形成正反馈电路；所述神经元nMOS管mn1的另一个栅输入端接电源V2，神经元nMOS管mn1的剩余一个输入栅与所述二值CMOS反相器Ⅰ中pMOS管mp2的漏极和nMOS管mn2的漏极相接形成正反馈电路；
所述阈1.5电路(12)包括具有回差特性的阈1.5反相运算电路和阈1.5运算电路；所述阈1.5反相运算电路和阈1.5运算电路由互补型的阈1.5反相器、二值CMOS反相器Ⅱ以及反馈电路组成；所述互补型阈1.5反相器包括神经元pMOS管mp3和神经元nMOS管mn3；所述二值CMOS反相器Ⅱ包括pMOS管mp4和nMOS管mn4；
所述神经元pMOS管mp3的源极接电源VDD，神经元pMOS管mp3的漏极接神经元nMOS管mn3的漏极，神经元pMOS管mp3有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cp4、电容Cp5和电容Cp6；所述神经元nMOS管mn3的源极接地，神经元nMOS管mn3有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cn4、电容Cn5和电容Cn6；
所述二值CMOS反相器Ⅱ中pMOS管mp4的源极接电源VDD，pMOS管mp4的漏极接二值CMOS反相器Ⅱ中nMOS管mn4的漏极，nMOS管mn4的源极接地；所述二值CMOS反相器Ⅱ中pMOS管mp4的栅极与nMOS管mn4的栅极相接作为二值CMOS反相器Ⅱ的输入端；所述二值CMOS反相器Ⅱ的输入端与所述神经元pMOS管mp3的漏极和所述神经元nMOS管mn3的漏极相连接；所述神经元nMOS管mn3的一个栅输入端和所述神经元pMOS管mp3的一个栅输入端与输入信号端Vin相接；所述神经元pMOS管mp3的另一个栅输入端接电源V2，神经元pMOS管mp3的剩余一个输入栅与所述二值CMOS反相器Ⅱ中pMOS管mp4的漏极和nMOS管mn4的漏极相接形成正反馈电路；所述神经元nMOS管mn3的另一个栅输入端接电源V1，神经元nMOS管mn3的剩余一个输入栅与所述二值CMOS反相器Ⅱ中pMOS管mp4的漏极和nMOS管mn4的漏极相接形成正反馈电路；
所述阈2.5电路(13)包括具有回差特性的阈2.5反相运算电路和阈2.5运算电路；所述阈2.5反相运算电路和阈2.5运算电路由互补型的阈2.5反相器、二值CMOS反相器Ⅲ以及反馈电路组成；所述阈2.5反相器包括神经元pMOS管mp5和神经元nMOS管mn5；所述二值CMOS反相器Ⅲ包括pMOS管mp6和nMOS管mn6；
所述神经元pMOS管mp5的源极接电源VDD，神经元pMOS管mp5的漏极接所述神经元nMOS管mn5的漏极，神经元pMOS管mp5有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cp7、电容Cp8和电容Cp9；所述神经元nMOS管mn5的源极接地，神经元nMOS管mn5有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cn7、电容Cn8和电容Cn9；所述二值CMOS反相器Ⅲ中pMOS管mp6的源极接电源VDD，pMOS管mp6的漏极接二值CMOS反相器Ⅲ中nMOS管mn6的漏极，nMOS管mn6的源极接地；所述二值CMOS反相器Ⅲ中pMOS管mp6的栅极与nMOS管mn6的栅极相接作为二值CMOS反相器Ⅲ的输入端；所述二值CMOS反相器Ⅲ的输入端与所述神经元pMOS管mp5的漏极和所述神经元nMOS管mn5的漏极相连接；所述神经元nMOS管mn5的一个栅输入端和所述神经元pMOS管mp5的一个栅输入端与输入信号端Vin相接，所述神经元pMOS管mp5的另一个栅输入端接电源V1，神经元pMOS管mp5的剩余一个输入栅与所述二值CMOS反相器Ⅲ中pMOS管mp6的漏极和nMOS管mn6的漏极相接形成正反馈电路；所述神经元nMOS管mn5的另一个栅输入端接地，神经元nMOS管mn5的剩余一个输入栅与所述二值CMOS反相器Ⅲ中pMOS管mp6的漏极和nMOS管mn6的漏极相接形成正反馈电路；
所述四值信号传输控制电路(14)由pMOS管mp7、pMOS管mp8、pMOS管mp9和nMOS管mn7、nMOS管mn8、nMOS管mn9组成；
所述pMOS管mp7的源极接电源VDD，pMOS管mp7的漏极接所述nMOS管mn7的漏极，pMOS管mp7的栅极连接至所述阈0.5电路(11)中二值CMOS反相器Ⅰ中pMOS管mp2和nMOS管mn2的漏极；所述nMOS管mn7的源极接地，nMOS管mn7的栅极连接至所述阈2.5电路(13)中二值CMOS反相器Ⅲ中pMOS管mp6和nMOS管mn6的漏极；所述pMOS管mp8的漏极和所述pMOS管mp9的源极串接于电源V2与输出信号端Vout之间，pMOS管mp8的栅极连接至所述阈0.5电路(11)中神经元pMOS管mp1和神经元nMOS管mn1的漏极；所述nMOS管mn8的源极和nMOS管mn9的漏极串接于输出信号端Vout与电源V1之间；所述nMOS管mn9的栅极接至所述阈2.5电路(13)中神经元pMOS管mp5和神经元nMOS管mn5的漏极；所述pMOS管mp9的栅极和所述nMOS管mn8的栅极相连接至所述阈1.5电路(12)中二值CMOS反相器Ⅱ中pMOS管mp4和nMOS管mn4的漏极。
一种基于神经元MOS管的电压型四值施密特触发器电路
技术领域
[0001] 本发明涉及一种施密特触发器电路，尤其涉及一种基于神经元MOS管的电压型四值施密特触发器电路。
背景技术
[0002] 施密特触发器能有效抑制叠加在信号上的干扰，消除信号颤动而得到广泛应用，它是模拟和数字系统中对信号进行整形处理，改善开/关控制的一种常用电路。施密特电路的两个重要特征是：能有效地接收缓慢变化的输入信号并将其转变为快速变化的输出信号；对于正向和负向输入信号的直流传输特性有着不同的检测阈值，两者之差称之为回差。在多值逻辑电路中，多值施密特电路也应有其相应的使用地位。电路对信号值的检测是通过输入信号与阈值的比较来作出的，检测阈居于相邻的两种信号值之间。因此，为检测一个m值逻辑信号,其取值为0，1，…，m-1，电路中需要设置0.5，1.5，…，m-1.5，共m-1个检测阈。在多值施密特电路的设计中需要对这m-1个检测阈值进行控制以实现对应阈值的回差特性，因此多值施密特电路的设计较之二值电路要复杂得多。
[0003] 目前，基于CMOS工艺设计的多值施密特电路主要有电流型和电压型之分。多值电流型CMOS施密特电路因存在直流通路通常需要消耗较大的功耗，多值电压型CMOS施密特电路虽具有低功耗的特点，但多值电压型CMOS电路为实现具有多个阈值的MOS管需要增加额外的离子注入工序或需同时采用增强型和耗尽型两种MOS管，这增加了工艺复杂度,使实用性受到限止。由于四值逻辑电路容易实现与二值逻辑电路的接口，因此对四值CMOS施密特电路的设计就显得尤为有意义。
发明内容
[0004] 本发明的目的在于提出一种基于神经元MOS管的电压型四值施密特触发器电路，它们除了具有低功耗和结构简单的特点之外，还可以通过改变输入端电容耦合系数来调节回差电压。
[0005] 本发明的设计方案是为了实现上述目的。本发明提供一种基于神经元MOS管的电压型四值施密特触发器电路，包括阈0.5电路、阈1.5电路、阈2.5电路和四值信号传输控制电路；所述阈0.5电路分别连接有电源VDD、电源V2以及输入信号端Vin；所述阈1.5电路分别连接有电源VDD、电源V2、电源V1以及输入信号端Vin；所述阈2.5电路分别连接有电源VDD、电源V1以及输入信号端Vin；所述四值信号传输控制电路分别连接有电源VDD、电源V1、电源V2以及输出信号端Vout；所述阈0.5电路、阈1.5电路以及阈2.5电路分别与四值信号传输控制电路相连接；
[0006] 所述阈0.5电路包括具有回差特性的阈0.5反相运算电路和阈0.5运算电路；所述阈0.5反相运算电路和阈0.5运算电路由互补型的阈0.5反相器、二值CMOS反相器Ⅰ和反馈电路构成；所述互补型阈0.5反相器包括神经元pMOS管mp1和神经元nMOS管mn1；所述二值CMOS反相器Ⅰ包括pMOS管mp2和nMOS管mn2；所述神经元pMOS管mp1的源极接电源VDD，神经元pMOS管mp1的漏极接所述神经元nMOS管mn1的漏极,神经元pMOS管mp1有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cp1、电容Cp2和电容Cp3；所述神经元nMOS管mn1的源极接地，神经元nMOS管mn1有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cn1、电容Cn2和电容Cn3；所述二值CMOS反相器Ⅰ中pMOS管mp2的源极接电源VDD，pMOS管mp2的漏极接二值CMOS反相器Ⅰ中nMOS管mn2的漏极，nMOS管mn2的源极接地；所述二值CMOS反相器Ⅰ中pMOS管mp2的栅极与nMOS管mn2的栅极相接作为二值CMOS反相器Ⅰ的输入端；所述二值CMOS反相器Ⅰ的输入端与所述神经元pMOS管mp1的漏极和所述神经元nMOS管mn1的漏极相连接；所述神经元nMOS管mn1的一个栅输入端和所述神经元pMOS管mp1的一个栅输入端与输入信号端Vin相接；所述神经元pMOS管mp1的另一个栅输入端与电源VDD相连接，神经元pMOS管mp1的剩余一个输入栅与所述二值CMOS反相器Ⅰ中pMOS管mp2的漏极和nMOS管mn2的漏极相接形成正反馈电路；所述神经元nMOS管mn1的另一个栅输入端接电源V2，神经元nMOS管mn1的剩余一个输入栅与所述二值CMOS反相器Ⅰ中pMOS管mp2的漏极和nMOS管mn2的漏极相接形成正反馈电路；所述阈1.5电路包括具有回差特性的阈1.5反相运算电路和阈1.5运算电路；所述阈1.5反相运算电路和阈1.5运算电路由互补型的阈1.5反相器、二值CMOS反相器Ⅱ以及反馈电路组成；所述互补型阈1.5反相器包括神经元pMOS管mp3和神经元nMOS管mn3；所述二值CMOS反相器Ⅱ包括pMOS管mp4和nMOS管mn4；所述神经元pMOS管mp3的源极接电源VDD，神经元pMOS管mp3的漏极接神经元nMOS管mn3的漏极，神经元pMOS管mp3有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cp4、电容Cp5和电容Cp6；所述神经元nMOS管mn3的源极接地，神经元nMOS管mn3有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cn4、电容Cn5和电容Cn6；所述二值CMOS反相器Ⅱ中pMOS管mp4的源极接电源VDD，pMOS管mp4的漏极接二值CMOS反相器Ⅱ中nMOS管mn4的漏极，nMOS管mn4的源极接地；所述二值CMOS反相器Ⅱ中pMOS管mp4的栅极与nMOS管mn4的栅极相接作为二值CMOS反相器Ⅱ的输入端；所述二值CMOS反相器Ⅱ的输入端与所述神经元pMOS管mp3的漏极和所述神经元nMOS管mn3的漏极相连接；所述神经元nMOS管mn3的一个栅输入端和所述神经元pMOS管mp3的一个栅输入端与输入信号端Vin相接；所述神经元pMOS管mp3的另一个栅输入端接电源V2，神经元pMOS管mp3的剩余一个输入栅与所述二值CMOS反相器Ⅱ中pMOS管mp4的漏极和nMOS管mn4的漏极相接形成正反馈电路；所述神经元nMOS管mn3的另一个栅输入端接电源V1，神经元nMOS管mn3的剩余一个输入栅与所述二值CMOS反相器Ⅱ中pMOS管mp4的漏极和nMOS管mn4的漏极相接形成正反馈电路；所述阈2.5电路包括具有回差特性的阈2.5反相运算电路和阈2.5运算电路；所述阈2.5反相运算电路和阈2.5运算电路由互补型的阈2.5反相器、二值CMOS反相器Ⅲ以及反馈电路组成；所述阈2.5反相器包括神经元pMOS管mp5和神经元nMOS管mn5；所述二值CMOS反相器Ⅲ包括pMOS管mp6和nMOS管mn6；所述神经元pMOS管mp5的源极接电源VDD，神经元pMOS管mp5的漏极接所述神经元nMOS管mn5的漏极，神经元pMOS管mp5有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cp7、电容Cp8和电容Cp9；所述神经元nMOS管mn5的源极接地，神经元nMOS管mn5有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cn7、电容Cn8和电容Cn9；所述二值CMOS反相器Ⅲ中pMOS管mp6的源极接电源VDD，pMOS管mp6的漏极接二值CMOS反相器Ⅲ中nMOS管mn6的漏极，nMOS管mn6的源极接地；所述二值CMOS反相器Ⅲ中pMOS管mp6的栅极与nMOS管mn6的栅极相接作为二值CMOS反相器Ⅲ的输入端；所述二值CMOS反相器Ⅲ的输入端与所述神经元pMOS管mp5的漏极和所述神经元nMOS管mn5的漏极相连接；所述神经元nMOS管mn5的一个栅输入端和所述神经元pMOS管mp5的一个栅输入端与输入信号端Vin相接，所述神经元pMOS管mp5的另一个栅输入端接电源V1，神经元pMOS管mp5的剩余一个输入栅与所述二值CMOS反相器Ⅲ中pMOS管mp6的漏极和nMOS管mn6的漏极相接形成正反馈电路；所述神经元nMOS管mn5的另一个栅输入端接地，神经元nMOS管mn5的剩余一个输入栅与所述二值CMOS反相器Ⅲ中pMOS管mp6的漏极和nMOS管mn6的漏极相接形成正反馈电路；所述四值信号传输控制电路由pMOS管mp7、pMOS管mp8、pMOS管mp9和nMOS管mn7、nMOS管mn8、nMOS管mn9组成；所述pMOS管mp7的源极接电源VDD，pMOS管mp7的漏极接所述nMOS管mn7的漏极，pMOS管mp7的栅极连接至所述阈0.5电路中二值二值CMOS反相器Ⅰ中pMOS管mp2和nMOS管mn2的漏极；所述nMOS管mn7的源极接地，nMOS管mn7的栅极连接至所述阈2.5电路中二值CMOS反相器Ⅲ中pMOS管mp6和nMOS管mn6的漏极；所述pMOS管mp8的漏极和所述pMOS管mp9的源极串接于电源V2与输出信号端Vout之间，pMOS管mp8的栅极连接至所述阈0.5电路中神经元pMOS管mp1和神经元nMOS管mn1的漏极；所述nMOS管mn8的源极和nMOS管mn9的漏极串接于输出信号端Vout与电源V1之间；所述nMOS管mn9的栅极接至所述阈2.5电路中神经元pMOS管mp5和神经元nMOS管mn5的漏极；所述pMOS管mp9的栅极和所述nMOS管mn8的栅极相连接至所述阈1.5电路中二值CMOS反相器Ⅱ中pMOS管mp4和nMOS管mn4的漏极。
[0007] 与现有设计方案相比，本发明具有的有益效果是：相对于输入端而言，神经元MOS器件或电路的阈值电压可受外部控制栅信号的控制，这有效地克服了传统电压型多值逻辑电路为实现具有多个阈值电压的MOS管需要额外的离子注入工序或需同时采用增强型和耗尽型两种MOS管而增加工艺复杂度等缺陷。电路利用了神经元MOS管所具有的阈值易于控制这一自然属性，无需增加特别的电路，仅需通过分别在p型和n型浮栅MOS管中增加一栅输入端就可以方便地实现施密特电路中的再生反馈，这使得所设计的电路具有非常简单的结构。采用具有独立浮栅结构的互补浮栅MOS管方案，保证了电路具有低功耗和高噪声容限的特点。并且，可以通过改变电容耦合系数来方便地调整回差电压。通过增加浮栅MOS管的输入端数，可以非常容易地接入外部控制信号，从而改变施密特电路中的高、低两个阈值电压。因此本发明具有的最大特点是调整回差电压方便并且可以通过外部控制信号直接控制阈值电压。本发明完全基于标准的双层多晶硅CMOS工艺，除了保持电压型电路低功耗的特点之外，新设计具有电路结构简单、回差电压调节容易，以及对阈值电压控制方便和灵活等特点。
附图说明
[0008] 下面结合附图对本发明的具体实施方式作进一步详细说明。
[0009] 图1是基于神经元MOS管的电压型四值施密特触发器电路；
[0010] 图2是图1中所涉及的n型神经元MOS管和p型神经元MOS管的符号以及它们的电容模型；
[0011] 图3是图1所示四值施密特触发器电路的电压传输特性曲线{Cn(p)i:Cn(p)(i+1):Cn(p)(i+2)＝15:15:1,i∈(1,4,7)}；
[0012] 图4是图1所示四值施密特触发器电路的电压传输特性曲线{Cn(p)i:Cn(p)(i+1):Cn(p)(i+2)＝6:6:1,i∈(1,4,7)}。
具体实施方式
[0013] 实施例1、图1给出了一种基于神经元MOS管的电压型四值施密特触发器电路,包括阈0.5电路11、阈1.5电路12、阈2.5电路13和四值信号传输控制电路14；阈0.5电路11分别连接有电源VDD、电源V2以及输入信号端Vin；阈1.5电路12分别连接有电源VDD、电源V2、电源V1以及输入信号端Vin；阈2.5电路13分别连接有电源VDD、电源V1以及输入信号端Vin；四值信号传输控制电路14分别连接有电源VDD、电源V1、电源V2以及输出信号端Vout；阈0.5电路11、阈1.5电路12以及阈2.5电路13分别与四值信号传输控制电路14相连接。具体的连接方式如下：
[0014] 阈0.5电路11包括具有回差特性的阈0.5反相运算电路和阈0.5运算电路；阈0.5反相运算电路和阈0.5运算电路由互补型的阈0.5反相器、二值CMOS反相器Ⅰ和反馈电路构成；互补型阈0.5反相器包括神经元pMOS管mp1和神经元nMOS管mn1；二值CMOS反相器Ⅰ包括pMOS管mp2和nMOS管mn2。
[0015] 神经元pMOS管mp1的源极接电源VDD，神经元pMOS管mp1的漏极接神经元nMOS管mn1的漏极,神经元pMOS管mp1有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cp1、电容Cp2和电容Cp3；神经元nMOS管mn1的源极接地，神经元nMOS管mn1有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cn1、电容Cn2和电容Cn3；二值CMOS反相器Ⅰ中pMOS管mp2的源极接电源VDD，pMOS管mp2的漏极接二值CMOS反相器Ⅰ中nMOS管mn2的漏极，nMOS管mn2的源极接地；二值CMOS反相器Ⅰ中pMOS管mp2的栅极与nMOS管mn2的栅极相接作为二值CMOS反相器Ⅰ的输入端；二值CMOS反相器Ⅰ的输入端与神经元pMOS管mp1的漏极和神经元nMOS管mn1的漏极相连接；神经元nMOS管mn1的一个栅输入端和神经元pMOS管mp1的一个栅输入端与输入信号端Vin相接；神经元pMOS管mp1的另一个栅输入端与电源VDD相连接，神经元pMOS管mp1的剩余一个输入栅与二值CMOS反相器Ⅰ中pMOS管mp2的漏极和nMOS管mn2的漏极相接形成正反馈电路；神经元nMOS管mn1的另一个栅输入端接电源V2，神经元nMOS管mn1的剩余一个输入栅与二值CMOS反相器Ⅰ中pMOS管mp2的漏极和nMOS管mn2的漏极相接形成正反馈电路。
[0016] 阈1.5电路12包括具有回差特性的阈1.5反相运算电路和阈1.5运算电路；阈1.5反相运算电路和阈1.5运算电路由互补型的阈1.5反相器、二值CMOS反相器Ⅱ以及反馈电路组成；互补型阈1.5反相器包括神经元pMOS管mp3和神经元nMOS管mn3；二值CMOS反相器Ⅱ包括pMOS管mp4和nMOS管mn4。
[0017] 神经元pMOS管mp3的源极接电源VDD，神经元pMOS管mp3的漏极接神经元nMOS管mn3的漏极，神经元pMOS管mp3有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cp4、电容Cp5和电容Cp6；神经元nMOS管mn3的源极接地，神经元nMOS管mn3有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cn4、电容Cn5和电容Cn6；二值CMOS反相器Ⅱ中pMOS管mp4的源极接电源VDD，pMOS管mp4的漏极接二值CMOS反相器Ⅱ中nMOS管mn4的漏极，nMOS管mn4的源极接地；二值CMOS反相器Ⅱ中pMOS管mp4的栅极与nMOS管mn4的栅极相接作为二值CMOS反相器Ⅱ的输入端；二值CMOS反相器Ⅱ的输入端与神经元pMOS管mp3的漏极和神经元nMOS管mn3的漏极相连接；神经元nMOS管mn3的一个栅输入端和神经元pMOS管mp3的一个栅输入端与输入信号端Vin相接；神经元pMOS管mp3的另一个栅输入端接电源V2，神经元pMOS管mp3的剩余一个输入栅与二值CMOS反相器Ⅱ中pMOS管mp4的漏极和nMOS管mn4的漏极相接形成正反馈电路；神经元nMOS管mn3的另一个栅输入端接电源V1，神经元nMOS管mn3的剩余一个输入栅与二值CMOS反相器Ⅱ中pMOS管mp4的漏极和nMOS管mn4的漏极相接形成正反馈电路。
[0018] 阈2.5电路13包括具有回差特性的阈2.5反相运算电路和阈2.5运算电路；阈2.5反相运算电路和阈2.5运算电路由互补型的阈2.5反相器、二值CMOS反相器Ⅲ以及反馈电路组成；阈2.5反相器包括神经元pMOS管mp5和神经元nMOS管mn5；二值CMOS反相器Ⅲ包括pMOS管mp6和nMOS管mn6。
[0019] 神经元pMOS管mp5的源极接电源VDD，神经元pMOS管mp5的漏极接神经元nMOS管mn5的漏极，神经元pMOS管mp5有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cp7、电容Cp8和电容Cp9；神经元nMOS管mn5的源极接地，神经元nMOS管mn5有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容Cn7、电容Cn8和电容Cn9；二值CMOS反相器Ⅲ中pMOS管mp6的源极接电源VDD，pMOS管mp6的漏极接二值CMOS反相器Ⅲ中nMOS管mn6的漏极，nMOS管mn6的源极接地；二值CMOS反相器Ⅲ中pMOS管mp6的栅极与nMOS管mn6的栅极相接作为二值CMOS反相器Ⅲ的输入端；二值CMOS反相器Ⅲ的输入端与神经元pMOS管mp5的漏极和神经元nMOS管mn5的漏极相连接；神经元nMOS管mn5的一个栅输入端和神经元pMOS管mp5的一个栅输入端与输入信号端Vin相接，神经元pMOS管mp5的另一个栅输入端接电源V1，神经元pMOS管mp5的剩余一个输入栅与二值CMOS反相器Ⅲ中pMOS管mp6的漏极和nMOS管mn6的漏极相接形成正反馈电路；神经元nMOS管mn5的另一个栅输入端接地，神经元nMOS管mn5的剩余一个输入栅与二值CMOS反相器Ⅲ中pMOS管mp6的漏极和nMOS管mn6的漏极相接形成正反馈电路。
[0020] 四值信号传输控制电路(14)由pMOS管mp7、pMOS管mp8、pMOS管mp9和nMOS管mn7、nMOS管mn8、nMOS管mn9组成；pMOS管mp7的源极接电源VDD，pMOS管mp7的漏极接nMOS管mn7的漏极，pMOS管mp7的栅极连接至阈0.5电路11中二值CMOS反相器Ⅰ中pMOS管mp2和nMOS管mn2的漏极；nMOS管mn7的源极接地，nMOS管mn7的栅极连接至阈2.5电路13中二值CMOS反相器Ⅲ中pMOS管mp6和nMOS管mn6的漏极；pMOS管mp8的漏极和pMOS管mp9的源极串接于电源V2与输出信号端Vout之间，pMOS管mp8的栅极连接至阈0.5电路11中神经元pMOS管mp1和神经元nMOS管mn1的漏极；nMOS管mn8的源极和nMOS管mn9的漏极串接于输出信号端Vout与电源V1之间；nMOS管mn9的栅极接至阈2.5电路13中神经元pMOS管mp5和神经元nMOS管mn5的漏极；pMOS管mp9的栅极和nMOS管mn8的栅极相连接至阈1.5电路12中二值CMOS反相器Ⅱ中pMOS管mp4和nMOS管mn4的漏极。
[0021] 以上所述四值信号传输控制电路部分14中，pMOS管mp7用于传输电源VDD的电压VDD，pMOS管mp8和pMOS管mp9用于传输电源V2的电压V2，nMOS管mn8和nMOS管mn9用于传输电源V1的电压V1，nMOS管mn7用于传输地电压0。0、V1、V2和VDD分别对应于四值逻辑信号(0、1、2、3)。
[0022] 神经元MOS管是近年来提出的一种具有高功能度、低功耗和阈值控制灵活等特点的新型器件，人们已在模拟、数字和神经网络等多个领域对它的应用开展了深入研究。这种器件的加工工艺与标准的双层多晶硅CMOS工艺完全兼容，n型神经元MOS管和p型神经元MOS管的符号以及它们的电容模型如图2所示。它具有多个输入栅极和一个浮栅极，其中浮栅由第一层多晶硅形成，多个输入控制栅则由第二层多晶硅形成。输入端与浮栅之间通过电容实现耦合。图中VF表示浮栅上的电压，V0为衬底电压，V1、V2、……、Vn为输入信号电压。C0是浮栅与衬底之间的耦合电容，它主要由栅氧化层电容Cox构成，C1、C2、……、Cn为各个输入栅与浮栅之间的耦合电容。图中D和S分别表示漏极和源极。
[0023] 浮栅上的净电荷QF由下式给出：
[0024]
[0025] 对于n沟道浮栅MOS管，衬底接地，因此V0＝0。假设浮栅上的初始电荷为零，根据电荷守恒定律，由上式可得:
[0026]
[0027]
[0028] 式中wi为输入端Vi的电容权值。设VT为由浮栅端看进去的管子的阈值电压，则当VF>VT时管子导通。由式(2)和(3)可以看出，神经元MOS管能够对各栅极输入信号加权求和，用计算得到的求和结果去控制MOS管的“开”和“关”。注意到它在浮栅上进行的所有输入信号的加权求和运算是利用电容耦合效应以电压模式来进行的，这显示了它具有比电流模式求和技术更优秀的低功耗特性。如果以V1作为输入端，其他输入端作为控制端，则有：
[0029]
[0030] 这样，由V1端看进去的管子的阈值电压V*t1可以表示为:
[0031]
[0032] 上式表明，无需调整VT，只要通过改变耦合电容之间的比例关系或改变控制端电压Vi就可以改变浮栅MOS管相对于输入信号V1的阈值电压，从而控制MOS管的导通和截止。这一特性有效地克服了传统电压型多值逻辑电路为实现具有多个阈值电压的MOS管需要额外的离子注入工序或需同时采用增强型和耗尽型两种MOS管而增加工艺复杂度和设计成本等缺陷。对于p沟道浮栅MOS管，衬底通常接电路中的最高电压源(如VDD)，因此式(1)中V0＝VDD，式(2)－(5)需作相应修正。
[0033] 本发明正是利用了神经元MOS管的阈值易于控制这一自然属性，提出了一种新的电压型四值施密特电路设计方案。无需增加特别的电路，仅需通过分别在p型和n型浮栅MOS管中增加一栅输入端就可以方便地实现施密特电路中的再生反馈，这使得所设计的电路具有非常简单的结构。采用具有独立浮栅结构的互补浮栅MOS管方案，保证了电路具有低功耗和高噪声容限的特点。并且，可以通过改变电容耦合系数来方便地调整回差电压。通过增加浮栅MOS管的输入端数，可以非常容易地接入外部控制信号，从而改变施密特电路中的阈值电压。本发明完全基于标准的双层多晶硅CMOS工艺，除了保持电压型电路低功耗的特点之外，新设计具有电路结构简单、回差电压调节容易，以及对阈值电压控制方便和灵活等特点。下面结合附图和实施例对本发明进一步说明，本发明的目的和效果将变得更加明显。
[0034] 对于图1所示的电路中，具有回差特性的阈0.5电路11、阈1.5电路12和阈2.5电路13(即阈0.5反相运算电路和阈0.5运算电路、阈1.5反相运算电路和阈1.5运算电路以及阈2.5反相运算电路和阈2.5运算电路)的阈值电压由下式给出：
[0035]
[0036] 其中， Kn和Kp分别为n型和p型浮栅MOS管(n型浮栅MOS管即神经元nMOS管mn1、神经元nMOS管mn3和神经元nMOS管mn5；p型浮栅MOS管即神经元pMOS管mp1、神经元pMOS管mp3和神经元pMOS管mp5)的增益因子,wn(p)i为n型或p型浮栅MOS管输* *
入端的电容权值，由式(3)给出。Vtn和Vtp分别为相对输入端信号Vin的n型和p型浮栅*
MOS管的等效阈值电压。取KR＝1，式(6)可简化为：
[0037]
[0038] 对于图1所示的阈0.5反相运算电路和阈0.5运算电路,假设开始时Vin＝0(Vin即为输入信号端的输入信号)，那么n型浮栅MOS管mn1(即神经元nMOS管mn1)截止，p型浮栅MOS管mp1(即神经元pMOS管mp1)导通，输出 V0.5＝0，其中 和V0.5分别为阈0.5反相运算电路和阈0.5运算电路的输出电压。随着输入信号端信号Vin的上升，mn1(即神经元nMOS管mn1)渐渐导通，mp1(即神经元pMOS管mp1)渐渐截止，最终导致输出发生状态翻转。由式(7)可求得在输入信号上升时，电路发生状态翻转时的阈值电压为：
[0039]
[0040] 其中，Vtn和Vtp分别为n型和p型浮栅MOS管(n型浮栅MOS管即神经元nMOS管mn1、神经元nMOS管mn3和神经元nMOS管mn5；p型浮栅MOS管即神经元pMOS管mp1、神经元pMOS管mp3和神经元pMOS管mp5)的阈值电压，wn(p)i为n型或p型浮栅MOS管输入端的电容权值，由式(3)给出。VTH(0.5+)即为四值施密特电路中对于阈0.5的高阈值电压。一旦由神经元pMOS管mp1和神经元nMOS管mn1构成的互补型阈0.5反相器电路的输出翻转为低电平，就会使由mp2和mn2构成的二值CMOS反相器电路的输出变为高电平。二值CMOS反相器的这一高电平输出信号反馈至前级电路的栅输入端，又进一步加速神经元nMOS管mn1导通和神经元pMOS管mp1截止，从而建立了再生反馈，这一正反馈的结果使得阈0.5反相运算电路的输出电压迅速变为 阈0.5运算电路的输出电压迅速变为V0.5＝VDD。当输入信号端信号Vin由高电平下降时，电路将发生相反的状态转变。同理可求得输入信号端信号Vin下降过程中，电路发生翻转时的阈值电压为：
[0041]
[0042] VTH(0.5-)即为四值施密特电路中相对于阈0.5的低阈值电压。取wp1＝wn1，wp2＝wn2，wp3＝wn3，由式(8)和(9)可求得回差电压为
[0043] 同理，对于图1所示的阈1.5电路12,在输入信号上升和下降过程中，电路发生状态转换时的阈值电压分别为：
[0044]
[0045]
[0046] 其中VTH(1.5+)为四值施密特电路中对于阈1.5的高阈值电压,VTH(1.5-)即为四值施密特电路中相对于阈1.5的低阈值电压。对于图1所示的阈2.5电路13,在输入信号上升和下降过程中，电路发生状态转换时的阈值电压分别为：
[0047]
[0048]
[0049] 其中VTH(2.5+)为四值施密特电路中对于阈2.5的高阈值电压,VTH(2.5-)即为四值施密特电路中相对于阈2.5的低阈值电压。上述式(8)－(13)表明，通过改变耦合电容之间的比例关系或改变控制端电压就可以改变该四值施密特电路的三个回差电压。采用TSMC0.35μm双层多晶硅CMOS工艺参数，并取电源VDD的电压VDD＝3.3V，Cn(p)i:Cn(p)(i+1):Cn(p)(i+2)＝15:15:1,i∈(1,4,7)，图3给出了经HSPICE模拟得到的电压传输特性曲线。模拟得到的回差电压值与理论值之间的误差小于5％。若取Cn(p)i:Cn(p)(i+1):Cn(p)(i+2)＝6:6:1,i∈(1,4,7)，采用相同工艺参数，经HSPICE模拟得到的电压传输特性曲线如图4所示。模拟结果表明，通过改变栅输入端的耦合电容比例系数，可以方便地调整施密特触发器的回差电压。
[0050] 本发明公开了一种基于神经元MOS管的电压型四值施密特触发器电路，电路仅需6个3输入端神经元MOS管(即神经元nMOS管mn1、神经元nMOS管mn3、神经元nMOS管mn5、神经元pMOS管mp1、神经元pMOS管mp3、神经元pMOS管mp5)和12个MOS管(即nMOS管mn2、nMOS管mn4、nMOS管mn6、nMOS管mn7、nMOS管mn8、nMOS管mn9、pMOS管mp2、pMOS管mp4、pMOS管mp6、pMOS管mp7、pMOS管mp8、pMOS管mp9)。因此，电路结构十分简单。与以往电压型多值施密特电路设计中需采用多级离子注入技术来实现多个阈值电压的复杂工艺不同,新设计方案完全基于标准的双层多晶硅CMOS工艺，并且四值施密特触发器电路中的三个回差电压值可以通过改变电容耦合系数比来调整。采用具有独立浮栅结构的互补神经元MOS管方案，保证了电路具有低功耗和高噪声容限的特点。
[0051] 最后，还需要注意的是，以上列举的仅是本发明的一个具体实施例。显然，本发明不限于以上实施例，还可以有许多变形。本领域的普通技术人员能从本发明公开的内容直接导出或联想到的所有变形，均应认为是本发明的保护范围。
