3D集成电路自动布局中TSV位置的网格优化方法

摘要

本专利发明了一种3D集成电路中TSV的网格位置优化法，属于3D集成电路设计领域。在3D集成电路进行加工生产时，厂商不能加工TSV的间距小于加工工艺的间距约束的版图。本发明使用网格法对TSV的间距进行优化，从而得到优化后的版图使TSV的间距满足工艺加工要求，并能够完成制造。本法明的实现方法首先在TSV初步定为的版图中建立直角坐标系，随后给TSV确定坐标，随后产生一副网格，保证网格中每个格点的距离大于工艺上可以加工的最小距离，将每个TSV移动到离之最近的格点上，最后再整理单个点上多TSV的情况保证最后的版图每个格点上只有一个TSV，完成优化并加工制造集成电路。

权利要求

1.3D集成电路自动布局中TSV位置的网格优化方法,其特征在于：在TSV初步定位的版图中生成坐标系，在坐标系中形成网格，网格有两系列相互垂直的平行线，其交点为格点，TSV放在网格上，使其距离满足工艺加工约束;具体步骤如下：S1,建立TSV版图坐标系，确定初步定位的每个TSV坐标：在3D电路布局后初步定位的TSV版图中建立直角坐标系A，坐标轴沿版图的边缘；坐标系确定后，确定每个TSV的坐标，利用直角坐标系的坐标点距离公式计算出每两个TSV之间的相对距离；

S2，在TSV版图坐标系中建立一副网格B，网格B竖直方向的网格线是垂直于坐标系A横轴的平行线系列C，所述的平行线系列C的间距等于工艺加工间距；网格B水平方向的网格线是垂直于坐标系A纵轴的平行线系列D，平行线系列D的间距等于工艺加工间距；平行线系列C和平行线系列D的交点构成网格B的格点，每个格点在直角坐标系A中有唯一坐标点；上述任意两相邻格点的距离等于工艺加工间距；

S3，分别计算每个TSV与所述网格B中每个格点的距离，判断与每个TSV距离最近的格点，选定该格点作为它的目标格点；若某个TSV距离最近的格点数目大于等于2，则取其中的任意一格点作为目标格点；

S4，分别将每个TSV移动到目标格点上,这样放在格点上的TSV与其他格点上的TSV不会出现违反工艺加工间距约束的情况；

S5，当同一个格点存在多个TSV的情况时，则对该格点周围的格点进行编号，将多余的TSV依次放到空闲的格点上，当该格点周围的格点全部被占用时，就将多余的TSV依次放置到其周围格点的次外围格点上，循环执行S5直至每个格点TSV的个数至多为1。

2.根据权利要求1所述的3D集成电路自动布局中TSV位置的网格优化方法，其特征在于：所述的坐标系A的坐标轴的刻度与实际版图的大小相符，精确到纳米级。

3.3D集成电路自动布局中TSV位置的网格优化装置，其特征在于：其包括有:

输入单元：用于输入建立TSV版图坐标系，确定初步定位的每个TSV坐标：在3D电路布局后初步定位的TSV版图中建立直角坐标系A，坐标轴沿版图的边缘；坐标系确定后，确定每个TSV的坐标，利用直角坐标系的坐标点距离公式计算出每两个TSV之间的相对距离；

网格划分单元：用于在所述的TSV版图坐标系建立一副网格B，网格B竖直方向的网格线是垂直于坐标系A横轴的平行线系列C，所述的平行线系列C的间距等于工艺加工间距；

网格B水平方向的网格线是垂直于坐标系A纵轴的平行线系列D，平行线系列D的间距等于工艺加工间距；平行线系列C和平行线系列D的交点构成网格B的格点，每个格点在直角坐标系A中有唯一坐标点；上述任意两相邻格点的距离等于工艺加工间距；

目标格点选取单元：用于分别计算每个TSV与所述网格B中每个格点的距离，判断与每个TSV距离最近的格点，选定该格点作为它的目标格点；若某个TSV距离最近的格点数目大于等于2，则取其中的任意一格点作为目标格点；

移动单元：用于分别将每个TSV移动到所述的目标格点上；

调整单元：用于经过移动单元移动后，当同一个格点存在多个TSV的情况时，对该格点周围的格点进行编号，将多余的TSV依次放到空闲的格点上，当该格点周围的格点全部被占用时，就将多余的TSV依次放置到其周围格点的次外围格点上，直至每个格点TSV的个数至多为1。

说明书

3D集成电路自动布局中TSV位置的网格优化方法

发明领域

[0001] 本发明总体上涉及3D集成电路的设计及制造，更具体地，本发明涉及用于三维集成电路设计中的自动布局的方法，属于电路设计领域。

背景技术

[0002] 集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。在集成电路飞速发展的今天已经可在单个芯片上集成数亿个晶体管。更具体的，根据摩尔定律的描述，先进的工艺水平已经达到纳米级。但是由于2D集成电路结构在平面上的约束，随着电路朝着更小，更密集且更高效的方向发展，平面的2D集成电路出现了很多棘手问题，如线路过长会带来芯片的延迟。然而3D集成电路可以有效的减少线路长度，提高运算速度，降低功耗。

[0003] 3D集成电路是在2D集成电路发展下产生的一种新兴技术。3D集成电路由多个2D电路在垂直方向上堆叠而成，且多层芯片之间可以通过TSV(跨芯片层硅孔)使其单元进行层间的互联。只要TSV的位置放置的合理，这种基于TSV的3D集成电路技术可以有效的减少线网长度。

[0004] 如图1为一个3D集成电路的示意图，该3D电路由顶层芯片6和底层芯片7堆叠而成。电路中的标准单元8是电路的基本结构。某一层的3D电路芯片，其性质与普通2D芯片类似。标准单元8通过金属互联线9进行互联。而3D电路中，标准单元在整个3D电路中互联，标准单元8不光通过金属互联线9进行互联，而且利用TSV(硅通孔)进行不同层单元的互联。

[0005] Through silicon via简称TSV，它是穿过芯片的过孔。在3D集成电路中TSV的作用主要是两个，第一，它将上层与下层2D芯片的标准单元互联，即TSV为连接跨层线网处于上层和下层标准单元的桥梁；其次，由于TSV的材料大多是铜铝等热导率非常高的材料到热能力优于硅等半导体材料，故在电路中放置适量的TSV有助于电路的散热。

[0006] 实验表明，线网长度的减少程度跟TSV的数量有关，TSV数量多则可以帮助线网长度的减少，而TSV的数量少于一定程度反而会增加而外的线网长度。而且，作为散热功能的TSV在电路中放置的越多，其对电路的散热帮助越大。

[0007] 3D集成电路制造加工时利用到的加工工艺决定了它的线条尺寸以及TSV的间距。故在3D电路设计时，需要考虑到单元与单元之间的间距，尤其要考虑TSV的间距。TSV初步定位的版图中，需要TSV的间距不违反加工工艺间距条件，对其版图进行工艺加工间距的约束，并对其版图进行优化。

[0008] 完成优化的TSV版图可以满足加工工艺约束，并投产制造。发明内容：

[0009] 为了解决对3D集成电路中跨芯片层硅孔(Through Silicon Via)位置的过于密集问题，本发明提出了一种3D集成电路自动布局中TSV位置的距离优化法。

[0010] 在集成电路制造时，制造厂商提供加工工艺条件或工艺尺寸。最终的3D集成电路版图中，芯片线条宽度等于厂商提供的工艺尺寸，TSV间距的长度应大于芯片线条宽度，即3D集成电路版图中TSV间距等于在工厂进行加工时的工艺尺寸约束长度。然而当在初步定位设计时，在TSV的坐标初步确定后，TSV的间距会违反工艺约束。故需要重新整理TSV的位置，使所有TSV的间距满足工艺要求。

[0011] 本发明采用如下技术方案：

[0012] 3D集成电路自动布局中TSV位置的网格优化方法，在TSV初步定位的版图中生成坐标系，在坐标系中形成网格，网格有两系列相互垂直的平行线，其交点为格点，TSV放在网格上，使其距离满足工艺加工约束；具体步骤如下：

[0013] S1，建立TSV版图坐标系，确定初步定位的每个TSV坐标：在3D电路布局后初步定位的TSV版图中建立直角坐标系A，坐标轴沿版图的边缘；坐标系确定后，确定每个TSV的坐标，利用直角坐标系的坐标点距离公式计算出每两个TSV之间的相对距离；

[0014] S2，建立一副网格B，网格B竖直方向的网格线是垂直于坐标系A横轴的平行线系列C，所述的平行线系列C的间距等于工艺加工间距；网格B水平方向的网格线是垂直于坐标系A纵轴的平行线系列D，平行线系列D的间距等于工艺加工间距；平行线系列C和平行线系列D的交点构成网格B的格点，每个格点在直角坐标系A中有唯一坐标点；上述任意两相邻格点的距离等于工艺加工间距；

[0015] S3，分别计算每个TSV与所述网格B中每个格点的距离，判断与每个TSV距离最近的格点，选定改格点作为它的目标格点；若某个TSV距离最近的格点数目大于2，则取其中的任意一格点作为目标格点；

[0016] S4，分别将每个TSV移动到目标格点上，这样放在格点上的TSV与其他格点上的TSV不会出现违反工艺加工间距约束的情况。

[0017] S5，执行完步骤S4后，当同一个格点存在多个TSV的情况时，则对该格点周围的格点进行编号，将多余的TSV依次放到空闲的个点上，当该格点周围的格点全部被占用时，就将多余的TSV依次放置到其周围格点的次外围个点上，循环执行S5，直至每个格点TSV的个数至多为1。

[0018] 上述流程参见图4所示。

[0019] 上述的坐标系A的坐标轴的刻度与实际版图的大小相符，精确到纳米级。

[0020] 3D集成电路自动布局中TSV位置的网格优化装置，其包括有：

[0021] 输入单元：用于输入建立TSV版图坐标系，确定初步定位的每个TSV坐标：在3D电路布局后初步定位的TSV版图中建立直角坐标系A，坐标轴沿版图的边缘；坐标系确定后，确定每个TSV的坐标，利用直角坐标系的坐标点距离公式计算出每两个TSV之间的相对距离；

[0022] 网格划分单元：用于在所述的TSV版图坐标系建立一副网格B，网格B竖直方向的网格线是垂直于坐标系A横轴的平行线系列C，所述的平行线系列C的间距等于工艺加工间距；网格B水平方向的网格线是垂直于坐标系A纵轴的平行线系列D，平行线系列D的间距等于工艺加工间距；平行线系列C和平行线系列D的交点构成网格B的格点，每个格点在直角坐标系A中有唯一坐标点；上述任意两相邻格点的距离等于工艺加工间距；

[0023] 目标格点选取单元：用于分别计算每个TSV与所述网格B中每个格点的距离，判断与每个TSV距离最近的格点，选定该格点作为它的目标格点；若某个TSV距离最近的格点数目大于2，则取其中的任意一格点作为目标格点；

[0024] 移动单元：用于分别将每个TSV移动到所述的目标格点上；

[0025] 调整单元：用于经过移动单元移动后，当同一个格点存在多个TSV的情况时，对该格点周围的格点进行编号，将多余的TSV依次放到空闲的个点上，当该格点周围的格点全部被占用时，就将多余的TSV依次放置到其周围格点的次外围个点上，直至每个格点TSV的个数至多为1。

[0026] 上述的结构如图5所示。

[0027] 本发明可以获得如下有益效果：

[0028] 3D集成电路版图中，TSV已经进行了初步定位，但是两两TSV的间距位置不可能都满足工艺加工间距的要求。本发明致力于利用网格法规范的3D电路版图中TSV的位置，最终可以得到满足工艺加工要求的TSV版图，达到疏通拥挤TSV的目的，避免TSV过于密集的情况。图8为3D电路中TSV初步定位后的版图：图9为网格法优化过的版图：通过两图比较，可直观看出通过网格法优化过的版图，TSV之间间距满足工艺加工要求，并且TSV排布有序。附图说明：

[0029] 图1为3D集成电路芯片的剖面示意图；

[0030] 图2TSV原版图；

[0031] 图3(a)TSV临近格点放置选择示意图

[0032] 图3(b)TSV临近格点放置完成示意图

[0033] 图4：本发明的3D集成电路自动布局中TSV位置的网格优化方法的流程图；

[0034] 图5：本发明的3D集成电路自动布局中TSV位置的网格优化装置的结构示意图[0035] 图6拥挤格点TSV移动；

[0036] 图7优化后TSV版图；

[0037] 图83D集成电路TSV初步定位版图；

[0038] 图93D集成电路TSV网格法优化后版图；

[0039] 图中：1、TSV，2、工艺约束间距，3、坐标系，4、移动方向，5、网格，6、顶层芯片，7、底层芯片，8、标准单元，9、金属互联线，10、衬底，11、格点，12，格线。具体实施方式：

[0040] 3D集成电路结构示意图如图1所示。3D电路是多层2D芯片在竖直方向上堆叠的结构，其任意两层相邻的芯片结构关系如图1顶层芯片6和底层芯片7，芯片中的标准单元8是集成电路信号保存和传输的基础结构，金属互联线9连接标准单元完成但层芯片上的互联。标准单元跨层互联时使用TSV1互联，完成信号的跨层传输。TSV1的结构是穿过3D集成电路芯片相邻两层的过孔。。

[0041] 本发明致力于对已经初步确定TSV位置的版图进行优化，使所有TSV的间距满足工艺加工间距约束，即任意两TSV的距离大于或等于工艺约束的间距。其优化的方法是指，建立坐标系3于TSV版图，确定TSV的坐标，每个TSV的坐标视为一个坐标点，建立一副网格利用确定的坐标系3，网格的中等距的两系列互相垂直的平行线的交点的坐标点称为格点11，即格线12的交点是格点11，这两系列平行线的间距大小等于工艺约束的间距大小，每个格点11有各自的坐标。计算每个TSV与格点11的坐标的距离，把TSV的坐标点改成与其距离最近的格点。完成整理优化TSV坐标的过程。下面说明本发明的具体实施步骤。

[0042] 第一步，建立直角坐标系，确定TSV坐标。如图2，图中黑色圆圈为TSV1，建立一个直角坐标系，其坐标轴沿版图边缘生成。坐标系的横轴沿版图的水平方向边缘建立，坐标系的纵轴沿版图的垂直方向边缘建立。在坐标系中，计算并确定TSV的坐标，视其为一坐标点。

[0043] 第二步，在坐标系中生成网格.确定工艺约束间距的大小。工艺约束间距即为3D集成电路在生产时用的加工工艺，加工工艺决定3D集成电路的金属互联线9宽度以及TSV1的间距。在坐标系中生成一系列垂直于X轴的平行线，平行线的间距等于加工工艺间距2，生成一系列垂直于Y轴的平行线，平行线的间距等于加工工艺间距2，两系列平行线即为格线12。两系列平行线相交成为网格5，交点为格点11，计算并确定每个格点11在坐标系中的坐标点。每个格点与其上下左右四个格点的距离均为工艺加工间距。

[0044] 第三步.计算每个TSV1坐标点与格点11坐标点的距离，利用直角坐标系的距离计算公式。

[0045] 第四步，将每个TSV1移动到与它距离最近的格点11上，即将TSV1的坐标更改为与其坐标点距离最近格点的坐标。此时所有TSV都放置在格点11上，而且一个格点上的TSV1与其他格点上的TSV的距离大于加工工艺间距，如图3(a)所示。

[0046] 第五步，将所有TSV2移动到与其最近的格点11上后，会出现多个TSV2被移动到同一个格点上11的情况，如图3(b)所示。

[0047] 整理版图中多个TSV占用同一个格点的情况，其步骤如下：

[0048] 1.给某个TSV个数大于1的格点临近一周的格点11顺时针方向编号。

[0049] 2.依次将该格点上多余的TSV移动至已经编号的临近格点上。

[0050] 3.当移动TSV遇到格点已经存在其他TSV时，就跳过该格点，将TSV顺时针移动至下一个格点。

[0051] 4.当编过号的较为临近的一周格点已经全部被占满时，就将这一周格点的临近一周格点编号，将多余的格点按第1步编号，按第2、3步移动。

[0052] 5.重复步骤1-4，直至每个格点上TSV的个数至多为一个。

[0053] 例如，图4中(a)情况所示，中心的格点存在4个TSV，其中3个是多余的。该格点右边的格点存在着一个TSV。在这种情况下，对多余的TSV进行移动，首先将中心格点周围的格点一次编号，从上边的格点开始顺时针将其周围的格点依次从1-8号编号。然后将多余的TSV依次向周围的格点，第一个多余的TSV移动到1号格点上，第二个多余TSV移动到2号格点上，第三个多余TSV移动到3号格点，但是由于三号格点已经存在TSV，所以将该多余TSV顺次移动到下一个格点，故将该TSV放置到4号格点。这时所有多余TSV已经全部移动到了周围的格点上，如图4中(b)。重复上述流程将整个版图中所有格点多余个TSV安排至每个格点至多有一个TSV。

[0054] 当电路中所有的TSV单独的放置在对应的格点上后，整个优化过程结束。得到完整的网格化TSV优化版图。如图5所示。电路中所有TSV的位置整齐，可满足加工工艺条件并能够投产制造。