SONOS栅极结构及其制备方法、以及半导体器件

摘要

本发明提供了SONOS栅极结构及其制备方法、以及半导体器件。根据本发明的SONOS栅极结构包括：布置在衬底上的第一隧穿氧化层、布置在所述第一隧穿氧化层上的电荷存储氮化硅层、布置在所述电荷存储氮化硅层上的第二氧化硅层、布置在所述第二氧化硅层上的Si/N含量渐变的渐变薄氮化硅层、布置在所述渐变薄氮化硅层上的第三氧化硅层、以及布置在所述第三氧化硅层上的多晶硅控制栅层。渐变薄氮化硅层TN中氮化硅的Si/N比例是逐渐增加的，其中越靠近第二氧化硅层，氮化硅的氮含量越高，并且越靠近第三氧化硅层，氮化硅的硅含量越高。

权利要求

1.一种SONOS栅极结构，其特征在于包括：布置在衬底上的第一隧穿氧化层、布置在所述第一隧穿氧化层上的电荷存储氮化硅层、布置在所述电荷存储氮化硅层上的第二氧化硅层、布置在所述第二氧化硅层上的Si/N含量渐变的渐变薄氮化硅层、布置在所述渐变薄氮化硅层上的第三氧化硅层、以及布置在所述第三氧化硅层上的多晶硅控制栅层；渐变薄氮化硅层中氮化硅的Si/N比例是逐渐增加的，其中越靠近第二氧化硅层，氮化硅的氮含量越高，并且越靠近第三氧化硅层，氮化硅的硅含量越高。

2.根据权利要求1所述的SONOS栅极结构，其特征在于，所述衬底是P型衬底。

3.根据权利要求1所述的SONOS栅极结构，其特征在于，所述电荷存储氮化硅层用于存储电荷。

4.一种半导体器件,其特征在于，采用了根据权利要求1至3之一所述的SONOS栅极结构。

5.一种SONOS栅极结构制备方法，其特征在于包括：在衬底上布置第一隧穿氧化层；

在所述第一隧穿氧化层上布置电荷存储氮化硅层；

在所述电荷存储氮化硅层上布置第二氧化硅层；

在所述第二氧化硅层上布置Si/N含量渐变的渐变薄氮化硅层；

在所述渐变薄氮化硅层上布置第三氧化硅层；以及

在所述第三氧化硅层上布置多晶硅控制栅层；

其中，渐变薄氮化硅层中氮化硅的Si/N比例是逐渐增加的，其中越靠近第二氧化硅层，氮化硅的氮含量越高，并且越靠近第三氧化硅层，氮化硅的硅含量越高。

6.根据权利要求5所述的SONOS栅极结构制备方法，其特征在于，所述电荷存储氮化硅层用于存储电荷。

说明书

SONOS栅极结构及其制备方法、以及半导体器件

技术领域

[0001] 本发明涉及半导体领域，更具体地说，本发明涉及一种SONOS栅极结构及其制备方法、以及采用了所述SONOS栅极结构的半导体器件。

背景技术

[0002] 闪存是非易失存储器件的一种，传统的闪存利用浮栅极来存储数据，由于多晶硅是导体，浮栅极存储的电荷是连续分布的。当有一个泄漏通道的时候，整个浮栅极上存储的电荷都会通过这个泄漏通道而丢失。因此限制闪存按比例缩小能力的最大障碍是其隧穿氧化层厚度不能持续减小。因为在薄的隧穿氧化层情况下，直接隧穿和应力引起的泄漏电流等效应都会对存储器的漏电控制提出巨大的挑战。最近发展的SONOS结构，用具有电荷陷阱能力的氮化硅层取代原有的多晶硅存储电荷层，由于其用陷阱电荷存储电荷，所以存储的电荷是离散分布的。这样一个泄漏通道不会引起大的泄漏电流，因此可靠性大大提高。

[0003] 典型的SONOS结构是由硅衬底(S)-隧穿氧化层(O)-电荷存储层氮化硅(N)-阻挡氧化层(O)-多晶硅栅极(S)组成。这种结构利用电子的隧穿来进行编译，空穴的注入来进行数据的擦除。为使编译和擦除的速度提高，需要较薄的隧穿氧化层(3n m左右)。然而如此薄的厚度使电荷的保持能力和编译/擦除过程中的耐久性会降低。但若采用较厚的隧穿氧化层，编译和擦除会需要较大的电场。擦除时的大电场，会使栅极的电子通过阻挡氧化层到达氮化硅存储层。这些注入的电子与从衬底注入的空穴达到动态的平衡，造成擦除态的饱和，如果更大的电压，会使擦除不能进行，影响器件的性能。如何在低电场的操作中，增进隧穿介电层的效能，实现快速擦除和保持能力以及耐久能力的同时实现是一个新的挑战。

[0004] Lue等人的美国专利(公开号US 2006/0198189A1号″Non-Volatile Memory Cells，Memory Arrays Including the Same and Method of Operation Cells and Arrays″)公开了一种能带工程的BE-SONOS结构的隧穿介电层。Lue等人发表的关于BE-SONOS的技术论文(″BE-SONOS：A Bandgap Engineered SONOS with Excellent Performance and Reliability ″.IEEE 2005；″ A BE-SONOS(Bandgap Engineered SONOS)NAN D for Post-Floating Gate Era Flash Memory″IEEE 2007)对这种结构的性能进行了讨论。BE-SONOS技术已被证实可以提供好的效能，能够实现擦除速度，保持能力和耐久能力的同时提升。

[0005] Hang-Ting Lue利用氧化硅和氮化硅的能隙差异构建U型能带结构，用两层薄氧化层夹一层薄的氮化硅的ONO层取代底部氧化层的结构。超薄的O1/N1/O2作为一个没有电荷陷阱的隧穿介质层，这是因为捕获电荷的平均自由程要大于这个ONO层的厚度，电子还没来得及受限，就已经穿过这个层。N2是存储电荷的层，用来存储注入的电荷。O3是阻挡氧化层，它可以防止门极电荷的注入。超薄的″O1/N1/O2″提供了一个″受调制的隧穿势垒″，这个势垒在低电场下会抑制直接隧穿，在高场下由于能带的偏移会有高效的空穴隧穿到存储电荷的氮化硅层，使擦除的效率增加。

[0006] 将这个BE-SONOS结构中的薄ONO层用于阻挡氧化层可以实现利用栅极的空穴注入来实现擦除，由于这个薄层没有陷阱电荷的能力，可以使空穴穿过而不被捕获，这些空穴进入存储电荷的氮化硅层，从而达到擦除的目的。中国专利CN200610093746.7与CN200810186701.3利用这种BE-SONOS结构来实现擦除结构的改变。将薄ONO层替换阻挡氧化层，用P型重掺杂的多晶硅栅极来实现从栅极注入空穴来实现擦除。虽然这种方法提供了新的擦除方法，擦除时门极加的正电极和P型掺杂的栅极可以防止栅极的电子注入。但是仍需要较大的擦除电压来实现空穴从栅极的注入来实现擦除，如果电压较大，可能会引起衬底电子的注入，而影响擦除的速度。

发明内容

[0007] 本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效地抑制由于高擦除正电压引起的衬底电子的注入、进而提高擦除速度的SONOS栅极结构以及采用了所述SONOS栅极结构的半导体器件。

[0008] 根据本发明的第一方面，提供了一种SONOS栅极结构，其包括：布置在衬底上的第一隧穿氧化层、布置在所述第一隧穿氧化层上的电荷存储氮化硅层、布置在所述电荷存储氮化硅层上的第二氧化硅层、布置在所述第二氧化硅层上的Si/N含量渐变的渐变薄氮化硅层、布置在所述渐变薄氮化硅层上的第三氧化硅层、以及布置在所述第三氧化硅层上的多晶硅控制栅层。

[0009] 优选地，在上述SONOS栅极结构中，渐变薄氮化硅层TN中氮化硅的Si/N比例是逐渐增加的，其中越靠近第二氧化硅层，氮化硅的氮含量越高，并且越靠近第三氧化硅层，氮化硅的硅含量越高。

[0010] 优选地，在上述SONOS栅极结构中，在第二氧化硅层中，SiH2Cl2与NH3的比例在从第二氧化硅层到邻近第三氧化硅层的方向上从0.1渐变到2.07。

[0011] 优选地，在上述SONOS栅极结构中，所述衬底是P型衬底。

[0012] 优选地，在上述SONOS栅极结构中，所述电荷存储氮化硅层用于存储电荷。

[0013] 根据本发明的第二方面，提供了一种SONOS栅极结构制备方法，其包括：在衬底上布置第一隧穿氧化层，在所述第一隧穿氧化层上布置电荷存储氮化硅层；在所述电荷存储氮化硅层上布置第二氧化硅层；在所述第二氧化硅层上布置Si/N含量渐变的渐变薄氮化硅层；在所述渐变薄氮化硅层上布置第三氧化硅层；以及在所述第三氧化硅层上布置多晶硅控制栅层。

[0014] 优选地，在上述SONOS栅极结构制备方法中，渐变薄氮化硅层TN中氮化硅的Si/N比例是逐渐增加的，其中越靠近第二氧化硅层，氮化硅的氮含量越高，并且越靠近第三氧化硅层，氮化硅的硅含量越高。

[0015] 优选地，在上述SONOS栅极结构制备方法中，在第二氧化硅层中，SiH2Cl2与NH3的比例在从第二氧化硅层到邻近第三氧化硅层的方向上从0.1渐变到2.07。

[0016] 优选地，在上述SONOS栅极结构制备方法中，所述电荷存储氮化硅层用于存储电荷。

[0017] 根据本发明的第三方面，提供了一种采用了根据上述的SONOS栅极结构的半导体器件。

[0018] 本发明从能带工程理论角度考虑，对阻挡氧化层进行能带工程的改造，提出一种具有快速擦除速度的氮化硅锥形能带结构器件。通过用第二氧化硅层O2/渐变薄氮化硅层TN/第三氧化硅层O3组成的薄叠层取代原有SONOS结构中的阻挡氧化层，使在较低的擦除电压时就可以实现能带偏移。减小在擦除态时，由于高的门极电压引起的衬底电子的注入对栅极空穴注入的影响，提高擦除的速度。

附图说明

[0019] 结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

[0020] 图1示意性地示出了根据本发明实施例的SONOS栅极结构的截面结构图。

[0021] 图2示意性地示出了根据本发明实施例的SONOS栅极结构的零场下的能带示意图。

[0022] 图3示意性地示出了根据本发明实施例的SONOS栅极结构的擦除时的能带示意图。

[0023] 需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

[0024] 为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

[0025] <第一实施例>

[0026] 图1示意性地示出了根据本发明实施例的SONOS栅极结构的截面结构图。

[0027] 如图1所示，根据本发明实施例的SONOS栅极结构包括：布置在衬底上的第一隧穿氧化层O1、布置在所述第一隧穿氧化层O1上的电荷存储氮化硅层CN(用来存储电荷)、布置在所述电荷存储氮化硅层CN上的第二氧化硅层O2、布置在所述第二氧化硅层O2上的Si/N含量渐变的渐变薄氮化硅层TN、布置在所述渐变薄氮化硅层TN上的第三氧化硅层O3、以及布置在所述第三氧化硅层O3上的多晶硅控制栅层G1。

[0028] 例如，所述衬底优选地是一个P型衬底，如图1所示的P型衬底S1。

[0029] 其中，渐变薄氮化硅层TN中氮化硅的Si/N比例是逐渐增加的，其中越靠近第二氧化硅层O2，氮化硅的氮含量越高，并且越靠近第三氧化硅层O3，氮化硅的硅含量越高。更具体地说，优选地，例如，在第二氧化硅层O2中，SiH2Cl2与NH3的比例在从第二氧化硅层O2到邻近第三氧化硅层O3的方向上从0.1渐变到2.07。

[0030] <第二实施例>

[0031] 下面描述本发明的第二实施例的SONOS栅极结构制备方法。

[0032] 在形成SONOS结构栅极(SONOS栅极结构)的过程中，先在衬底(优选地，P型衬底S1)上制备一层底部氧化硅层(第一隧穿氧化层O1)，例如第一隧穿氧化层O1的厚度可以为3.5nm。

[0033] 然后，在第一隧穿氧化层O1上制备存储电荷的氮化硅层(电荷存储氮化硅层CN，用来存储电荷)，电荷存储氮化硅层CN厚度可以为7nm。

[0034] 然后在所述电荷存储氮化硅层CN上制备下氧化硅层(第二氧化硅层O2)，第二氧化硅层O2的厚度例如是2nm。

[0035] 然后，在第二氧化硅层O2上制备一层薄的带有Si/N含量渐变的氮化硅层(渐变薄氮化硅层TN)，渐变薄氮化硅层TN的厚度例如是1.5nm。渐变薄氮化硅层TN的具体制备方法可以参考Wu K H，Chien H C，Chan C C，et al.发表的技术文章″SONOS Device with Tapered Bandgap Nitride Layer″.IEEE T Electron Dev，2005，52(5)：987-992.和中国专利200910057131-″SONOS器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法″)。渐变薄氮化硅层TN的Si/N比例是逐渐增加的，靠近下氧化层的为富氮的氮化硅通过Si/N比例的增加，到上氧化硅层时为富硅的氮化硅层。

[0036] 然后，在这层薄渐变氮化硅层(渐变薄氮化硅层TN)上制备上氧化硅层(第三氧化硅层O3)，第三氧化硅层O3的厚度例如是2nm。

[0037] 然后，在第三氧化硅层O3上制备多晶硅控制栅层G1。

[0038] 其中，渐变薄氮化硅层TN中氮化硅的Si/N比例是逐渐增加的，其中越靠近第二氧化硅层O2，氮化硅的氮含量越高，并且越靠近第三氧化硅层O3，氮化硅的硅含量越高。更具体地说，优选地，例如，在第二氧化硅层O2中，SiH2Cl2与NH3的比例在从第二氧化硅层O2到邻近第三氧化硅层O3的方向上从0.1渐变到2.07。

[0039] 经过以上过程，制备出利用空穴注入来实现擦除的具有SONOS结构的堆叠栅极结构(SONOS栅极结构)，利用能带工程的阻挡氧化层SONOS栅极结构如图2所示。

[0040] 图2示意地给出这种结构的零场下的能带示意图(其中，图2中用实心圆圈表示电子，用空心圆圈表示空穴)。零场下，带有O2/TN/O3层的SONOS结构器件的能带示意图。第一隧穿氧化层O1作为底部氧化硅层，可以抑制电荷存储氮化硅层中的电荷返回到衬底中。第二氧化硅层O2/渐变薄氮化硅层TN/第三氧化硅层O3组成的ONO层可以防止存储的电荷漏向多晶硅栅极。从而保持较好的存储电荷保持能力。

[0041] 图3示意地给出的带有第二氧化硅层O2/渐变薄氮化硅层TN/第三氧化硅层O3的SONOS结构的擦除时的能带示意图(其中，图3中用实心圆圈表示电子，用空心圆圈表示空穴)，由于擦除是利用空穴的FN(富勒-诺德罕)隧穿来实现的，擦除时，顶部第二氧化硅层O2/渐变薄氮化硅层TN/第三氧化硅层O3层中的带有锥形能带结构的Si/N渐变氮化硅层TN的能带结构在正电压下，会有一个向上的偏移，使原来靠近下氧化硅层(第二氧化硅层O2)的价带的边缘向上偏移。当锥形能带的宽带隙价带边与窄带隙价带边一致以及渐变氮化硅层的这个水平的价带与衬底硅的价带一致时，渐变氮化硅层(渐变薄氮化硅层TN)对空穴的隧穿就没有影响，这时的电压是所需的最低的电压。同时下氧化硅(第二氧化硅层O2)的能带也达到一定的偏移，空穴的隧穿也没有影响。从而不需要太大的电压就可以实现能带较大的偏移，而较小的电压会降低衬底电子的注入，从而实现擦除态的快速实现。

[0042] 从能带图可以看出，为了使空穴只穿过底部氧化层(第一隧穿氧化层O1)，中间薄氮化硅层(渐变薄氮化硅层TN)和上部氧化层必须达到一定的能带偏移。使空穴隧穿刚好不通过中间介质层(薄氮化硅)的能带偏移是由中间层(薄氮化硅层)对于空穴的势垒决定的。上层氧化层(第二氧化硅层O2)的能带偏移也会影响擦除时空穴进入电荷存储氮化硅层(电荷存储氮化硅层CN)。

[0043] 因此，通过用具有锥形能带结构的Si/N渐变的氮化硅层取代薄ONO层的中间氮化硅层，利用加电场时锥形能带的偏移可以降低擦除时的操作电压，提高擦除速度。

[0044] 更具体地说，本发明实施例从能带工程理论角度考虑，对阻挡氧化层进行能带工程的改造，提出一种具有快速擦除速度的氮化硅锥形能带结构器件。通过用第二氧化硅层O2/渐变薄氮化硅层TN/第三氧化硅层O3组成的薄OTNO层取代原有SONOS结构中的阻挡氧化层，使在较低的擦除电压时就可以实现能带偏移。减小在擦除态时，由于高的门极电压引起的衬底电子的注入对栅极空穴注入的影响，提高擦除的速度。

[0045] 本发明通过利用具有锥形能带的叠层结构来取代原SONOS结构中的阻挡氧化层来改善利用栅极空穴注入方式实现擦除的SONOS结构器件的擦除操作电压。通过利用锥形能带在较小的正擦除电压的作用下，可以达到一定的能带偏移，从而降低擦除所需的电压，通过降低擦除时的门极电压，可以抑制由于高的擦除正电压引起的衬底电子的注入，进而提高擦除的速度。

[0046] 本改进方案可以应用在SONOS结构的器件中，利用具有锥形能带的叠层结构来取代原SONOS结构中的阻挡氧化硅，利用锥形结构自身的特点，从而不需要太大的电压就可以实现能带较大的偏移，而较小的电压会降低衬底电子的注入，从而实现擦除态的快速实现。

[0047] 根据本发明的另一优选实施例，本发明还提供了一种采用了上述SONOS栅极结构的半导体器件。

[0048] 可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。