使用应力记忆技术的半导体器件制造方法

摘要

本发明公开了一种使用应力记忆技术的半导体器件制造方法，刻蚀需形成金属硅化物区域上的二次侧墙薄膜层，以在所述需形成金属硅化物区域上的栅极结构侧壁形成二次侧墙，直接利用二次侧墙作为自对准金属硅化物阻挡层，在暴露出的源/漏区和栅极结构上形成金属硅化物层，从而简化了工艺步骤；进一步的，形成金属硅化物层之后去除二次侧墙，采用应力邻近效应技术，使得CESL应力层更加邻近沟道，有利于提到器件的性能；此外，本发明的一次侧墙和二次侧墙均采用无定形碳，在去除一次侧墙和二次侧墙的时候可以采用灰化工艺，方便去除。

权利要求

1.一种使用应力记忆技术的半导体器件制造方法，包括：在衬底上形成栅极结构并进行轻掺杂漏极注入，所述衬底包括需形成金属硅化物区域和无需形成金属硅化物区域；

在所述衬底和栅极结构上形成一次侧墙薄膜层；

刻蚀所述一次侧墙薄膜层以在所述栅极结构侧壁形成一次侧墙；

进行源/漏离子注入形成源/漏区；

去除所述一次侧墙；

在所述衬底和栅极结构上形成应力层，并进行退火处理；

去除所述应力层；

在所述衬底和栅极结构上形成二次侧墙薄膜层；

在所述二次侧墙薄膜层上形成二次侧墙保护层；

在所述衬底和栅极结构上形成光刻胶层；

利用曝光和显影工艺去除所述需形成金属硅化物区域上的光刻胶层；

刻蚀需形成金属硅化物区域上的二次侧墙薄膜层和二次侧墙保护层，以在所述需形成金属硅化物区域上的栅极结构侧壁形成二次侧墙；

去除剩余的光刻胶层；

在暴露出的源/漏区和栅极结构上形成金属硅化物层。

2.如权利要求1所述的使用应力记忆技术的半导体器件制造方法，其特征在于，在暴露出的源/漏区和栅极结构上形成金属硅化物层之后，还包括：去除所述二次侧墙；

在所述衬底和栅极结构上形成CESL应力层。

3.如权利要求2所述的使用应力记忆技术的半导体器件制造方法，其特征在于，所述CESL应力层为应力氮化硅。

4.如权利要求1所述的使用应力记忆技术的半导体器件制造方法，其特征在于，进行源/漏离子注入形成源/漏区之前，还包括：在所述衬底和一次侧墙上形成一次侧墙保护层。

5.如权利要求4所述的使用应力记忆技术的半导体器件制造方法，其特征在于，进行源/漏离子注入形成源/漏区之后，还包括：去除所述一次侧墙保护层。

6.如权利要求4所述的使用应力记忆技术的半导体器件制造方法，其特征在于，所述一次侧墙薄膜层为无定形碳，所述一次侧墙保护层为氮化硅。

7.如权利要求1所述的使用应力记忆技术的半导体器件制造方法，其特征在于，所述二次侧墙薄膜层为无定形碳，所述二次侧墙保护层为氮化硅。

8.如权利要求1所述的使用应力记忆技术的半导体器件制造方法，其特征在于，所述应力层为应力氮化硅。

9.如权利要求1所述的使用应力记忆技术的半导体器件制造方法，其特征在于，所述退火是快速热退火或者激光脉冲退火。

说明书

使用应力记忆技术的半导体器件制造方法

技术领域

[0001] 本发明涉及集成电路制造领域，特别涉及一种使用应力记忆技术（SMT）的半导体器件制造方法。

背景技术

[0002] 随着CMOS半导体器件工艺的发展以及按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用；CMOS器件中引入应力，主要是为了提高器件载流子迁移率，在CMOS器件沟道方向（longitudinal）上张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益，在沟道宽度方向（transverse）上的张应力对NMOS和PMOS器件的载流子迁移率均有益，而在垂直沟道平面方向（out-of-plane）的压应力对NMOS器件电子迁移率有益，张应力则对PMOS器件空穴迁移率有益。

[0003] 应力记忆效应（SMT，Stress memorization technique）是一种CMOS工艺中引入应力的方法，其工艺流程为：在器件源/漏注入之后，沉积一层氮化硅薄膜保护层（cap layer），紧接着进行源/漏退火，在源/漏退火过程中，会产生氮化硅薄膜保护层、多晶硅栅以及侧墙之间的热应力和内应力效应，这些应力会被记忆在多晶硅栅之中，在多晶硅中沿垂直沟道平面方向（out-of-plane）会产生张应力，而沟道方向（longitudinal）会产生压应力；在接下来的工艺中，氮化硅薄膜保护层被刻蚀掉，但记忆在多晶硅栅中的应力，仍然会传导到CMOS半导体器件的沟道之中，传导到沟道中的应力为垂直沟道平面方向（out-of-plane）的压应力以及沟道方向（longitudinal）上的张应力，由上述应力对CMOS器件载流子迁移率的影响可以得出，这样的应力效果对提高NMOS器件电子迁移率有益，可提高NMOS器件性能。

[0004] 详细的，现有技术在CMOS工艺中引入应力的方法通常一次侧墙成型和二次侧墙成型工艺。其中，一次侧墙成型工艺具体包括：1）在衬底上形成栅极结构并进行轻掺杂漏极注入；2）在衬底和栅极结构上进行无定形碳沉积；3）干法刻蚀无定形碳从而形成一次侧墙；4）在衬底和一次侧墙上进行氮化硅薄膜沉积以形成氮化硅保护层，所述氮化硅保护层用以作为保护无定形碳，随后进行S/D离子注入形成源/漏区；5）采用干法或湿法工艺去除氮化硅保护层；6）采用灰化工艺去除无定形碳材质的一次侧墙；7）在衬底和栅极结构上沉积应力氮化硅层，并进行退火处理；8）采用干法或湿法工艺去除应力氮化硅层，至此完成了一次侧墙成型工艺。然而，在现有的二次侧墙成型工艺中，需要再沉积一薄层材料配合干法刻蚀形成二次侧墙，然后再形成自对准金属硅化物阻挡层辅助形成金属硅化物层（silicide），整个金属硅化物层的形成过程比较繁琐，仍然存在优化的空间。

发明内容

[0005] 本发明提供一种使用应力记忆技术的半导体器件制造方法，以解决现有的制造方法工艺繁琐的问题。

[0006] 为解决上述技术问题，本发明提供一种使用应力记忆技术的半导体器件制造方法，包括：

[0007] 在衬底上形成栅极结构并进行轻掺杂漏极注入；

[0008] 在所述衬底和栅极结构上形成一次侧墙薄膜层；

[0009] 刻蚀所述一次侧墙薄膜层以在所述栅极结构侧壁形成一次侧墙；

[0010] 进行源/漏离子注入形成源/漏区；

[0011] 去除所述一次侧墙；

[0012] 在所述衬底和栅极结构上形成应力层，并进行退火处理；

[0013] 去除所述应力层；

[0014] 在所述衬底和栅极结构上形成二次侧墙薄膜层；

[0015] 刻蚀需形成金属硅化物区域上的二次侧墙薄膜层，以在所述需形成金属硅化物区域上的栅极结构侧壁形成二次侧墙；

[0016] 在暴露出的源/漏区和栅极结构上形成金属硅化物层。

[0017] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，在暴露出的源/漏区和栅极结构上形成金属硅化物层之后，还包括：去除所述二次侧墙；在所述衬底和栅极结构上形成CESL应力层。

[0018] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，所述CESL应力层为应力氮化硅。

[0019] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，进行源/漏离子注入形成源/漏区之前，还包括：在所述衬底和一次侧墙上形成一次侧墙保护层。

[0020] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，进行源/漏离子注入形成源/漏区之后，还包括：去除所述一次侧墙保护层。

[0021] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，所述一次侧墙薄膜层为无定形碳，所述一次侧墙保护层为氮化硅。

[0022] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，在所述需形成金属硅化物区域上的栅极结构侧壁形成二次侧墙之前，还包括：在所述二次侧墙薄膜层上形成二次侧墙保护层。

[0023] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，所述衬底包括需形成金属硅化物区域和无需形成金属硅化物区域，刻蚀需形成金属硅化物区域上的二次侧墙薄膜层的步骤包括：在所述衬底上形成光刻胶层；利用曝光和显影工艺去除所述需形成金属硅化物区域上的光刻胶层；刻蚀需形成金属硅化物区域上的二次侧墙薄膜层和二次侧墙保护层，以在所述需形成金属硅化物区域上的栅极结构侧壁形成二次侧墙；去除剩余的光刻胶层。

[0024] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，所述二次侧墙薄膜层为无定形碳，所述二次侧墙保护层为氮化硅。

[0025] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，所述应力层为应力氮化硅。

[0026] 可选的，在所述的使用应力记忆技术的半导体器件制造方法中，所述退火是快速热退火或者激光脉冲退火。

[0027] 本发明的使用应力记忆技术的半导体器件制造方法，在二次侧墙成型工艺中，刻蚀需形成金属硅化物区域上的二次侧墙薄膜层，以在所述需形成金属硅化物区域上的栅极结构侧壁形成二次侧墙，直接利用二次侧墙作为自对准金属硅化物阻挡层（SAB），在暴露出的源/漏区和栅极结构上形成金属硅化物层，从而简化了工艺步骤；进一步的，形成金属硅化物层之后去除二次侧墙，采用应力邻近效应（stress proximity technique，SPT）技术，使得CESL应力层更加邻近沟道，有利于提到器件的性能；此外，本发明的一次侧墙和二次侧墙均采用无定形碳，在去除一次侧墙和二次侧墙的时候可以采用灰化工艺，方便去除。

附图说明

[0028] 图1为本发明一实施例的使用应力记忆技术的半导体器件制造方法的流程图；

[0029] 图2~17为本发明一实施例的使用应力记忆技术的半导体器件制造方法中器件的剖面示意图。

具体实施方式

[0030] 以下结合附图和具体实施例对本发明提供的使用应力记忆技术的半导体器件制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。

[0031] 下面结合图1至图17详细说明本发明的使用应力记忆技术的半导体器件制造方法，该制造方法包括下列步骤：

[0032] 步骤S01：在衬底上形成栅极结构并进行轻掺杂漏极注入；

[0033] 参考图2所示，所述衬底100的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅（SOI）等，所述衬底100中通常形成有浅沟槽隔离结构（STI）200。本实施例中，衬底100包括需形成金属硅化物区域A和无需形成金属硅化物区域B，其中，需形成金属硅化物区域A是指其上形成的栅极结构以及源/漏区上需要形成金属硅化物层，无需形成金属硅化物区域B是指其上所有区域均无需形成金属硅化物。可以理解的是，在其它实施例中，所述衬底100的全部区域可均为需形成金属硅化物区域。所述栅极结构110包括栅介质层111和栅电极112，所述栅介质层111通常为二氧化硅层，所述栅电极112通常为多晶硅。随后进行轻掺杂漏极注入（LDD），以在所述栅极结构110两侧的衬底100中形成轻掺杂源漏区101。

[0034] 步骤S02：在所述衬底和栅极结构上形成一次侧墙薄膜层；

[0035] 参考图3所示，在所述衬底100和栅极结构110上沉积一次侧墙薄膜层120，所述一次侧墙薄膜层120优选为无定形碳，便于利用灰化工艺去除。当然所述一次侧墙薄膜层120还可以是其它可以形成一次侧墙的材质，例如氮化硅。

[0036] 步骤S03：刻蚀所述一次侧墙薄膜层以在所述栅极结构侧壁形成一次侧墙；

[0037] 参考图4所示，干法刻蚀所述一次侧墙薄膜层120，在所述金属硅化物层区域A和无需形成金属硅化物区域B的栅极结构侧壁110形成一次侧墙121。

[0038] 步骤S04：在所述衬底和一次侧墙上形成一次侧墙保护层，并进行源/漏离子注入形成源/漏区；

[0039] 参考图5所示，在所述衬底100和一次侧墙121上形成一次侧墙保护层130，并形成图形化的光刻胶层（图中未示出），随后以图形化的光刻胶层为掩膜进行源/漏离子注入形成源/漏区102，然后利用灰化去胶工艺去除剩余的光刻胶层，所述一次侧墙保护层130是用于保护无定形碳在灰化去胶工艺中不受损伤。

[0040] 步骤S05：去除所述一次侧墙保护层；

[0041] 参考图6所示，采用干法或湿法工艺去除所述一次侧墙保护层130。

[0042] 步骤S06：去除所述一次侧墙；

[0043] 参考图7所示，采用灰化工艺去除所述一次侧墙121。

[0044] 步骤S07：在所述衬底和栅极结构上形成应力层，并进行退火处理；

[0045] 参考图8所示，在所述衬底100和栅极结构110上形成应力层140，所述应力层140优选为应力氮化硅层，其具有良好的应力效果，所述退火工艺例如是快速热退火（RTA）或者激光脉冲退火（LSA）工艺。在退火过程中，会产生应力，这些应力会被记忆下来；在接下来的工艺中应力层被刻蚀掉，但记忆在栅极结构中的应力仍然会传导到沟道之中，有利于提高载流子迁移率。

[0046] 步骤S08：去除所述应力层；

[0047] 参考图9所示，采用干法或湿法工艺去除所述应力层140。

[0048] 步骤S09：在所述衬底和栅极结构上依次形成二次侧墙薄膜层和二次侧墙保护层；

[0049] 参考图10所示，在所述衬底100和栅极结构110上依次沉积二次侧墙薄膜层150和二次侧墙保护层160，所述二次侧墙薄膜层150例如为无定形碳，所述二次侧墙保护层160例如为氮化硅。

[0050] 步骤S10：刻蚀需形成金属硅化物区域上的二次侧墙薄膜层和二次侧墙保护层，以在所述需形成金属硅化物区域上的栅极结构侧壁形成二次侧墙；

[0051] 首先，参考图11所示，在所述衬底100上形成光刻胶层170；

[0052] 然后，参考图12所示，利用曝光和显影工艺去除所述需形成金属硅化物区域A上的光刻胶层170，仅保留无需形成金属硅化物区域B上的光刻胶层；

[0053] 接着，参考图13所示，刻蚀需形成金属硅化物区域A上的二次侧墙薄膜层150和二次侧墙保护层160，以在所述需形成金属硅化物区域A上的栅极结构110侧壁形成二次侧墙151，而无需形成金属硅化物区域B上的二次侧墙薄膜层150和二次侧墙保护层160则未被刻蚀，从而将需形成金属硅化物区域A上源/漏区和栅极结构的顶面暴露出来，其中，所述刻蚀工艺的工艺条件例如：压力为1-10mTorr，source RF功率为100-300瓦，Bias RF功率为100-300瓦，氧气流量为10-30sccm，CF4流量为10-50sccm，He流量为20-100sccm，温度为40-50度；

[0054] 最后，参考图14所示，灰化去除剩余的光刻胶层。

[0055] 步骤S11：在暴露出的源/漏区和栅极结构上形成金属硅化物层；

[0056] 参考图15所示，由于源/漏区和栅极结构已经暴露出来，因而可直接在二次侧墙薄膜层150和二次侧墙保护层160被移除的地方进行常规的金属硅化物工艺，例如采用现有技术沉积金属并进行退火工艺，从而在暴露出的源/漏区102和栅极结构110上形成金属硅化物层170，相比于现有技术，本发明直接利用二次侧墙作为自对准金属硅化物阻挡层（SAB），工艺简单，有利于提高效率。

[0057] 步骤S12：去除所述二次侧墙；

[0058] 参考图16所示，形成金属硅化物层170后，即可采用灰化工艺去除二次侧墙151和无需形成金属硅化物区域B上的二次侧墙薄膜层150和二次侧墙保护层160。

[0059] 步骤S13：在所述衬底和栅极结构上形成CESL应力层；

[0060] 参考图17所示，在所述衬底100和栅极结构110上形成通孔刻蚀停止层（Contact etch stop layer，CESL）应力层180，由于二次侧墙151已经被移除，因而此步骤可采用应力邻近效应（stress proximity technique，SPT）技术，即CESL应力层180更加邻近沟道，有利于提到器件的性能。

[0061] 综上所述，本发明的使用应力记忆技术的半导体器件制造方法，在二次侧墙成型工艺中，刻蚀需形成金属硅化物区域上的二次侧墙薄膜层，以在所述需形成金属硅化物区域上的栅极结构侧壁形成二次侧墙，直接利用二次侧墙作为自对准金属硅化物阻挡层，在暴露出的源/漏区和栅极结构上形成金属硅化物层，从而简化了工艺步骤；进一步的，形成金属硅化物层之后去除二次侧墙，采用SPT技术，使得CESL应力层更加邻近沟道，有利于提到器件的性能；此外，本发明的一次侧墙和二次侧墙均采用无定形碳，在去除一次侧墙和二次侧墙的时候可以采用灰化工艺，方便去除。

[0062] 显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。