一种阵列基板、其制造方法、显示面板及显示装置

摘要

本发明提供一种阵列基板、其制造方法、显示面板及显示装置，属于液晶显示领域。所述制造方法包括：在形成有有源层的基板上形成刻蚀阻挡层，采用第一掩膜版进行光刻后，刻蚀出源电极接触孔和漏电极接触孔；在形成有刻蚀阻挡层的基板上形成源电极、漏电极和数据线，源电极通过源电极接触孔与有源层连接，漏电极通过漏电极接触孔与有源层连接；在形成有源电极、漏电极和数据线的基板上形成钝化层，采用所述第一掩膜版进行光刻后，刻蚀出像素电极接触孔；在形成有钝化层的基板上形成像素电极，所述像素电极通过像素电极接触孔与漏电极连接。根据本发明，能够降低阵列基板的制造成本。

权利要求

1.一种阵列基板，其特征在于，包括：形成在形成有有源层的基板上的具有源电极接触孔和漏电极接触孔的刻蚀阻挡层；

形成在形成有刻蚀阻挡层的基板上的源电极、漏电极和数据线，源电极通过源电极接触孔与有源层连接，漏电极通过漏电极接触孔与有源层连接；

形成在形成有源电极、漏电极和数据线的基板上的具有像素电极接触孔的钝化层，所述像素电极接触孔在基板上的正投影与所述漏电极接触孔在基板上的正投影重合；所述阵列基板还包括第三接触孔，所述第三接触孔在基板上的正投影与所述源电极接触孔在基板上的正投影重合；所述第三接触孔和所述像素电极接触孔同层设置；

形成在形成有钝化层的基板上的像素电极，所述像素电极通过像素电极接触孔与漏电极连接。

2.如权利要求1所述的阵列基板，其特征在于，还包括：形成在基板上的栅电极和栅线；

形成在形成有栅电极和栅线的基板上的栅绝缘层；

形成在栅绝缘层上的有源层。

3.如权利要求1或2所述的阵列基板，其特征在于：所述有源层为金属氧化物有源层。

4.如权利要求1或2所述的阵列基板，其特征在于：所述像素电极接触孔在基板上的正投影位于栅电极所处的区域内。

5.如权利要求1或2所述的阵列基板，其特征在于：所述刻蚀阻挡层全部覆盖所述基板。

6.一种阵列基板的制造方法，其特征在于，包括：在形成有有源层的基板上形成刻蚀阻挡层，采用第一掩膜版进行光刻后，刻蚀出源电极接触孔和漏电极接触孔；

在形成有刻蚀阻挡层的基板上形成源电极、漏电极和数据线，源电极通过源电极接触孔与有源层连接，漏电极通过漏电极接触孔与有源层连接；

在形成有源电极、漏电极和数据线的基板上形成钝化层，采用所述第一掩膜版进行光刻后，刻蚀出像素电极接触孔；

在形成有钝化层的基板上形成像素电极，所述像素电极通过像素电极接触孔与漏电极连接。

7.如权利要求6所述的制造方法，其特征在于，在形成刻蚀阻挡层之前还包括：在基板上形成栅电极和栅线；

在形成有栅电极和栅线的基板上形成栅绝缘层；

在栅绝缘层上形成有源层。

8.如权利要求6或7所述的制造方法，其特征在于：所述有源层为金属氧化物有源层。

9.一种显示面板，其特征在于，包括权利要求1至5中任一项所述的阵列基板。

10.一种显示装置，其特征在于，包括权利要求1至5中任一项所述的阵列基板。

说明书

一种阵列基板、其制造方法、显示面板及显示装置

技术领域

[0001] 本发明涉及液晶显示领域，尤其涉及一种阵列基板、其制造方法、显示面板及显示装置。

背景技术

[0002] 利用非晶硅（a-Si）薄膜晶体管（TFT）制作薄膜晶体管显示器的缺点是其电子迁2
移率非常低（<1cm/V.S），同时a-Si在可见光范围不透明，光敏性强，因此其应用范围受到了限制。随着新技术的出现，如有机发光二极管（OLED）显示技术，透明液晶显示技术，驱动电路集成玻璃技术（Gate Driver on Array，GOA）等逐渐进入人们的视野，需要薄膜半导体材料具有更高的电子迁移率，更佳的非晶态均一性，并能够减少阀值电压（Vth）漂移等。

[0003] 金属氧化物半导体薄膜晶体管（Oxide TFT，O-TFT）的金属氧化物半导体薄膜具有沉积温度低，电子迁移率高，易于刻蚀，在可见光范围内透过率高，且电子迁移率不那么取决于膜的颗粒尺寸，即具有Vth均一性高等优点。

[0004] 图1为现有的金属氧化物薄膜晶体管阵列基板的结构示意图，其中，图1b是阵列基板的平面图，图1a是图1b的A-A截面图。参照图1，所述阵列基板包括：基板101；形成在基板101上的栅电极102和栅线；形成在栅电极102和栅线上的栅绝缘层103；形成在栅绝缘层103上的金属氧化物有源层104；形成在有源层104上的刻蚀阻挡层（Etch Stop Layer，ESL）105、源电极106、漏电极107和数据线；源电极106、漏电极107和数据线上的钝化层108，钝化层108上形成有过孔109；形成在钝化层108上的像素电极110，像素电极110通过过孔109与漏电极107连接。

[0005] 上述Oxide-TFT阵列基板的制造工艺如下：在基板101上沉积栅金属层，用掩膜版进行曝光，再经显影、刻蚀工艺制作栅电极102；在其上依次沉积栅绝缘层103和金属氧化物半导体层，用掩膜版进行曝光，再经显影、刻蚀工艺制作有源层104；在其上沉积阻挡层材料，用掩膜版进行曝光，再经显影、刻蚀工艺制作刻蚀阻挡层105；在其上沉积源漏金属层，用掩膜版进行曝光，再经显影、刻蚀工艺制作源电极106、漏电极107；在其上沉积钝化层108，用掩膜版进行曝光，再经显影、刻蚀工艺制作过孔109；在其上沉积透明电极层，用掩膜版进行曝光，再经显影、刻蚀工艺制作像素电极110。

[0006] 可以看出，上述阵列基板的制造过程包括了六次构图工艺，每次构图工艺都用到一块不同的掩膜版，导致该阵列基板的制造成本较高。

发明内容

[0007] 本发明所要解决的技术问题是提供一种阵列基板、其制造方法、显示面板及显示装置，以降低阵列基板的制造成本。

[0008] 为解决上述技术问题，本发明提供技术方案如下：

[0009] 一种阵列基板，包括：

[0010] 形成在形成有有源层的基板上的具有源电极接触孔和漏电极接触孔的刻蚀阻挡层；

[0011] 形成在形成有刻蚀阻挡层的基板上的源电极、漏电极和数据线，源电极通过源电极接触孔与有源层连接，漏电极通过漏电极接触孔与有源层连接；

[0012] 形成在形成有源电极、漏电极和数据线的基板上的具有像素电极接触孔的钝化层，所述像素电极接触孔在基板上的正投影与所述漏电极接触孔在基板上的正投影重合；

[0013] 形成在形成有钝化层的基板上的像素电极，所述像素电极通过像素电极接触孔与漏电极连接。

[0014] 上述的阵列基板，其中，还包括：

[0015] 形成在基板上的栅电极和栅线；

[0016] 形成在形成有栅电极和栅线的基板上的栅绝缘层；

[0017] 形成在栅绝缘层上的有源层。

[0018] 上述的阵列基板，其中：所述有源层为金属氧化物有源层。

[0019] 上述的阵列基板，其中：所述像素电极接触孔在基板上的正投影位于栅电极所处的区域内。

[0020] 上述的阵列基板，其中：所述刻蚀阻挡层全部覆盖所述基板。

[0021] 一种阵列基板的制造方法，包括：

[0022] 在形成有有源层的基板上形成刻蚀阻挡层，采用第一掩膜版进行光刻后，刻蚀出源电极接触孔和漏电极接触孔；

[0023] 在形成有刻蚀阻挡层的基板上形成源电极、漏电极和数据线，源电极通过源电极接触孔与有源层连接，漏电极通过漏电极接触孔与有源层连接；

[0024] 在形成有源电极、漏电极和数据线的基板上形成钝化层，采用所述第一掩膜版进行光刻后，刻蚀出像素电极接触孔；

[0025] 在形成有钝化层的基板上形成像素电极，所述像素电极通过像素电极接触孔与漏电极连接。

[0026] 上述的制造方法，其中，在形成刻蚀阻挡层之前还包括：

[0027] 在基板上形成栅电极和栅线；

[0028] 在形成有栅电极和栅线的基板上形成栅绝缘层；

[0029] 在栅绝缘层上形成有源层。

[0030] 上述的制造方法，其中：所述有源层为金属氧化物有源层。

[0031] 一种显示面板，包括上述的阵列基板。

[0032] 一种显示装置，包括上述的阵列基板。

[0033] 与现有技术相比，本发明的有益效果是：

[0034] 1、在形成刻蚀阻挡层的图形以及钝化层的图形时，可以使用同一块掩膜版，从而减少了掩膜版的数量，能够降低阵列基板的制造成本；

[0035] 2、像素电极接触孔形成在栅电极上方区域，相对于现有技术形成在像素区而言，提高了阵列基板的开口率；

[0036] 3、刻蚀阻挡层全部覆盖基板，不会产生现有技术的对位偏差问题，且薄膜晶体管的宽长比（W/L）可以根据实际工艺情况通过曝光设备进行微调，器件特性可微控，工艺条件灵活。

附图说明

[0037] 图1为现有的金属氧化物薄膜晶体管阵列基板的结构示意图；

[0038] 图2为本发明实施例中形成栅电极后的阵列基板的结构示意图；

[0039] 图3为本发明实施例中形成栅绝缘层后的阵列基板的结构示意图；

[0040] 图4为本发明实施例中形成有源层后的阵列基板的结构示意图；

[0041] 图5为本发明实施例中形成刻蚀阻挡层后的阵列基板的结构示意图；

[0042] 图6为本发明实施例中形成源漏电极后的阵列基板的结构示意图；

[0043] 图7为本发明实施例中形成钝化层后的阵列基板的结构示意图；

[0044] 图8为本发明实施例的阵列基板的结构示意图；

[0045] 图9为根据本发明实施例的阵列基板的制造方法流程图。

具体实施方式

[0046] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。

[0047] 参照图9，本发明实施例的阵列基板的制造方法，可以包括如下步骤：

[0048] 步骤91，在基板上形成栅电极和栅线；

[0049] 如图2所示，首先，可以采用溅射、热蒸发或其它成膜方法，在玻璃基板101或其他类型的透明基板上面形成栅金属层，栅金属层可以采用铬（Cr）、钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钕（Nd）、铟锌氧化物（IZO）、铟锡氧化物（ITO）及其合金，并且，栅金属层可以为一层或多层；然后，在栅金属层上形成光刻胶；其次，采用刻画有图形的掩膜版对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对栅金属层进行刻蚀，形成栅电极201和栅线的图形；最后，剥离剩余的光刻胶。

[0050] 步骤92，在完成步骤91的基板上形成栅绝缘层，并在栅绝缘层上形成有源层；

[0051] 如图3所示，可以采用等离子体增强化学气相沉积（PECVD）等方法，在所述基板101上沉积栅绝缘层301。其中，栅绝缘层301可以选用氧化物（例如SiOx）或者氮化物（例如SiNx）等材料，也可以为两种的组合。

[0052] 形成有源层的方法为：如图4所示（图4a为截面图，图4b为平面图），首先，可以采用溅射等方法，在所述基板101上形成半导体层，半导体层可以为金属氧化物半导体层，其材料可以为ZnO基材料，也可以为IGZO基材料，其厚度在 之间；然后，在半导体层上形成光刻胶；其次，采用刻画有图形的掩膜版对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对半导体层进行刻蚀，形成有源层401的图形；最后，剥离剩余的光刻胶。其中，有源层401可以为块状图形。

[0053] 步骤93，在完成步骤92的基板上形成刻蚀阻挡层，采用第一掩膜版进行光刻后，刻蚀出源电极接触孔和漏电极接触孔；

[0054] 如图5所示（图5a为截面图，图5b为平面图），首先，可以采用PECVD等方法，在所述基板101上形成刻蚀阻挡层501，刻蚀阻挡层501可以采用SiNx或SiOx等材料，也可以为两种的组合，其厚度在 之间；然后，在刻蚀阻挡层501上形成光刻胶；其次，采用刻画有图形的掩膜版（称之为第一掩模版）对光刻胶进行曝光和显影，形成光刻胶掩膜；
再次，采用光刻胶掩膜对刻蚀阻挡层501进行刻蚀，形成第一接触孔（源电极接触孔）502和第二接触孔（漏电极接触孔）503；最后，剥离剩余的光刻胶。

[0055] 如图5b所示，源电极接触孔502和漏电极接触孔503的长度（指沿栅线方向的长度）为有源开关的W，源电极接触孔502和漏电极接触孔503之间的距离（在图5b中，指源电极接触孔502的上边和漏电极接触孔503的下边之间的距离）为有源开关的L。由于刻蚀阻挡层501全部覆盖基板，不会产生现有技术的对位偏差问题，且薄膜晶体管的宽长比（W/L）可以根据实际工艺情况通过曝光设备进行微调，器件特性可微控，工艺条件灵活。在本实施例中，W在2~30um之间，L在2~30um之间。

[0056] 步骤94，在完成步骤93的基板上形成源电极、漏电极和数据线；

[0057] 如图6所示（图6a为截面图，图6b为平面图），首先，可以采用溅射、热蒸发或其它成膜方法，在所述基板101上面形成源漏金属层，源漏栅金属层可以采用铬（Cr）、钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钕（Nd）、铟锌氧化物（IZO）、铟锡氧化物（ITO）及其合金，并且，源漏金属层可以为一层或多层；然后，在源漏金属层上形成光刻胶；其次，采用刻画有图形的掩膜版对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对源漏金属层进行刻蚀，形成源电极601、漏电极602和数据线的图形；最后，剥离剩余的光刻胶。其中，源电极601通过源电极接触孔502与有源层401连接，漏电极602通过漏电极接触孔503与有源层401连接。

[0058] 步骤95，在完成步骤94的基板上形成钝化层，采用所述第一掩膜版进行光刻后，刻蚀出像素电极接触孔；

[0059] 如图7所示（图7a为截面图，图7b为平面图），首先，可以采用PECVD等方法，在所述基板101上形成钝化层701，钝化层701可以采用SiNx或SiOx等材料，也可以为两种的组合；然后，在钝化层701上形成光刻胶；其次，采用刻画有图形的掩膜版（即前述的第一掩模版）对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对刻蚀阻挡层701进行刻蚀，形成第三接触孔702和第四接触孔（像素电极接触孔）703；最后，剥离剩余的光刻胶。

[0060] 在本步骤中，采用了和形成刻蚀阻挡层的图形时相同的掩膜版，并刻蚀出用于像素电极与漏电极602连接的第四接触孔703。需要说明的是，本步骤同时也刻蚀出了和第一接触孔502完全对应的第三接触孔702，第三接触孔702的产生不会影响本工序复杂性以及后续的工艺复杂性，对薄膜晶体管的产品特性也不产生影响。

[0061] 步骤96，在完成步骤95的基板上形成像素电极，所述像素电极通过像素电极接触孔与漏电极连接。

[0062] 如图8所示（图8a为截面图，图8b为平面图），首先，可以采用磁控溅射、热蒸发或其它成膜方法，在所述基板101上形成透明导电层，透明导电层可以采用氧化铟锡（ITO）、氧化铟锌（IZO）或氧化铝锌等材料；然后，在透明导电层上形成光刻胶；其次，采用刻画有图形的掩膜板对光刻胶进行曝光和显影，形成光刻胶掩膜；再次，采用光刻胶掩膜对透明导电层进行刻蚀，形成像素电极801的图形，所述像素电极801通过像素电极接触孔703与漏电极602连接；最后，剥离剩余的光刻胶。

[0063] 需要说明的是，在本步骤中，还会在第三接触孔702中形成透明导电部分802，但是，由于像素电极801和透明导电部分802不相连，且该部分在栅电极201上方，因此透明导电部分802的存在不会对显示性能和显示品质产生影响。

[0064] 根据本发明上述实施例的制造方法，在刻蚀阻挡层上形成接触孔和在钝化层上形成接触孔，采用的是同一块掩膜版，因此减少了掩膜版数量，节约了成本降低了成本。刻蚀阻挡层全部覆盖基板，不会产生现有技术对位偏差的问题，且对透过率没有影响。由于有源开关的W和L通过刻蚀阻挡层掩膜版直接曝光，因此W/L可以根据实际工艺情况通过曝光设备进行微调，器件特性可微控，工艺条件灵活。像素电极接触过孔位于栅电极上方漏电极位置，不会产生现有技术像素电极接触孔位置在像素部分而引起的开口率的降低，提高了产品的开口率。

[0065] 本发明实施例还提供一种阵列基板，在该阵列基板中，刻蚀阻挡层上形成有第一接触孔和第二接触孔，钝化层上形成有第三接触孔和第四接触孔，由于形成这些接触孔采用的是同一块掩膜版，因此，第一接触孔与第三接触孔的形状相同，且位置对应（即，所述第一接触孔在基板上的正投影与所述第三接触孔在基板上的正投影重合）；第二接触孔与第四接触孔的形状相同，且位置对应（即，所述第二接触孔在基板上的正投影与所述第四接触孔在基板上的正投影重合）

[0066] 参照图8，根据本发明实施例的阵列基板，可以包括：

[0067] 形成在基板101上的栅电极201和栅线；

[0068] 形成在形成有栅电极201和栅线的基板101上的栅绝缘层301；

[0069] 形成在栅绝缘层301上的有源层401；

[0070] 形成在形成有有源层401的基板101上的具有源电极接触孔502和漏电极接触孔503的刻蚀阻挡层501；

[0071] 形成在形成有刻蚀阻挡层501的基板101上的源电极601、漏电极602和数据线，源电极601通过源电极接触孔502与有源层401连接，漏电极602通过漏电极接触孔503与有源层401连接；

[0072] 形成在形成有源电极601、漏电极602和数据线的基板上的具有像素电极接触孔703的钝化层701，所述像素电极接触孔703在基板101上的正投影与所述漏电极接触孔
503在基板101上的正投影重合；

[0073] 形成在形成有钝化层701的基板101上的像素电极801，所述像素电极801通过像素电极接触孔703与漏电极602连接。

[0074] 优选地，所述有源层401为金属氧化物有源层，其材料可以为ZnO基材料，也可以为IGZO基材料，其厚度在 之间。

[0075] 优选地，所述像素电极接触孔703在基板101上的正投影位于栅电极201所处的区域内。

[0076] 需要说明的是，在上述阵列基板中，钝化层701中还形成有和第一接触孔502完全对应的第三接触孔702，而且，在第三接触孔702中还形成透明导电部分802。但是，由于像素电极801和透明导电部分802不相连，且该部分在栅电极201上方，因此透明导电部分802的存在不会对显示性能和显示品质产生影响。

[0077] 本发明实施例还提供一种显示面板，所述显示面板包括上述的任一种阵列基板。

[0078] 本发明实施例还提供一种显示装置，所述显示装置包括上述的任一种阵列基板。所述显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0079] 最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。