一种半导体器件的制造方法

摘要

本发明涉及一种半导体器件的制造方法，包括：a）提供衬底、在所述衬底上形成栅介质层、在所述栅介质层上形成伪栅极、以及形成覆盖所述栅介质层和所述伪栅极的刻蚀停止层；b）在所述前端器件层结构上形成金属前介电层；c）平坦化所述金属前介电层至露出所述伪栅极的上表面；d）去除所述伪栅极，以形成用于容纳金属栅极的开口；e）在所述开口内和金属前介电层的表面上形成光刻胶层；f）平坦化所述光刻胶层和突出的蚀刻停止层；g）去除所述开口内的所述光刻胶层；h）在所述开口内形成金属栅极。所述方法能够在去除伪栅极后有效地降低了密集区的碟形化现象，进而克服了用于形成栅极的金属的残留以及栅极厚度的减低导致的缺陷，从而提升了半导体器件的性能。

权利要求

1.一种半导体器件的制造方法，包括：a)提供衬底、在所述衬底上形成栅介质层、在所述栅介质层上形成伪栅极、以及形成覆盖所述栅介质层和所述伪栅极的刻蚀停止层；

b)在所述刻蚀停止层上形成金属前介电层；

c)平坦化所述金属前介电层至露出所述伪栅极的上表面；

d)去除所述伪栅极，以形成用于容纳金属栅极的开口；

e)在所述开口内和金属前介电层的表面上形成光刻胶层；

f)平坦化所述光刻胶层和突出的刻蚀停止层；

g)去除所述开口内的所述光刻胶层；

h)在所述开口内形成金属栅极。

2.根据权利要求1所述的方法，其特征在于，所述平坦化步骤采用的是CMP工艺。

3.根据权利要求1所述的方法，其特征在于，所述光刻胶层的厚度为200～1500埃。

4.根据权利要求3所述的方法，其特征在于，所述光刻胶层的厚度为500～800埃。

5.根据权利要求1所述的方法，其特征在于，所述刻蚀停止层为氮化硅层。

6.根据权利要求1所述的方法，其特征在于，所述金属前介电层为氧化物层。

7.根据权利要求1所述的方法，其特征在于，所述伪栅极的材料为多晶硅。

8.根据权利要求1所述的方法，其特征在于，在步骤f)中，将所述刻蚀停止层与所述金属前介电层的研磨选择比设定为大于1。

9.根据权利要求1所述的方法，其特征在于，所述金属栅极的材料为金属铝。

10.根据权利要求1所述的方法，其特征在于，所述栅介质层为氮化硅或氧化硅。

11.根据权利要求1所述的方法，其特征在于，所述栅介质层为高介电常数材料层。

12.根据权利要求1所述的方法，其特征在于，还包括在所述伪栅极的侧壁与所述刻蚀停止层之间形成侧壁层。

13.根据权利要求1所述的方法，其特征在于，所述金属栅极包括钨、氮化钛、钽、氮化钽或铜。

14.根据权利要求1所述的方法，其特征在于，在步骤d)中还包括使用清洗剂去除生长在伪栅极表面的本征氧化物层的步骤。

15.根据权利要求14所述的方法，其特征在于，所述清洗剂为稀释的氢氟酸。

说明书

一种半导体器件的制造方法

技术领域

[0001] 本发明涉及半导体制造工艺，更特别地，本发明涉及一种具有金属栅极的半导体器件的制造方法。

背景技术

[0002] 栅极通常具有半导体制造工艺中的最小物理尺寸，且其宽度通常是晶片上最关键的临界尺寸（CD），因此在半导体器件制造过程中栅极的制作是流程中最关键的步骤之一。

[0003] 由于多晶硅材料具有耐高温、能够阻挡以离子注入所掺杂的原子进入沟道区域等优点，所以，在制作典型的金属氧化物半导体晶体管时通常会使用多晶硅材料来制作晶体管的栅极。但是，多晶硅栅极具有较高的电阻值，容易产生空乏效应及硼穿透至沟道区域等。而且，随着金属氧化物半导体晶体管器件尺寸的持续缩小，通常采用金属栅极代替常规的多晶硅栅极。

[0004] 图1A-1E为采用现有技术的最后栅（Gate-last）工艺制造半导体器件各步骤的剖视图。如图1A所示，首先，提供衬底101，在衬底101上定义器件有源区并形成浅沟槽隔离。接着，在衬底101上形成栅介质层102。所述栅介电层通常选用具有高介电常数的材料。然后，在栅介质层102上形成伪栅极103，并进行离子注入和高温退火工艺形成源极/漏极区域。接着，在伪栅极103以及源极/漏极区域上形成蚀刻停止层104。所述蚀刻停止层通常采用氮化硅。如图1B所示，在所述蚀刻停止层104上形成金属前介电层（PMD）105，所述金属前介电层通常采用氧化物。如图1C所示，接着，进行化学机械研磨（CMP）工艺，直至露出伪栅极103的上表面。如图1D所示，去除伪栅极103，形成用于容纳金属栅极的开口106。
接着，在所述开口106内以及所述金属前介电层上形成金属材料层，接着进行化学机械研磨（CMP）工艺在所述开口内形成金属栅极，所述金属栅极通常采用金属铝。

[0005] 通常，分别采用氮化物和氧化物作为刻蚀停止层104和金属前介电层105的主要材料。然而，氧化物相对于氮化物来说硬度小，因此在化学机械研磨工艺过程中，氧化物消耗较多，因此会产生碟化效应（dishing）并在表面形成凹陷（如图1C所示）。通常该凹陷的深度只有不到30埃。但是，在后续的伪栅极移除过程中，要用例如稀释的氢氟酸（DHF）清洗剂去除在伪栅极表面生长的本征氧化物（native OX），其会使所述碟化现象进一步恶化，所述凹陷的深度进一步扩大，通常能达到100埃左右。这会对后续工艺产生很大影响，例如导致泄漏电流增大等。更重要的是，其会导致在后续工序填充金属以形成金属栅极时，在凹陷内残留用于形成金属栅极的金属。现有技术通常采用过研磨（over polishing）工艺来去除所述凹陷内的残留金属，但会带来所述金属栅极厚度减小以及金属栅极表面碟化等一系列的问题。

发明内容

[0006] 为了克服上述现有技术的缺点，本发明提出了一种在最后栅工艺中有效减低碟化效应的方法。

[0007] 一种半导体器件的制造方法，包括：

[0008] a）提供衬底、在所述衬底上形成栅介质层、在所述栅介质层上形成伪栅极、以及形成覆盖所述栅介质层和所述伪栅极的刻蚀停止层；

[0009] b）在所述蚀刻停止层上形成金属前介电层；

[0010] c）平坦化所述金属前介电层至露出所述伪栅极的上表面；

[0011] d）去除所述伪栅极，以形成用于容纳金属栅极的开口；

[0012] e）在所述开口内和金属前介电层的表面上形成光刻胶层；

[0013] f）平坦化所述光刻胶层和突出的蚀刻停止层；

[0014] g）去除所述开口内的所述光刻胶层；

[0015] h）在所述开口内形成金属栅极。

[0016] 所述平坦化步骤采用的是CMP工艺。

[0017] 所述光刻胶层的厚度为200~1500埃。

[0018] 所述光刻胶层的厚度为500~800埃。

[0019] 所述刻蚀停止层为氮化硅层。

[0020] 所述金属前介电层为氧化物层。

[0021] 所述伪栅极的材料为多晶硅。

[0022] 在步骤f）中，将所述刻蚀停止层与所述金属前介电层的研磨选择比设定为大于1。

[0023] 所述金属栅极的材料为金属铝。

[0024] 所述栅介质层为氮化硅或氧化硅。

[0025] 所述栅介质层为高介电常数材料层。

[0026] 还包括在所述伪栅极的侧壁与所述蚀刻停止层之间形成侧壁层。

[0027] 所述金属栅极包括钨、氮化钛、钽、氮化钽或铜。

[0028] 在步骤d）中还包括使用清洗剂去除生长在伪栅极表面的本征氧化物层的步骤。所述清洗剂为稀释的氢氟酸。

[0029] 综上所述，本发明的方法能够在去除伪栅极后有效地降低密集区的碟化现象，进而克服了用于形成栅极的金属的残留以及栅极厚度的减低导致的缺陷，从而提升了半导体器件的性能。

附图说明

[0030] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

[0031] 图1A~1D所示为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图；

[0032] 图2A-2G示出了根据本发明优选实施方式的制作半导体器件过程中各步骤的剖视图；

[0033] 图3为根据本发明优选实施方式制作半导体器件的方法流程图。

具体实施方式

[0034] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

[0035] 现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

[0036] 首先，参考图2A-2G详细说明本发明优选实施方式的制作半导体器件的方法。

[0037] 如图2A所示，提供衬底201，所述衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）。在衬底201上定义器件有源区并形成浅沟槽隔离。接着，在衬底201上形成栅介质层202。所述栅介电层通常选用本领域常用的具有高介电常数的材料，例如氧化铪等。然后，在栅介质层202上形成伪栅极203，所述伪栅极通常采用多晶硅材料，进行离子注入和高温退火工艺形成源极/漏极区域。接着，在伪栅极203以及源极/漏极区域上形成蚀刻停止层204。所述蚀刻停止层通常采用氮化物，例如氮化硅，其厚度约为200~400埃。此外，在伪栅极203的侧壁与所述刻蚀停止层204之间还可以形成有侧壁层。

[0038] 如图2B所示，在所述蚀刻停止层204上形成金属前介电层（PMD）205。其厚度为1000~6000埃，用于使上层金属层与衬底之间绝缘。可采用PECVD（等离子体增强化学气相淀积）、SACVD（亚常压化学气相淀积）或LPCVD（低压化学气相淀积）等工艺形成金属前介电层205。金属前介电层205的材料通常为氧化物，例如氧化硅。优选地，为了降低集成电路的漏电流、降低导线之间的电容效应、降低集成电路发热等，金属前介电层205的材料还可以选用具有低介电常数的材料，例如黑钻石（Black Diamond，BD）或未掺杂的氧化硅（USG）等。

[0039] 如图2C所示，平坦化金属前介电层205至露出伪栅极203的上表面。

[0040] 采用化学机械研磨（CMP）执行所述平坦化操作。执行所述平坦化操作时，可同步运行终点检测系统（EPD），以对研磨过程进行实时监测。

[0041] 如图2D所示，通过刻蚀去除伪栅极203，以形成用于容纳金属栅极的开口206。可以利用干法刻蚀或湿法刻蚀去除所述伪栅极203。并优选地，在去除伪栅极203之前，先用例如稀释的氢氟酸的清洗剂去除生长在伪栅极203表面的本征氧化物（native OX）层。

[0042] 如图2E所示，在开口206中和平坦化后的金属前介电层205的表面上形成光刻胶层208。其中，该光刻胶层的厚度为200~1500埃，优选为500到800埃。

[0043] 如图2F所示，执行CMP工艺以抛光所述突出的蚀刻停止层和光刻胶层，进而降低由于所述金属前介电层的碟化现象而形成的凹陷。其中，为了保证在CMP研磨时，尽量快地去除突出的刻蚀停止层204，同时尽量少的损失金属前介电层（PMD）205，所述的CMP工艺具有以下特点，即对所述刻蚀停止层204与所述金属前介电层205的研磨选择比为大于1。接着去除所述开口206内的所述光刻胶。

[0044] 如图2G所示，在所述开口206内以及金属前介电层表面上形成金属材料层，接着进行化学机械研磨（CMP）工艺在所述开口内形成金属栅极207。金属栅极的材料可以选择具有良好抛光特性的材料，例如钨、氮化钛、钽、铝、氮化钽或铜。优选地为铝或铝合金。在特别优选的情况下，栅极电极层自下而上依次为铝化钛和铝。

[0045] 以下参考图3，对根据本发明优选实施方式制作半导体器件的方法进行详细说明。在步骤S301中，提供衬底、在所述衬底上形成栅介质层、在所述栅介质层上形成伪栅极、以及形成覆盖所述栅介质层和所述伪栅极的刻蚀停止层。在步骤S302中，在所述蚀刻停止层上形成金属前介电层。在步骤S303中，平坦化所述金属前介电层至露出所述伪栅极的上表面。在步骤S304中，去除所述伪栅极，以形成用于容纳金属栅极的开口。在步骤S305中，在所述开口内和金属前介电层的表面上形成光刻胶层。在步骤S306中，平坦化光刻胶层和突出的蚀刻停止层至平坦化后的金属前介电层，去除开口内的光刻胶。在步骤S307中，在开口内填充金属材料，以形成金属栅极。

[0046] 本发明的方法能够在去除伪栅极后有效地降低了密集区的碟化现象，进而克服了用于形成栅极的金属的残留以及栅极厚度的减低导致的缺陷，从而提升了半导体器件的性能。

[0047] 本领域技术人员知晓，上述形成方法包括但不仅限于沉积、电镀、溅射和吸附工艺；上述刻蚀方法包括干法刻蚀法和湿法刻蚀法；上述掺杂方法包括但不仅限于离子注入工艺。本领域技术人员可以根据实际情况选择适用的方法。本领域技术人员知晓，为了达到更好的效果，上述各层结构之间可能还具有诸如刻蚀停止层等的其他层结构，但为了描述简要，在此不对其进行详细描述。还可以用本领域技术人员公知的任意方法形成上述各种层结构、各种通孔或其他结构。进一步需要理解的是，当提到某一层位于另一层或衬底“上”、“下”或“表面”时，此层可以直接位于另一层或衬底的“上”或“下”，或者其间也可以出现中间层。

[0048] 根据如上所述的实施方式制造的半导体器件可应用于多种集成电路（IC）中。根据本发明的IC例如是存储器电路，如随机存取存储器（RAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、静态RAM（SRAM）、或只读存储器（ROM）等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM逻辑集成电路（掩埋式DRAM）、射频电路或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

[0049] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。