开关转换器的脉冲串模式操作转让专利
申请号 : CN201210089874.X
文献号 : CN102739018B
文献日 : 2015-03-11
发明人 : 弓小武 , 郭绍锦 , 毛明平
申请人 : 英飞凌科技股份有限公司
摘要 :
本发明涉及开关转换器的脉冲串模式操作。公开了一种用于在脉冲串模式中驱动开关转换器中的开关元件的方法和一种用于开关转换器中的开关的控制器。
权利要求 :
1.一种用于驱动在提供输出电压的开关转换器中的开关元件的方法，所述方法包括：生成依赖于所述输出电压的反馈信号；
在多个后续脉冲串周期中驱动所述开关元件，每个脉冲串周期包括脉冲串接通时段和后续脉冲串关断时段，其中所述开关元件在所述脉冲串接通时段期间以开关频率接通和关断至少两次以产生两个脉冲并且在所述脉冲串关断时段期间关断；
确定脉冲串频率，其中确定所述脉冲串频率包括评估至少一个第一脉冲串周期的持续时间；并且根据确定的脉冲串频率调节至少一个第二脉冲串周期中的有效开关频率，其中当所述确定的脉冲串频率在频率阈值以上时减少所述有效开关频率，以及其中所述至少一个第二脉冲串周期在所述至少一个第一脉冲串周期之后。
2.根据权利要求1所述的方法，其中所述频率阈值是1kHz。
3.根据权利要求1所述的方法，其中根据驱动信号接通和关断所述开关元件，其中在脉冲串接通时段期间提供所述驱动信号包括：提供包括接通脉冲的周期信号，并且
根据所述周期信号生成所述驱动信号，其中通过省略接通脉冲来调节所述有效开关频率。
4.根据权利要求3所述的方法，
其中所述周期信号包括后续脉冲序列，其中每个脉冲序列包括n个接通脉冲，其中n>1，并且其中调节所述有效开关频率包括省略每个脉冲组中的k个脉冲，其中k
5.根据权利要求4所述的方法，其中n=7。
6.根据权利要求1所述的方法，还包括：
使用可变电阻器来生成所述反馈信号；并且
根据所述确定的脉冲串频率，变化所述电阻器的电阻值。
7.根据权利要求6所述的方法，还包括：
减少所述有效开关频率直至所述脉冲串频率在第一频率阈值以下；并且减少所述电阻值直至所述脉冲串频率在低于所述第一频率阈值的第二频率阈值以下。
8.根据权利要求7所述的方法，还包括：在减少所述电阻值之后，当所述脉冲串频率在低于所述第二频率阈值的第三频率阈值以下时增加所述开关频率。
9.根据权利要求1所述的方法，其中所述开关转换器是回扫转换器。
10.一种用于驱动开关转换器中的开关元件的控制器，所述控制器包括：输入端子，用于接收反馈信号；
输出端子，用于提供驱动信号；
其中所述控制器被配置成：
在多个后续脉冲串周期中驱动所述开关元件，每个脉冲串周期包括脉冲串接通时段和后续脉冲串关断时段，其中所述开关元件在所述脉冲串接通时段期间以开关频率接通和关断至少两次以产生两个脉冲并且在所述脉冲串关断时段期间关断，确定脉冲串频率，其中确定所述脉冲串频率包括评估至少一个第一脉冲串周期的持续时间，并且根据确定的脉冲串频率调节至少一个第二脉冲串周期中的有效开关频率，其中当所述确定的脉冲串频率在频率阈值以上时减少所述有效开关频率，以及其中所述至少一个第二脉冲串周期在所述至少一个第一脉冲串周期之后。
11.根据权利要求10所述的控制器，其中所述频率阈值是1kHz。
12.一种用于驱动在提供输出电压的开关转换器中的开关元件的方法，所述方法包括：使用可变电阻器来生成依赖于所述输出电压的反馈信号；
在多个后续脉冲串周期中驱动所述开关元件，每个脉冲串周期包括脉冲串接通时段和后续脉冲串关断时段，其中所述开关元件在所述脉冲串接通时段期间以开关频率接通和关断至少两次以产生两个脉冲并且在所述脉冲串关断时段期间关断；
确定脉冲串频率，其中确定所述脉冲串频率包括评估至少一个脉冲串周期的持续时间；并且根据确定的脉冲串频率，变化所述电阻器的电阻值，其中当所述脉冲串频率在给定的频率阈值以上时减少所述电阻值。
13.一种用于驱动开关转换器中的开关元件的控制器，所述控制器包括：输入端子，用于接收反馈信号；
第一输出端子，用于提供驱动信号；
第二输出端子，用于调节反馈电阻器的电阻值；
所述控制器被配置成：
在多个后续脉冲串周期中驱动所述开关元件，每个脉冲串周期包括脉冲串接通时段和后续脉冲串关断时段，其中所述开关元件在所述脉冲串接通时段期间以开关频率接通和关断至少两次以产生两个脉冲并且在所述脉冲串关断时段期间关断，确定脉冲串频率，其中确定所述脉冲串频率包括评估至少一个脉冲串周期的持续时间，根据确定的脉冲串频率，变化所述电阻器的所述电阻值，其中当所述脉冲串频率在给定的频率阈值以上时减少所述电阻值。
说明书 :
开关转换器的脉冲串模式操作
技术领域
[0001] 本发明的实施例涉及一种开关转换器。本发明具体地涉及一种用于在脉冲串模式中操作开关转换器的方法和一种配置成在脉冲串模式中操作的开关转换器。
背景技术
[0002] 开关转换器广泛地使用于功率转换领域中。开关转换器包括配置成根据输入电压生成脉宽调制（PWM）电压的至少一个开关以及接收PWM电压并且生成将向负载供应的输出电压的整流器布置。整流器布置通常包括至少一个电感存储元件（比如扼流圈）和至少一个电容存储元件（比如电容器）。通过根据PWM驱动信号接通和关断开关元件来生成PWM电压。控制器根据输出电压提供驱动信号。控制器被配置成变化驱动信号的占空比以便控制输出电压使得它采用给定的设置电压。
[0003] 驱动信号的占空比依赖于负载的功率消耗，而占空比在功率消耗增加时增加并且占空比在功率消耗减少时减少。在低负载条件之下（这是在负载的功率消耗很低时），现代控制器进入脉冲串模式。在脉冲串模式中，在脉冲串接通时段期间循环地接通和关断开关元件，并且开关元件在脉冲串接通时段之后的脉冲串关断时段期间持久地处于关断状态。脉冲串接通时段和脉冲串关断时段定义脉冲串周期TBP和脉冲串频率fBP，其中fBP=1/TBP。脉冲串频率依赖于若干参数（比如输入电压和负载的功率消耗）。
[0004] 当脉冲串频率在1kHz与4kHz之间的频率范围中时可能出现问题。在这一范围中的脉冲串频率可能引起恼人的可听噪声。因此需要阻止在开关转换器在它的脉冲串模式中操作时生成可听噪声。
发明内容
[0005] 第一方面涉及一种用于驱动在提供输出电压的开关转换器中的开关元件的方法。该方法包括：生成依赖于输出电压的反馈信号；并且在多个后续脉冲串周期中驱动开关元件，每个脉冲串周期包括脉冲串接通时段和后续脉冲串关断时段，其中开关元件在脉冲串接通时段中以开关频率接通和关断并且在脉冲串关断时段中关断。该方法还包括：确定脉冲串频率，其中确定脉冲串频率包括评估至少一个脉冲串周期的持续时间；并且根据确定的脉冲串频率调节至少一个脉冲串周期中的开关频率。
[0006] 第二方面涉及一种用于驱动在提供输出电压的开关转换器中的开关元件的方法。该方法包括：使用可变电阻器来生成依赖于输出电压的反馈信号；并且在多个后续脉冲串周期中驱动开关元件，每个脉冲串周期包括脉冲串接通时段和后续脉冲串关断时段，其中开关元件在脉冲串接通时段中以开关频率接通和关断并且在脉冲串关断时段中关断。该方法还包括：确定脉冲串频率，其中确定脉冲串频率包括评估至少一个脉冲串周期的持续时间；并且根据确定的开关频率变化电阻器的电阻值。
附图说明
[0007] 现在将参照附图来解释本发明的实施例。应当注意，这些实施例用于图示基本原理，使得仅图示为了理解基本原理而必需的那些特征。附图未按比例。另外，相似标号在附图中通篇表示相似特征。
[0008] 图1示出了图示开关转换器的框图；
[0009] 图2图示了开关转换器在正常操作模式中的操作原理；
[0010] 图3图示了开关转换器在脉冲串模式中的操作原理；
[0011] 图4示意地图示了在脉冲串模式中操作的开关转换器的操作原理，其中在脉冲串接通时段期间的开关频率是可调节的；
[0012] 图5示意地图示了开关转换器的开关控制器的实施例；
[0013] 图6示意地图示了可以在开关转换器的控制器中实施的脉冲串控制电路的实施例；
[0014] 图7图示了图5的开关控制器的消隐电路的实施例；
[0015] 图8图示了图6的判决逻辑的实施例；
[0016] 图9示意地图示了实施为回扫转换器的开关转换器的框图；
[0017] 图10示出了如下表，该表图示了在脉冲串模式中操作的开关转换器中的开关元件在影响开关频率的不同参数下的开关频率；
[0018] 图11图示了开关转换器的开关控制器的另外实施例；
[0019] 图12图示了包括用于根据输出电压提供反馈信号的可变电阻器的开关转换器的框图；
[0020] 图13详细图示了图10的开关转换器的实施例；
[0021] 图14示出了图示图11的开关转换器的控制回路的框图；
[0022] 图15图示了在图11和图12的开关转换器中的控制回路的增益与归一化的脉冲串频率之间的关系；
[0023] 图16示出了如下表，在该表中根据图11和图12的开关转换器中的反馈电阻器的电阻值示出了归一化的脉冲串频率；并且
[0024] 图17图示了用于驱动开关转换器中的开关的方法，该方法包括变化开关频率并且变化可变电阻器的电阻。
具体实施方式
[0025] 图1图示了开关转换器的基本框图。开关转换器包括用于施加输入电压Vin的输入端子11、12以及用于提供输出电压Vout的输出端子13、14。可以向负载Z（虚线所示）供应输出电压Vout。开关转换器包括连接于输入端子11、12之一与整流器布置3之间的至少一个开关元件2。在图1中所示的实施例中，开关元件2连接于第一输入端子11与整流器布置之间。然而这仅为例子。开关元件2还可以连接于第二输入端子12与整流器布置3之间。输入电压Vin可以是DC电压或者AC电压。
[0026] 根据控制器4提供的驱动信号SD接通和关断开关元件2。通过被接通和关断，开关元件2根据输入电压Vin生成脉宽调制电压Vpwm。向整流器布置3供应脉宽调制电压Vpwm，该整流器布置根据脉宽调制电压Vpwm生成输出电压Vout。脉宽调制电压Vpwm具有与控制器4生成的驱动信号SD的占空比对应的占空比。
[0027] 可以通过变化驱动信号SD的占空比来调节开关转换器的输入功率Pin并且因此调节输出电压Vout。在开关转换器的正常操作模式中，控制器4被配置成调节驱动信号SD的占空比，使得输出电压Vout采用设置电压的值。为此，控制器4接收依赖于输出电压Vout的反馈信号SFB。反馈信号SFB由连接于输出端子之一与控制器4之间的反馈电路6提供。反馈信号SFB依赖于输出电压Vout与设置电压之间的差异。可以使用具有比例（P）特性、积分（I）特性或者比例积分特性（PI）的滤波器根据这一差异生成反馈信号SFB。生成如下反馈信号SFB的反馈电路（比如图1中的反馈电路6）众所周知，使得在这点上无需进一步解释，其中该反馈信号依赖于开关转换器中的输出电压Vout与设置电压或者参考电压之间的差异。
[0028] 根据一个实施例，反馈信号SFB在输出电压Vout目前太低时增加，并且占空比随着反馈信号增加而增加。在这一情况下，增加的反馈信号SFB有助于增加开关转换器的输入功率Pin并且因此有助于增加向负载Z提供的输出功率。
[0029] 现在将参照图2简要地解释控制器4在开关转换器的正常操作模式中的基本操作原理。图2示意地图示了驱动信号SD、反馈信号SFB和斜波信号SR的时序图。斜波信号SR与反馈信号SFB一起用来生成驱动信号SD。斜波信号SR是具有频率f=1/T的周期信号。根据斜波信号SR和反馈信号SFB生成驱动信号SD，使得驱动信号SD的信号脉冲或者驱动脉冲每当斜波信号SR的斜波开始时开始，并且驱动脉冲每当斜波信号SR达到反馈信号SFB时结束。在图2中，TON表示驱动脉冲SD的如下接通时段的持续时间，该接通时段是在驱动脉冲接通开关元件2时的时段，并且TOFF表示如下关断时段的持续时间，该关断时段是在开关元件2关断时的时段。包括接通时段TON和关断时段TOFF的时间段将在下文中称为开关周期。开关周期的持续时间为T，其中T = TON + TOFF。T定义开关频率f，其中f=1/T。根据一个实施例，T恒定。
[0030] 在开关转换器的正常操作模式中，开关操作的占空比D定义为D = TON/T。占空比D定义开关转换器的输入功率，其中输入功率在占空比D增加时增加。从图2可见接通时段TON并且因此占空比D在反馈信号SFB的信号电平增加时增加。
[0031] 斜波信号SR可以由如下斜波信号生成器（未示出）生成，该斜波信号生成器生成具有多个在时间上后续的斜波的斜波信号，每个斜波具有带有固定定义的斜率的上升沿。根据另一实施例，斜波信号SR对应于开关转换器的输入电流Iin或者可以根据该输入电流Iin来生成。这一输入电流Iin由于整流器布置3的电感特性而每当开关元件2接通时开始增加。根据整流器布置3的具体特性，输入电流Iin在开关元件2关断时立即降至零。这造成如图2中所示的时序图。根据另外实施例，输入电流Iin在开关元件2关断时线性地减少。这造成斜波信号SR（未示出）的三角波形。开关转换器在正常操作模式中的基本操作原理众所周知，使得在这点上无需进一步解释。
[0032] 开关元件2可以实施为常规电子开关（比如MOSFET或者IGBT）。在实施为MOSFET或者IGBT的开关元件中，可能出现两个不同种类的损耗。这些损耗包括电容损耗和欧姆损耗。欧姆损耗起因于开关元件2的接通电阻并且出现于开关元件2接通时。开关元件2的接通电阻是它在它的接通状态（导通状态）中的欧姆电阻。每当开关元件接通和关断时出现电容损耗。这些电容损耗起因于不可避免地存在于MOSFET或者IGBT中并且在器件接通和关断时充电和放电的寄生电容（未示出）。
[0033] 在低负载条件之下（这是在负载Z的功率消耗很低时），接通时段的持续时间TON并且因此占空比D减少。随着占空比D减少，电容损耗可能在出现于开关元件2中的总损耗中占主导。因此有开关转换器的如下操作点（由负载的功率消耗定义），在该操作点进一步减少占空比D将是效率低的。
[0034] 当这样的低负载条件出现时，控制器4被配置成进入脉冲串模式。在脉冲串模式中有开关元件2的开关操作的固定占空比并且交替地有其中开关元件2循环地接通和关断的脉冲串接通时段以及其中开关元件2持久地关断的脉冲串关断时段。现在将参照图3简要地解释开关转换器在脉冲串模式中的操作原理，在该图3中图示了反馈信号SFB和驱动信号SD的时序图。应当注意图2和图3中的时序图具有不同标度。
[0035] 反馈信号SFB代表负载Z的功率消耗。根据一个实施例，开关转换器在反馈信号SFB降至阈值（这将在下文中称为脉冲串模式接通阈值）时进入脉冲串模式。当开关转换器进入脉冲串模式时，开关元件2起初关断。这使输出电压Vout减少并且因此使反馈信号SFB增加直至反馈信号SFB达到上阈值TH4（这将在下文中称为脉冲串接通阈值）。
[0036] 在常规开关转换器中，在反馈信号SFB已达到脉冲串接通阈值TH4之后生成每个驱动周期具有固定接通时段和固定关断时段的驱动周期序列，其中开关元件在接通时段期间接通而在关断时段期间关断。这使输出电压Vout增加（只要负载Z在它的低功率消耗模式（比如待机模式）中）并且使反馈信号SFB减少。当反馈信号SFB已减少至在脉冲串接通阈值TH4以下的脉冲串关断阈值TH3时，开关元件2关断并且保持于它的关断状态直至反馈信号SFB已再次增加至脉冲串接通阈值TH4。反馈信号SFB在脉冲串模式中的振荡特性起因于如下事实：在脉冲串接通时段期间向负载Z提供的功率高于负载Z所需的功率而在脉冲串关断时段期间低于负载Z的功率消耗。开关转换器在反馈信号SFB增加至在脉冲串接通阈值TH4以上的脉冲串模式关断阈值时离开脉冲串模式。反馈信号SFB在负载Z的功率消耗增加使得在脉冲串接通时段期间不再可以提供足够功率时增加至这一脉冲串模式关断阈值。
[0037] 图3示意地图示了反馈信号SFB和驱动信号SD在常规开关转换器的脉冲串模式中的时序图。在图3中，TH3表示脉冲串关断阈值而TH4表示脉冲串接通阈值。在图3中未图示决定进入和离开脉冲串模式的脉冲串模式接通阈值和脉冲串模式关断阈值。
[0038] 在图3中，TbON表示脉冲串接通时段的持续时间，而TbOFF表示脉冲串关断时段的持续时间。这些持续时间依赖于不同参数，比如负载Z的功率消耗或者输入电压Vin。参照图3，脉冲串接通时段TbON和后续脉冲串关断时段TbOFF定义脉冲串周期Tb，其中脉冲串频率fb定义为：fb = 1/Tb。脉冲串频率fb是脉冲串接通时段或者脉冲串关断时段出现的频率。
[0039] 当这一脉冲串频率fb在可听频率范围中比如在1kHz与4kHz之间的频率范围中时可能出现问题。在可听频率范围中的脉冲串频率fb可能造成开关转换器生成的恼人噪声。因此希望保持脉冲串频率fb在给定的频率阈值以下，比如在1.2kHz以下、在1kHz以下或者甚至在0.9kHz以下。
[0040] 用于在脉冲串模式中驱动开关转换器中的开关元件（比如图1的开关元件2）的方法的一个实施例包括通过评估至少一个脉冲串周期的持续时间来确定脉冲串频率fb。该方法还包括当脉冲串频率fb在给定的阈值（比如1.2kHz、1kHz或者0.9kHz）以上时减少在用于评估目的的（一个或多个）脉冲串接通时段之后的至少一个脉冲串接通时段中的平均开关频率。“减少这一开关频率”意味着在至少一个脉冲串接通时段期间的开关频率与为了确定脉冲串频率fb而已评估的至少一个脉冲串周期中的开关频率相比得以减少。
[0041] 将参照图4解释用于减少开关频率的方法的第一实施例。在图4中图示了在脉冲串模式中的反馈信号SFB和驱动信号SD的时序图。在这一方法中，在脉冲串接通时段期间生成处于固定频率并且具有固定接通时段的驱动脉冲。然而为了减少在脉冲串接通时段TbON期间的平均或者有效开关频率，省略或者未生成在脉冲串接通时段期间的一些接通脉冲。在图4中示意地图示了这一点。省略在一个脉冲串接通时段TbON期间的一些接通脉冲造成比生成接通脉冲的开关频率更低的在脉冲串接通时段期间的平均（有效）开关频率。当在脉冲串模式中在脉冲串接通时段期间生成驱动信号SD时可以应用不同省略方案。这里将在下面进一步解释这些省略方案中的一些省略方案。
[0042] 图5示意地图示了控制电路4的实施例，该控制电路被配置成生成驱动信号SD并且具体配置成在脉冲串频率fb高于给定的阈值时通过省略在脉冲串接通时段期间的个别驱动脉冲来减少开关频率。应当注意，图5是仅示意地示出了控制电路4的相关功能块的框图。应当注意，可以用许多不同方式实施这些功能块。
[0043] 参照图5，控制电路4包括两个信号生成单元：第一信号生成单元41，在控制电路4的正常操作模式中生成驱动信号SD；以及第二信号生成单元42，在脉冲串模式中生成驱动信号SD。在本实施例中，第一信号生成单元41包括接收反馈信号SFB和斜波信号SR的比较器41、生成第一时钟信号的第一时钟生成器43以及在设置输入S接收第一时钟信号生成器
43的输出信号而在重置输入R接收比较器41的输出信号的触发器42。第一驱动信号SD’在触发器42的输出Q可用。在正常操作模式中，在第一时钟生成器43的每个时钟周期的开始设置触发器42，使得第一驱动信号SD’的驱动脉冲开始于时钟生成器43的每个时钟周期的开始。这时，斜波信号SR开始增加。重置触发器42，使得第一驱动信号SD’的驱动脉冲在斜波信号SR达到反馈信号SFB时结束。控制电路4在正常操作模式中的这一基本功能对应于图1中所示的功能。根据一个实施例，斜波信号SR与开关转换器（见图1）的输入电流Iin成比例。
43的输出信号而在重置输入R接收比较器41的输出信号的触发器42。第一驱动信号SD’在触发器42的输出Q可用。在正常操作模式中，在第一时钟生成器43的每个时钟周期的开始设置触发器42，使得第一驱动信号SD’的驱动脉冲开始于时钟生成器43的每个时钟周期的开始。这时，斜波信号SR开始增加。重置触发器42，使得第一驱动信号SD’的驱动脉冲在斜波信号SR达到反馈信号SFB时结束。控制电路4在正常操作模式中的这一基本功能对应于图1中所示的功能。根据一个实施例，斜波信号SR与开关转换器（见图1）的输入电流Iin成比例。
[0044] 在脉冲串模式控制电路50控制的复用器44的第一输入处接收第一驱动信号SD’。脉冲串模式控制电路50接收反馈信号SFB并且生成在下文中将称为脉冲串模式控制信号的第一输出信号S501。复用器44在控制输入处接收脉冲串模式控制信号S501并且配置成在脉冲串模式控制信号S501表明控制电路4在正常操作模式中时将驱动信号SD’传递到它的输出。驱动信号SD在复用器44的输出处可用。可选地，放大器45放大复用器44的输出信号以便生成驱动信号SD。驱动信号SD是配置成驱动开关元件2（见图1）接通和关断的脉宽调制信号。
[0045] 第二驱动信号生成单元42生成在复用器44的第二输入处接收的第二驱动信号SD’’。复用器44在脉冲串模式控制信号S501表明控制电路4在脉冲串模式中时将这一第二驱动信号SD’’传递到它的输出以便形成驱动信号SD。第二驱动信号生成单元包括由脉冲串模式控制电路50的第二输出信号S502激活和去激活的第二时钟生成器46。这一第二输出信号S502将在下文中称为脉冲串控制信号。脉冲串模式控制电路50被配置成在脉冲串接通时段（见图3中的TbON）期间激活第二时钟生成器46并且在脉冲串关断时段（见图3中的TbOFF）期间去激活第二时钟生成器46。当激活第二时钟生成器46时，它生成输出信号S46，该输出信号包括处于给定的开关频率的驱动脉冲序列。这些驱动脉冲具有固定持续时间。
[0046] 第二驱动信号生成电路还包括消隐电路47，该消隐电路被配置成取消或者省略第二时钟生成器46提供的驱动脉冲序列中的个别驱动脉冲。消隐电路47由脉冲串模式控制电路50的第三输出信号S503控制。这一第三输出信号S503将在下文中称为消隐信号。
[0047] 消隐信号S503包括关于驱动脉冲将被取消的频率的信息。根据这里将在下面进一步详细解释的一个实施例，时钟信号S46细分成具有n个后续时钟脉冲的组，其中省略电路47被配置成省略或者取消这些序列中的每个序列中的x个时钟脉冲，其中x在0与n-1之间。在这一实施例中，消隐信号S503定义x，这意味着消隐信号定义在n个时钟脉冲的每个序列中省略多少个时钟脉冲。
[0048] 应当注意，图5仅示意地图示了控制电路4的操作原理。可以用许多不同方式实施两个信号生成单元41、42。
[0049] 图6示意地图示了脉冲串模式控制电路50的实施例。根据这一实施例的脉冲串模式控制电路50包括三个单元：生成脉冲串模式控制信号S501的第一单元、生成脉冲串控制信号S502的第二单元和生成消隐信号S503的第三单元。第一单元接收反馈信号SFB、脉冲串模式接通阈值TH1和脉冲串模式关断阈值TH2。脉冲串模式控制信号S501在第一触发器57的（非反相）输出Q处可用。每当反馈信号SFB降至脉冲串模式接通阈值TH1以下时设置这一触发器57。每当反馈信号SFB升至脉冲串模式关断阈值TH2以上时重置第一触发器57。第一单元包括比较反馈信号SFB与脉冲串模式接通阈值TH1的第一比较器51以及比较反馈信号SFB与脉冲串模式关断阈值TH2的第二比较器52。在第一比较器51的输出处，用于第一触发器57的设置信号可用，并且在第二比较器52的输出处，用于第一触发器57的重置信号可用。在图6中所示的实施例中，无论何时设置第一触发器57，第一触发器57都表明控制电路在脉冲串模式中，并且无论何时重置第一触发器57都表明第一触发器57在正常操作模式中。在这一实施例中，脉冲串模式控制信号S501的高信号电平（逻辑“1”）表明控制信号在它的脉冲串模式中，而脉冲串模式控制信号S501的低信号电平（逻辑“0”）表明控制电路4在正常操作模式中。然而这仅为例子，为了表明脉冲串模式和正常操作模式也可以使用其它信号电平。
[0050] 可选地，第一触发器57的设置信号并非仅为第一比较器51的输出信号而是通过AND（与）连接第一比较器51的输出信号与这一输出信号的延迟版本来获得，其中比较器输出信号的延迟版本在延迟元件55的输出处可用。在这一实施例中，在反馈信号SFB保持于脉冲串模式接通阈值TH1以下达由延迟元件55定义的给定时间段之前未进入脉冲串模式。
[0051] 脉冲串控制信号S502在第二触发器59的输出处可用。这一触发器59接收第三比较器53的输出信号作为重置信号和第四比较器54的输出信号作为设置信号。可选地，第三比较器53的输出信号与脉冲串模式控制信号S501进行AND连接。在图6中所示的实施例中，脉冲串控制信号S502在第二触发器59被设置时具有高信号电平（逻辑“1”）而在第二触发器59被重置时具有低信号电平（代表逻辑“0”）。每当反馈信号SFB升至脉冲串接通阈值TH4或者以上（还见图3和图4）时设置第二触发器59以便开始脉冲串接通时段。在第四比较器54的输入信号处接收脉冲串接通阈值TH4和反馈信号SFB。每当反馈信号SFB减少至脉冲串关断阈值TH3或者降至脉冲串关断阈值TH3以下（还见图3和图4）时重置第二触发器59以便结束脉冲串接通时段并且开始脉冲串关断时段。参照前文已解释的内容，脉冲串接通阈值TH4高于脉冲串关断阈值TH3。另外，脉冲串模式接通阈值TH1低于脉冲串关断阈值TH3，并且脉冲串模式关断阈值TH2在脉冲串接通阈值TH4以上。根据一个实施例，脉冲串模式接通阈值TH1约为1.2V，脉冲串模式关断阈值TH2约为4.5V，脉冲串接通阈值TH4约为4.0V，并且脉冲串关断阈值TH3约为3.5V。
[0052] 生成消隐信号S503的第三单元被配置成基于包括脉冲串接通时段（图3和图4中的TbON）和脉冲串关断时段（图3和图4中的TbOFF）的至少一个脉冲串周期的持续时间确定脉冲串频率fb。参照前文已解释的内容，脉冲串频率fb是脉冲串周期Tb的倒数。第三单元包括脉冲串周期定时器61，该脉冲串周期定时器接收第三和第四比较器53、54的输出信号中的至少一个输出信号。在图6中的实施例中，脉冲串周期定时器61接收这两个比较器信号。这些比较器信号包括关于脉冲串接通时段和脉冲串关断时段何时开始的信息。在脉冲串接通时段的两次后续开始之间或者在脉冲串关断时段的两个后续开始之间的时间段对应于脉冲串周期Tb。脉冲串周期定时器61被配置成计算至少一个脉冲串的脉冲串周期Tb。根据另一实施例，脉冲串周期定时器确定恰好一个脉冲串的持续时间。根据另一实施例，脉冲串周期定时器计算多个后续脉冲串的持续时间——每个脉冲串包括脉冲串接通时段和后续脉冲串关断时段——并且确定个别脉冲串的持续时间Tb的平均值。可以根据确定的脉冲串持续时间Tb计算脉冲串频率。
[0053] 参照图6，判决逻辑62接收关于脉冲串周期持续时间Tb或者脉冲串频率发fb的信息并且计算驱动信号脉冲将被省略或者取消的频率。在消隐信号S503中包括这一信息。
[0054] 图7图示了图5的省略电路47的实施例。省略电路47接收消隐信号S503，该消隐信号接收关于时钟信号（见图5中的46）的时钟脉冲将被省略的频率的信息或者关于在具有n个时钟脉冲的每个序列中的多少时钟脉冲将被省略的信息。图7的省略电路47被配置成接收消隐信号S503，该消隐信号定义或者包括将在n个后续时钟脉冲的每个序列中省略的时钟脉冲的数目x。
[0055] 图7的省略电路包括如下计数器，该计数器在输入4711接收时钟信号S46并且配置成对时钟信号S46的时钟脉冲计数。计数器471的计数器读数在计数器的输出4712可用。计数器471被配置成循环地向上计数至最大值，其中最大值对应于一个序列中的时钟脉冲数目n。根据一个实施例，计数器从1循环地计数至n，其中计数器读数随着时钟信号的每个时钟脉冲或者时钟周期而改变。在这一情况下，在计数器的输出4712的计数器读数序列是1、2、…、n-1、n、1、2、…、n-1、n、1、2、…。
[0056] 省略电路还包括存储单元472，该存储单元接收代表x的消隐信号S503并且存储与n-x对应的值，其中n-x是允许传递的n个时钟脉冲的每个序列中的时钟脉冲数目。比较器473接收计数器471的计数器读数与n-x。比较器473的输出控制接收时钟信号S46的传递门474，使得传递门474仅在计数器读数小于或者等于n-x时允许时钟信号的时钟脉冲传递。这等效于在n个时钟脉冲的每个序列中不允许x个时钟脉冲传递的事实。根据一个实施例，传递门474实施为AND门，并且计数器在它的输出处生成逻辑“0”以便无论何时计数器读数高于n-x都“阻塞”门。
[0057] 图8图示了判决逻辑62的实施例。判决逻辑从脉冲串周期定时器接收关于一个脉冲串周期的持续时间Tb或者关于脉冲串频率fb的信息，其中fb=1/Tb。出于解释目的，假设向判决逻辑提供一个脉冲串周期的持续时间Tb。根据一个实施例，脉冲串周期定时器61每个脉冲串周期提供新脉冲串周期信息，其中可以通过评估仅一个脉冲串周期来生成或者可以通过评估多个后续脉冲串周期来生成脉冲串周期信息Tb。
[0058] 判决逻辑62在第一存储单元621中存储脉冲串周期信息Tb并且比较存储的信息与存储于第二存储单元622中的参考值。参考值代表脉冲串周期的持续时间或者可听噪声的生成被阻止的脉冲串频率（比如1kHz或者更少的脉冲串频率）。评估单元623比较存储于第一存储单元621中的当前脉冲串周期信息与存储于第二存储单元622中的参考信息并且控制计数器624，该计数器生成如下输出信号，该输出信号代表将在n个时钟脉冲的序列中省略的时钟脉冲数目x。根据一个实施例，评估单元623被配置成每当存储如下新脉冲串周期信息Tb时递增计数器624，该新脉冲串周期信息代表比参考信息代表的脉冲串频率更高的脉冲串频率。计数器624的计数器读数代表将在具有n时钟脉冲的每个脉冲序列中省略的时钟脉冲数目x。
[0059] 评估电路623还可以被配置成递减计数器624以便减少待省略的时钟周期数目x。根据一个实施例，评估单元623被配置成每当存储如下新脉冲串周期信息时递减计数器624，该新脉冲串周期信息代表在阈值频率以下的脉冲串频率。根据一个实施例，阈值频率在300Hz与500Hz之间（比如400Hz），使得当脉冲串频率在这一阈值以下时递减计数器624。现在将解释省略或者取消个别驱动脉冲的效果。出于解释目的，假设开关转换器是回扫转换器，该回扫转换器具有如图9中所示的整流器3拓扑。回扫转换器包括变压器30，该变压器具有与开关元件2串联连接的初级绕组31，其中具有开关元件2和初级绕组31的串联电路连接于输入端子11、12之间。变压器30还包括与初级绕组31电感耦合的次级绕组
32。另外，整流器与次级绕组32并联连接。输出电压Vout在整流器的输出端子可用。整流器可以像适合用于整流PWM电压的常规整流器来实施。在图7中所示的实施例中，整流器包括具有二极管33和电容电荷存储元件（比如电容器34）的串联电路。输出电压Vout在电容器34两端可用。应当注意也可以使用任何其它适合用于在回扫转换器中实施的整流器。
32。另外，整流器与次级绕组32并联连接。输出电压Vout在整流器的输出端子可用。整流器可以像适合用于整流PWM电压的常规整流器来实施。在图7中所示的实施例中，整流器包括具有二极管33和电容电荷存储元件（比如电容器34）的串联电路。输出电压Vout在电容器34两端可用。应当注意也可以使用任何其它适合用于在回扫转换器中实施的整流器。
[0060] 在图9的回扫转换器中，能量在开关元件2接通时存储于初级绕组31中。当开关元件2随后关断时，存储于初级绕组31中的能量经由整流器传送到次级绕组32和输出端子13、14。假设fS是当无驱动脉冲的消隐或者省略时在脉冲串模式中在脉冲串接通时段期间的开关频率。在这一情况下，开关转换器在一个脉冲串周期中的平均输入功率给定为：
[0061]
[0062] 其中Pin是平均输入功率，LP是初级绕组31的电感，Vin是输入电压，D是驱动信号SD的占空比，fS是在脉冲串接通时段期间的开关频率，TbON是脉冲串接通时段的持续时间，并且TbOFF是脉冲串关断时段的持续时间。
[0063] 当负载Z恒定时，脉冲串关断时段TbOFF（这是在开关元件2持久地关断使得输出电压Vout减少并且反馈信号SFB增加时的时间）可以视为独立于脉冲串接通时段。当在脉冲串接通时段期间取消或者省略驱动脉冲时，脉冲串接通时段的总持续时间TbON增加。开关转换器在其中在脉冲串接通时段期间的驱动脉冲被取消的场景中的输入功率Pin’可以表达如下：
[0064]
[0065] 其中TbON’表示脉冲串接通时段的持续时间，并且fS’表示在脉冲串接通时段TbON’期间的平均或者有效开关频率。通过省略驱动脉冲，fS’低于基本开关频率fS。
[0066] 如果负载Z的功率消耗恒定，则分别在其中无驱动周期被取消的场景中和在其中驱动周期被取消的场景中的输入功率Pin、Pin’是相同的，使得：
[0067] 。
[0068] 根据一个实施例，在脉冲串接通时段期间的驱动信号SD包括具有数目为n的后续驱动脉冲的脉冲序列，其中从这些脉冲序列中的每个脉冲序列取消或者省略x个驱动脉冲，其中1≤x
[0069] 。
[0070] 减少在脉冲串接通时段期间的开关频率造成脉冲串接通时段的持续时间增加、脉冲串周期增加和脉冲串频率增加。
[0071] 令fbinit是在控制器进入脉冲串模式时并且在未省略驱动脉冲时的初始脉冲串频率。这一初始脉冲串频率依赖于若干参数，比如输入电压Vin和负载的功率消耗。在这一情况下，可以通过在脉冲串接通时段期间从n个驱动脉冲的序列省略x个驱动脉冲而获得的脉冲串频率fb(n,x) 可以表达如下：
[0072]
[0073] 根据一个实施例，n=7。图10中的表图示了可以通过在1与6之间变化x而获得的脉冲串频率fb的减少。图10的表中的第一列示出了不同初始脉冲串频率fbinit。这一初始脉冲串频率fbinit是开关转换器在它进入脉冲串模式时采用的脉冲串频率。在图10中所示的例子中，初始脉冲串频率范围在4kHz与1kHz之间。在图10中所示的例子中，最大开关频率fs是100kHz，并且脉冲串关断时段的持续时间TbOFF是0.2ms。在图10的表中，列2至7示出了可以通过省略具有n=7个脉冲的每个脉冲序列中的x=1、x=2、x=3、x=4、x=5或者x=6个驱动脉冲根据对应的初始脉冲串频率fbinit获得的脉冲串频率fb。在图10的表中，负频率值代表其中输入功率比负载Z的功率消耗更低使得开关转换器将必须离开脉冲串模式以便向负载Z充分供应的那些情况。因此，根据初始脉冲串频率，省略的脉冲驱动脉冲数目x不应如此之高以至于不再可以覆盖负载的功率消耗（由图10的表中的负脉冲串频率代表）。在图10的表中，以kHz为单位给定脉冲串频率。从这一表可见，即使在高的初始脉冲串频率（像范围在3.60kHz与4.00kHz之间的脉冲串频率），通过省略在脉冲串接通时段期间的多个（在本情况下x=5）驱动周期，脉冲串频率可以明显地减少至在0.10kHz与1.50kHz之间的值。
[0074] 通过省略在脉冲串接通时段期间的驱动脉冲来减少有效开关频率是用于减少在脉冲接通时段期间的有效开关频率的多个不同手段中的仅一个手段。根据另一实施例，调节对在脉冲串接通时段期间的驱动脉冲频率进行定义的时钟生成器的时钟频率。在图11中图示了具有这一功能的开关控制器4的例子。
[0075] 图11的开关控制器是基于图5的开关控制器。在图11的开关控制器中，第二信号生成单元42包括时钟生成器46，该时钟生成器由脉冲串模式控制电路50的第二输出信号S502激活和去激活并且还包括用于调节时钟生成器的时控输出信号S46’的频率的控制输入。在这一实施例中，脉冲串模式控制电路50生成频率调节信号S505，该频率调节信号在时钟生成器46’的控制输入处被接收并且调节输出信号S46’的频率。
[0076] 配置时钟生成器46’使得在激活状态中的输出信号S46’包括处于如下频率的驱动脉冲序列，该频率依赖于频率调节信号S505。驱动脉冲具有固定持续时间。根据一个实施例，时钟生成器46’包括压控振荡器（VCO）。
[0077] 在图11的开关控制电路中，脉冲串模式控制电路50可以如图6所示的那样实施而不同在于从脉冲串周期定时器61接收关于脉冲串频率fb或者脉冲串持续时间Tb的信息的判决逻辑62根据这一信息生成频率调节信号S505（如图6中的括号中所示）。根据一个实施例，判决逻辑被配置成只要脉冲串频率在脉冲串频率阈值以上就减少时钟生成器46’的频率，其中可以按照离散频率步长减少频率。可以用与结合省略驱动周期的方法结合解释的相同的方式评估脉冲串频率fb，这意味着可以基于仅一个脉冲串周期的评估或者基于两个或者更多后续脉冲串周期的评估来确定脉冲串频率。因而，可以在每个新脉冲串周期的开始或者仅在两个或者更多脉冲串周期之后调节频率直至脉冲串频率已减少至阈值以下。时钟频率被减少的频率步长可以是相等步长。根据另一实施例，这些步长依赖于脉冲串频率与脉冲串频率阈值之间的差异，其中时钟频率在有大的差异时比在有小的差异时减少得更多，使得频率减少步长的量值随着脉冲串频率与脉冲串频率阈值之间的差异减少而减少。
[0078] 参照图5和图11，时钟生成器46、46’可以是由脉冲串模式控制电路提供的去激活信号激活和去激活的时钟生成器。在这一情况下，仅在激活时钟生成器时生成输出信号S46、S46’。然而这是若干可能实施例中的仅一个可能实施例。根据另外实施例，时钟生成器46、46’被持久地激活并且生成时控输出信号；逻辑门（比如AND门）接收输出信号S46、S46’并且仅在激活信号S502表明有脉冲串接通时段时允许输出信号S46、S46’传递到复用器44。在图11中以虚线图示了这一实施例，其中标号48表示接收输出信号S46、S46’以及激活信号S502的逻辑门。在这一实施例中，时钟生成器46、46’仅接收频率调节信号S505。
[0079] 除了例如通过省略时钟脉冲或者调节时钟生成器的时钟频率来调节在脉冲串接通时段期间的开关频率之外，有另一种调节（具体为减少）脉冲串频率的方式。在下文中将参照图12至图14解释这一点。
[0080] 图12示意地图示了如下开关转换器的框图，该开关转换器具有输入端子11、12、输出端子13、14、开关元件2、整流器布置3、控制器4和反馈电路6。这一开关转换器的功能对应于图1的开关转换器的功能，使得关于图1的开关转换器已解释的每项内容因此适用于图12的开关转换器。
[0081] 在图12的开关转换器中，反馈电路6包括在用于电源电势Vdd的端子与控制器4的输入之间连接的反馈电阻器60。可以示出，通过变化这一电阻器60的电阻值可以调节脉冲串频率fb。因此，电阻器60是可变电阻器。
[0082] 图13详细图示了图12的开关转换器的实施例。在这一开关转换器中，整流器布置13例如如图9中所示的实施例中那样实施，使得开关转换器是回扫转换器。在图13的开关转换器中，通过提供输入电流Iin所流过的感测电阻器71并且通过使用放大器72（比如运算放大器）放大在感测电阻器71两端的电压降V71，根据输入电流Iin生成斜波信号SR。斜波信号SR在放大器72的输出处可用。放大器72的输出信号是斜波信号，因为回扫转换器的输入电流Iin具有斜波波形，这是众所周知的。这一斜波信号SR由控制电路4接收。
[0083] 反馈电路6除了可变电阻器60之外还包括光耦合器69，该光耦合器具有耦合到输出端子之一的发送器621以及耦合到反馈接收器60和控制器4的输入的接收器622。具体而言，接收器622与反馈电阻器60串联连接，其中具有反馈电阻器60和接收器622的串联电路连接于用于电源电势Vdd的端子与用于次级侧参考电势的端子之间。发送器621例如是光电二极管，并且接收器622例如是光敏晶体管。
[0084] 在图13的开关转换器的正常操作模式中，经过光电二极管的电流Iopto-diode依赖于输出电压Vout与目标电压或者设置电压之间的差异。为此，调节器（具体为PI调节器）连接到光电二极管621的一个端子。调节器提供依赖于输出电压Vout与设置电压之间的差异的输出电压V64，其中这一电压使经过光电二极管621的电流Iopto-diode流动。
[0085] 在图13的实施例中，PI调节器包括与光电二极管621和电阻器65串联连接的电压调节器64，其中具有调节器64、光电二极管621和电阻器65的串联电路连接于输出端子与次级侧参考电势之间。电压调节器64例如是分流调节器（比如可从Fairchild Semiconductor Corporation获得的集成分流调节器TL431）。电压调节器在为光电二极管621和电压调节器64所共用的电路节点处提供它的输出电压V64。电压调节器64的输入经由具有第一晶体管631和第二晶体管632的分压器耦合到开关转换器的输出端子。为电压调节器64和光电二极管所共用的电路节点经由RC网络66耦合到分压器631、632的分接点。
RC网络66包括具有第一电容器Cc1和第一电阻器Rc4的串联电路以及与第一电阻器Rc4并联连接的第二电容器。可选地，RC网络66包括与光电二极管621和电阻器65并联连接的另外电阻器Rc1。在具有电压调节器64、分压器631、632和RC网络66的这一PI调节器中，设置电压是在电压调节器中内部生成的电压。应当注意，使用如图13中所示的PI调节器仅为例子。也可以使用许多其它PI调节器实施方式之一。
RC网络66包括具有第一电容器Cc1和第一电阻器Rc4的串联电路以及与第一电阻器Rc4并联连接的第二电容器。可选地，RC网络66包括与光电二极管621和电阻器65并联连接的另外电阻器Rc1。在具有电压调节器64、分压器631、632和RC网络66的这一PI调节器中，设置电压是在电压调节器中内部生成的电压。应当注意，使用如图13中所示的PI调节器仅为例子。也可以使用许多其它PI调节器实施方式之一。
[0086] 光电晶体管622和反馈电阻器60根据经过光电二极管的电流Iopto-diode并且因此根据在输出电压Vout与设置电压之间的电压差而生成反馈信号SFB以便根据这一电压差调节驱动信号SD的占空比。
[0087] 图14示意地图示了图12的开关转换器的闭环框图。在这一附图中，Vref表示用于控制开关转换器的输出电压Vout的参考电压。K64是电压调节器64的转移函数，Ropto是与光电二极管串联连接的电阻器65的电阻值，GCTR是光耦合器69的电流转移增益，Iopto-diode是经过光电二极管的电流，Iopto-npn是经过光耦合器69的晶体管的电流，RFB是反馈电阻器60的电阻值，KOTA是放大电流测量信号的放大器72的增益，Rsense是测量电阻器71的电阻值，并且Gpower是功率级的转移增益，其中功率级包括开关2。
[0088] 图10和图11的开关转换器的转移函数可以表达如下：
[0089]
[0090] 其中fcz是处于零点的控制回路频率，fcp是处于极点的控制回路频率，fZ是处于零点的功率级频率，fp是处于极点的功率级频率。
[0091] 从等式（6）可见，可变电阻器60的电阻值RFB影响控制回路的增益，其中有在增益与脉冲串频率之间的直接密切关系，其中更小增益造成更小脉冲串频率fb。因此可以在减少反馈电阻器60的电阻值RFB时减少脉冲串频率。应当注意，虽然等式（6）表示具体开关转换器的转移函数，但是转移函数对回扫电阻器60的电阻值RFB的依赖性独立于具体开关转换器类型，使得以下解释因此适用于每个开关转换器类型。
[0092] 图15示意地图示了在控制回路的增益与脉冲串频率之间的关系。在图15中，根据归一化的脉冲串频率示出了归一化的增益。如从图15可见，脉冲串频率在增益减少时减少。参照等式（6），因此可以在通过减少反馈电阻器60的电阻值RFB来减少增益时减少脉冲串频率。
[0093] 图16示出了如下表，在该表中根据反馈电阻器的电阻值（以kΩ为单位）示出了归一化的脉冲串频率。在这一实施例中，反馈电阻器的电阻值在15.4kΩ与4.2kΩ之间的变化造成归一化的脉冲串频率在1与0.45之间的变化。
[0094] 反馈电阻器60的电阻值例如由图5中所示的脉冲串模式控制电路50调节。这一脉冲串模式控制电路50可以被配置成选择待省略的驱动周期数目和/或调节反馈电阻器60的电阻值。参照图5，脉冲串模式控制电路50可以生成由可变电阻器60（图5中未示出）接收的电阻控制信号S504以便调节反馈电阻值RFB。
[0095] 可以组合地使用两种方法（即省略或者取消驱动脉冲以及变化该反馈电阻）以便以很有效的方式减少脉冲串频率fb。
[0096] 图17示意地图示了其中组合省略驱动脉冲与变化反馈电阻以便调节脉冲串频率的方法。出于解释目的，假设初始脉冲串频率在例如约为1.8kHz的第一频率阈值fbTH1以上。在这一方法中，在步骤101测量脉冲串频率，并且省略的驱动脉冲数目x在步骤102、103、104中随着脉冲串周期而增加直至脉冲串频率在第一频率阈值fbTH1以下（见步骤102）或者直至待省略的脉冲数目已达到最大值（见步骤104）。在图17的实施例中，可以省略的脉冲的最大数目x是6。可以随着脉冲串周期而调节待省略的驱动脉冲数目x，其中一个脉冲串周期包括脉冲串接通时段和脉冲串关断时段。根据另一实施例，仅在数目为m的脉冲串周期之后调节x，其中m>1。
[0097] 如果脉冲串频率fb在第一频率阈值fbTH1以下或者如果已达到待省略的脉冲的最大数目，则该方法在步骤105、106、107中继续进行，在这些步骤中增加反馈电阻值RFB直至脉冲串频率fb在低于第一阈值fbTH1的第二频率阈值fbTH2以下。这一第一频率阈值例如是1kHz。在这一方法中有多个不同电阻值，比如如图13中所示的四个不同值RFB0、RFB1、RFB2或者RFB3，其中在步骤106中的“RFB范围+1”意味着选择下一更小电阻值。
[0098] 如果脉冲串频率fb在第二阈值fbTH2以下，则在步骤108中比较脉冲串频率与低于第二阈值fbTH2的第三频率阈值fbTH3。根据一个实施例，第三阈值约为400Hz。如果脉冲串频率fb未在第三阈值fbTH3以下，则采用脉冲串频率的方法在步骤109停止。
[0099] 然而如果脉冲串频率还在第三阈值fbTH3以下，则希望再次增加脉冲串频率。为此，该方法在步骤110继续进行，在该步骤中评估反馈电阻器RFB。如果反馈电阻器RFB无最高可能值（RFB=RFB0），则在步骤111选择下一更高电阻值以便增加脉冲串频率并且该方法返回到在开始的步骤101，其中测量脉冲串频率fb。
[0100] 然而如果反馈电阻器RFB具有最高可能值，则该方法在步骤112继续进行，其中评估待省略的脉冲数目x。如果待省略的脉冲数目是零，则该方法停止，因为既不能增加反馈电阻器的电阻RFB也不能减少省略的脉冲数目以便再次增加脉冲串频率。如果待省略的脉冲数目不是零，则该方法在步骤112继续进行，其中减少省略的脉冲数目，并且该方法返回到在开始的步骤101。
[0101] 应当注意，在前文解释的每种方法中，评估脉冲串频率fb以便适配省略的脉冲数目和/或反馈电阻器的电阻，需要至少一个脉冲串周期，使得省略的脉冲数目和/或反馈电阻器的电阻的改变可以按照与当前脉冲串频率相等或者比该脉冲串频率更低的频率出现。
[0102] 虽然已公开本发明的各种示例性实施例，但是本领域技术人员将清楚可以做出将实现本发明一些优点的各种改变和修改而未脱离本发明的精神和范围。本领域合理技术人员将明白，可以适当地替换为执行相同功能的其它部件。应当提到，即使在尚未明确提到这一点的那些情况下，参照具体图所解释的特征可以与其它图的特征组合。另外，可以在使用适当处理器指令的全软件实施方式中或者在利用硬件逻辑与软件逻辑的组合以实现相同结果的混合实施方式中实现本发明的方法。这样对发明概念的修改旨在于由所附权利要求覆盖。