本发明公开了一种用于磁感应成像系统的集成屏蔽线圈传感器，包括屏蔽电路板I、屏蔽电路板II和检测线圈电路板，所述检测线圈电路板设置在屏蔽电路板I和屏蔽电路板II之间，三者紧密贴合成一整体；所述屏蔽电路板I的正反两面上均设置有梳状的屏蔽导线，所有屏蔽导线通过公共连接线连接在一起但不形成环路，且通过一点接地；所述检测线圈电路板所述检测板体的正反两面上沿开孔覆盖检测线圈，本发明采用了屏蔽板-检测板-屏蔽板三层紧压排列的结构，所有屏蔽导线通过单点接地，在屏蔽板上不形成回路，从而使屏蔽板上的所有导线形成一个零电平的等电位封闭式结构，能有效屏蔽磁感应成像技术中电场容性耦合信号的干扰。
1.用于磁感应成像系统的集成屏蔽线圈传感器，其特征在于：所述传感器包括屏蔽电路板I（1）、屏蔽电路板II（2）和检测线圈电路板（3），所述检测线圈电路板（3）设置在屏蔽电路板I（1）和屏蔽电路板II（2）之间，相邻的电路板之间存在隔离间隙，通过装配形成一整体；
所述屏蔽电路板I（1）和屏蔽电路板II（2）的结构相同，均包括屏蔽板体（4），所述屏蔽板体（4）上开设有正方形方孔（5），在屏蔽板体（4）的正反两面上，所述方孔（5）的四周分隔形成四块屏蔽区，相邻屏蔽区之间分别具有一条分隔间隙，各分隔间隙分别是从方孔（5）的四周顶点出发，分别向外延伸得到，每一屏蔽区内均设置有多根沿方孔的边框向外延伸的屏蔽导线（6），处于同一屏蔽区内的屏蔽导线（6）相互平行，形成梳状结构，所有屏蔽导线（6）通过公共连接线连接在一起，使相邻屏蔽导线之间只有一点接触，且公共连接线通过一点接地；所述屏蔽板体4上的分隔间隙与方孔5的对角线延长线重合；
所述检测线圈电路板（3）包括检测板体（7），所述检测板体（7）的中部开设有与方孔（5）相对应的开孔（8），所述检测板体（7）的正反两面上，沿开孔（8）覆盖检测线圈（9），所述检测线圈（9）覆盖的面积小于或等于屏蔽电路板I（1）和屏蔽电路板II（2）上的屏蔽导线所覆盖的面积。
2.根据权利要求1所述的用于磁感应成像系统的集成屏蔽线圈传感器，其特征在于：
同一屏蔽区内的屏蔽导线（6）与其所在屏蔽区对应的方孔边框相垂直，且相邻屏蔽导线（6）间的间距相等。
3.根据权利要求1或2所述的用于磁感应成像系统的集成屏蔽线圈传感器，其特征在于：所述屏蔽电路板I（1）的屏蔽板体上，位于正、反两面的屏蔽导线（6）交错互补。
4.根据权利要求1或2所述的用于磁感应成像系统的集成屏蔽线圈传感器，其特征在于：所述屏蔽电路板II（2）的屏蔽板体上，位于正、反两面的屏蔽导线（6）交错互补。
5.根据权利要求1或2所述的用于磁感应成像系统的集成屏蔽线圈传感器，其特征在于：所述屏蔽电路板I（1）和屏蔽电路板II（2）的屏蔽板体上，对应于检测线圈电路板（3）引出导线的位置处均设置有一圆孔（10），用于将导线引出到焊盘。
6.根据权利要求1或2所述的用于磁感应成像系统的集成屏蔽线圈传感器，其特征在于：所述屏蔽板体（4）和检测板体（7）的四角上分别设置有用于螺栓固定的通孔（11）。
7.根据权利要求1所述的用于磁感应成像系统的集成屏蔽线圈传感器，其特征在于：
8.根据权利要求2所述的用于磁感应成像系统的集成屏蔽线圈传感器，其特征在于：
所述屏蔽导线的直径范围为0.15~0.3mm，并行排列时彼此间距的取值范围为0.15~0.3mm。
9.根据权利要求8所述的用于磁感应成像系统的集成屏蔽线圈传感器，其特征在于：
所述屏蔽导线的直径为0.25mm，并行排列时彼此间距为0.25mm。
用于磁感应成像系统的集成屏蔽线圈传感器
技术领域
[0001] 本发明涉及磁感应信号测量，特别涉及在磁感应医学成像技术中屏蔽容性耦合干扰信号的线圈传感器设计，更具体地说，是涉及一种用于磁感应成像系统的集成屏蔽的线圈传感器。
背景技术
[0002] 磁感应医学成像技术是一种新型的非接触成像技术。该技术通以正弦电流的激励线圈会在周围空间中产生一个时变的主磁场，当生物组织被放置到该主磁场中时，生物组织中会感应出涡流，且涡流的强度正比于物体的电导率，该涡流也会在周围空间中感应出二次时变磁场。
[0003] 时变磁场的测量使用检测线圈实现，根据法拉第电磁感应原理，时变磁场信号转变成线圈输出端的感应电动势信号。但是随时间变化的磁场也会在空间中产生随时间变化的电场，该时变电场会通过容性耦合的方式，直接耦合到检测线圈中，从而叠加在线圈输出端的感应电动势信号中，形成干扰源，对测量的精度产生影响。
[0004] 如何去除时变电场的容性耦合干扰信号时提高磁感应医学成像技术测量精度的关键。因此，在磁感应测量的工程实际中需要设计出一种有效的对时变电场的容性耦合干扰信号进行屏蔽的装置。
发明内容
[0005] 有鉴于此，本发明的目的是提供一种用于磁感应成像系统的集成屏蔽线圈传感器，能够有效屏蔽磁感应成像技术中电场容性耦合信号的干扰。
[0006] 本发明的目的是通过以下技术方案实现的：
[0007] 该用于磁感应成像系统的集成屏蔽线圈传感器，传感器包括屏蔽电路板I、屏蔽电路板II和检测线圈电路板，所述检测线圈电路板设置在屏蔽电路板I和屏蔽电路板II之间，相邻的电路板之间存在隔离间隙，通过装配形成一整体；
[0008] 所述屏蔽电路板I和屏蔽电路板II的结构相同，均包括屏蔽板体，所述屏蔽板体上开设有正方形方孔，在屏蔽板体的正反两面上，所述方孔的四周分隔形成四块屏蔽区，相邻屏蔽区之间的分隔间隙为四条，分别是从方孔的四周顶点出发，分别向外延伸得到，每一屏蔽区内均设置有多根沿方孔的边框向外延伸的屏蔽导线，处于同一屏蔽区内的屏蔽导线相互平行，形成梳状结构，所有屏蔽导线通过公共连接线连接在一起，使相邻屏蔽导线之间只有一点接触，且通过一点接地；
[0009] 所述检测线圈电路板包括检测板体，所述检测板体的中部开设有与方孔相对应的开孔，所述检测板体的正反两面上，沿开孔覆盖检测线圈，所述检测线圈覆盖的面积小于或等于屏蔽电路板I和屏蔽电路板II上的屏蔽导线所覆盖的面积。
[0010] 进一步，同一屏蔽区内的屏蔽导线与其所在屏蔽区对应的方孔边框相垂直，且相邻屏蔽导线间的间距相等；
[0011] 进一步，所述屏蔽电路板I的屏蔽板体上，位于正、反两面的屏蔽导线交错互补；
[0012] 进一步，所述屏蔽电路板II的屏蔽板体上，位于正、反两面的屏蔽导线交错互补；
[0013] 进一步，所述屏蔽电路板I和屏蔽电路板II的屏蔽板体上，对应于检测线圈电路板引出导线的位置处均设置有一圆孔，用于将导线引出到焊盘；
[0014] 进一步，所述屏蔽板体和检测板体的四角上分别设置有用于螺栓固定的通孔；
[0015] 进一步，所述屏蔽板体上的分隔间隙与方孔I的对角线延长线重合；
[0016] 进一步，所述屏蔽导线为细铜线；
[0017] 进一步，所述屏蔽导线的直径范围为0.15~0.3mm，并行排列时彼此间距的取值范围为0.15~0.3mm；
[0018] 进一步，所述屏蔽导线的直径范围为0.25mm，并行排列时彼此间距为0.25mm。
[0019] 本发明的有益效果是：
[0020] 1.本发明采用了屏蔽板-检测板-屏蔽板三层紧压排列的结构，使检测线圈的前后位置均有屏蔽电路板起到屏蔽作用，相对于原有的两层结构来说，其隔阻性能更佳，屏蔽效果更好；
[0021] 2.屏蔽板上的屏蔽线采用梳状细导线设计，所有导线通过单点接地，在屏蔽板上不形成回路，从而使屏蔽板上的所有导线形成一个零电平的等电位封闭式结构，该种屏蔽线结构设计经试验证明，其能有效屏蔽磁感应成像技术中电场容性耦合信号的干扰；
[0022] 3.本发明结构紧凑，制造方便，适合大规模生产和应用。
[0023] 本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书和权利要求书来实现和获得。
附图说明
[0024] 为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
[0025] 图1为本发明的各电路板安装示意图；
[0026] 图2为屏蔽电路板的结构示意图（正面）；
[0027] 图3为屏蔽电路板的结构示意图（反面）；
[0028] 图4为检测线圈电路板的结构示意图（正面）；
[0029] 图5为检测线圈电路板的结构示意图（反面）。
具体实施方式
[0030] 以下将参照附图，对本发明的优选实施例进行详细的描述。应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
[0031] 如图1所示，本发明的集成屏蔽线圈传感器，包括屏蔽电路板I 1、屏蔽电路板II2和检测线圈电路板3，检测线圈电路板3设置在屏蔽电路板I 1和屏蔽电路板II 2之间，相邻的电路板之间存在隔离间隙，通过装配形成一整体；本实施例中，在屏蔽板体4和检测板体7的四角上分别设置有用于螺栓固定的通孔11，三者之间通过塑料螺丝与螺母配合固定连接。
[0032] 如图2和图3所示，屏蔽电路板I 1和屏蔽电路板II 2的结构相同，均包括屏蔽板体4，屏蔽板体4上开设有正方形方孔5，在屏蔽板体4的正反两面上，方孔5的四周分隔形成四块屏蔽区，相邻屏蔽区之间的分隔间隙为四条，分别是从方孔5的四周顶点出发，分别向外延伸得到，每一屏蔽区内均设置有多根沿方孔的边框向外延伸的屏蔽导线6，处于同一屏蔽区内的屏蔽导线6相互平行，形成梳状结构，所有屏蔽导线6通过公共连接线连接在一起，并使得相邻屏蔽导线之间只有一点接触（即所有屏蔽导线之间不形成环路），且通过一点接地；所有导线通过单点接地，在屏蔽板上不形成回路，从而使屏蔽板上的所有导线形成一个零电平的等电位封闭式结构，提升了屏蔽效果。本实施例中，屏蔽板体4上的分隔间隙与方孔5的对角线延长线重合（即分隔间隙与水平方向或是垂直方向的夹角均为135°），从而保证四个屏蔽区的大小相等。
[0033] 作为一种设计方式，如图所示，本实施例中，公共连接线包括了围绕方孔一周的方形导线框12以及与四条分隔间隙部分重合的四角连接导线13，连接导线分别与方形导线框的四角相连。
[0034] 在屏蔽区内，位于方形导线框12的四个边框范围内的屏蔽导线的一端都与方形导线框12相连，另一端向外延伸；而同一屏蔽区内剩下的屏蔽导线均与连接导线13相连，其中，方形导线框并非闭合，有一点是断开的，因此不会造成环路连通的情况。从整体来看，屏蔽电路板上的所有屏蔽导线形成了一个正方形的屏蔽面。
[0035] 本实施例中，同一屏蔽区内的屏蔽导线6与其所在屏蔽区对应的方孔边框相垂直，且相邻屏蔽导线6间的间距相等，从而便于制造，同时使屏蔽覆盖区域均匀，提升屏蔽效果。
[0036] 作为进一步的改进，在屏蔽电路板I 1的屏蔽板体上，位于正、反两面的屏蔽导线6交错互补，同样，在屏蔽电路板II 2的屏蔽板体上，位于正、反两面的屏蔽导线6交错互补，这样做的好处是提高均匀度，保证屏蔽效果。
[0037] 如图4、图5所示，检测线圈电路板3包括检测板体7，检测板体7的中部开设有与方孔5相对应的开孔8，检测板体7的正、反两面上，沿开孔8覆盖检测线圈9，如图所示，所述开孔为方形孔，检测线圈以沿方形孔的四周依次环绕的形式向外延伸，形成方形线圈绕组形式，检测线圈9覆盖的面积小于或等于屏蔽电路板I 1和屏蔽电路板II 2上的屏蔽导线所覆盖的面积，从而保证其屏蔽效果，不会产生屏蔽盲区。
[0038] 作为进一步的改进，在屏蔽电路板I 1和屏蔽电路板II 2的屏蔽板体上，对应于检测线圈电路板3引出导线的位置处均设置有一圆孔10，用于将导线引出到焊盘。
[0039] 本实施例中， 屏蔽导线6为细铜线，其直径为0.25mm，并行排列时彼此间距为0.25mm。
[0040] 经试验证明，本发明的集成屏蔽线圈传感器能够有效隔离磁感应成像技术中电场容性耦合信号的干扰，适合推广使用。
[0041] 最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
