功率二极管器件及其制备方法

摘要

本发明公开了一种功率二极管器件，它包括相层叠设置的衬底、缓冲层、外延层、环形场板、形成肖特基结的金属层，外延层在其与环形场板相邻的一端上具有多个场限环，环形场板上形成有多个呈环形的凹凸部，环形场板的凸部的最高点自该功率部件的内侧向外侧逐渐升高，环形场板的最低点自该功率部件的内侧向外侧逐渐升高，最靠近所述功率二极管器件中心的环形场板向外延层的投影位于最靠近中心的场限环内，金属层覆盖任一个环形场板的凹部，外延层与阴极相电连，金属层与阳极相连。

权利要求

1.一种功率二极管器件，其特征在于：它包括依次相层叠设置的衬底、缓冲层、外延层、环形场板、形成肖特基结的金属层，所述外延层在其与所述环形场板相邻的一端上具有多个场限环，所述环形场板上具有多个呈环形的凹凸部，环形场板的凸部的最高点自该功率二极管器件的内侧向外侧逐渐升高，环形场板的凹部的最低点自该功率二极管器件的内侧向外侧逐渐升高，最靠近所述功率二极管器件中心的环形场板向外延层的投影位于最靠近中心的场限环内，所述金属层覆盖任一个环形场板的凹部，所述外延层与阴极相电连，所述金属层与阳极相连，所述外延层为GaN。

2.根据权利要求1所述的功率二极管器件，其特征在于：所述衬底包括蓝宝石、碳化硅或硅中的一种或几种制成。

3.根据权利要求1所述的功率二极管器件，其特征在于：所述缓冲层包括GaN、AIN中的一种或几种制成。

4.根据权利要求1所述的功率二极管器件，其特征在于：所述环形场板由绝缘材料制成。

5.根据权利要求1所述的功率二极管器件，其特征在于：所述环形场板的每个凹部之间的宽度为0.1-10μm。

6.根据权利要求1所述的功率二极管器件，其特征在于：所述环形场板的每个凹部的最低点至凸部的最高点的距离为0.01-1μm。

7.根据权利要求1所述的功率二极管器件，其特征在于：所述环形场板相邻两个凸部最高点之间的距离为0.01-10μm。

8.根据权利要求1所述的功率二极管器件，其特征在于：所述环形场板的任一个凹部向外延层的投影至少部分的与所述场限环相重合。

9.根据权利要求1所述的功率二极管器件，其特征在于：所述场限环通过外延再生长形成。

10.根据权利要求1所述的功率二极管器件，其特征在于：所述外延层包括层叠设置的第一GaN层以及第二GaN层，所述第一GaN层与缓冲层相邻，所述第二GaN层与环形场板相邻，所述第一GaN层为n++型GaN，所述第二GaN层为n-型GaN或i-GaN，所述场限环为P-GaN，所述阴极与所述第一 GaN层相电连。

11.一种如权利要求1所述的功率二极管器件的制备方法，其特征在于，它包括以下步骤：A)制备衬底与缓冲层，使用金属有机源化学气相沉积系统在缓冲层上外延生长形成外延层；

B)通过半导体微加工工艺在外延层表面形成掩膜，采用干法刻蚀方法开设多个自掩膜表面向外延层延伸的环形槽，该环形槽至少部分的位于外延层内，C)使用金属有机源化学气相沉积系统选择性的在环形槽中外延生长形成场限环；

D)采用等离子体增强化学气相沉积方法在场限环上覆盖绝缘介质制作环形场板；

E)在环形场板上覆盖金属层以形成肖特基结制作阳极；

F)采用半导体微加工方法，将外延层与阴极相电连制作阴极。

说明书

功率二极管器件及其制备方法

技术领域

[0001] 本发明涉及到一种功率二极管器件及其制备方法。

背景技术

[0002] 功率二极管器件要能够承受高电压，器件结构中就必须采用先进的终端结构设计。其结构如附图1所示，此终端结构的作用是削弱电极边缘的电场增强尖峰，使电场分布平坦化，避免器件过早击穿。因此，在高功率肖特基器件的设计过程中，在确定了电压阻断层的掺杂浓度和厚度后，肖特基电极周边的终端结构设计将决定器件能否承受所要求的高电压。

[0003] 场限环（guard ring）是功率二极管器件最常用的终端结构，它的制备工艺对于硅基器件已经非常成熟，如附图2所示，通常通过几个操作步骤完成：

[0004] 按设计生长具有合适掺杂浓度和厚度的N-/N+外延结构；

[0005] 通过半导体微加工工艺在器件表面形成掩膜，进行选择性P型杂质离子注入；

[0006] 去除掩膜，经过热退火后形成P型终端结构；

[0007] 采用半导体微加工方法制作肖特基二极管的阳极和阴极。

[0008] 场限环结构虽然效果很好并被大规模采用到硅基功率电子器件中，但是，这种结构却不能简单地被移植到GaN功率电子器件的工艺流程中。其主要的原因是：在GaN材料中通过离子注入方法进行P型掺杂并不成熟；具体来讲，当被加速的离子注入到单晶材料中时，高能离子将极大地破坏材料晶格的有序性，进而在注入区的材料中形成高密度的晶格缺陷。在传统的硅器件工艺中，只要通过热退火（一般温度在1100度左右）就可完全清除离子注入带来的晶格损伤；但是，由于宽禁带半导体GaN材料的特殊物性，只有采用超过1500度的热处理才有可能清除离子注入带来的晶格损伤。而1500度的热处理可使器件表面的GaN材料分解，使肖特基势垒降低，增加肖特基电极的反向漏电流和减小器件的反向耐压；同时，1500度以上的热处理对退火设备的要求也很高，导致器件制备成本大幅度攀升。

[0009] 综上所述，传统的离子注入场限环工艺不能简单地照搬到功率二极管器件的制备工艺流程中。因此，如何在功率二极管器件中形成可靠的P型场限环终端结构是制备高功率肖特基器件的关键技术。

发明内容

[0010] 针对上述问题，本发明的主要目的是提供一种功率二极管器件及其制备方法，可以有效降低肖特基电极周边的电场强度，提高GaN肖特基器件的反向耐压能力。

[0011] 为了解决上述难题，本发明采取的方案是一种功率二极管器件，它包括相层叠设置的衬底、缓冲层、外延层、环形场板、形成肖特基结的金属层，所述外延层在其与所述环形场板相邻的一端上具有多个场限环，所述环形场板上形成有多个呈环形的凹凸部，环形场板的凸部的最高点自该功率部件的内侧向外侧逐渐升高，环形场板的最低点自该功率部件的内侧向外侧逐渐升高，最靠近所述功率二极管器件中心的环形场板向外延层的投影位于最靠近中心的场限环内，所述金属层覆盖任一个环形场板的凹部，所述外延层与阴极相电连，所述金属层与阳极相连。

[0012] 优选地，所述衬底由包括但不局限于蓝宝石、碳化硅或硅中的一种或几种制成。

[0013] 优选地，所述缓冲层由包括但不局限于GaN、AlN中的一种或几种制成。

[0014] 优选地，所述环形场板由绝缘材料制成。

[0015] 优选地，所述环形场板的每个凹部之间的宽度为0.1-10μm。

[0016] 优选地，所述环形场板的每个凹部的最低点至凸部的最高点的距离为0.01-1μm。

[0017] 优选地，所述环形场板相邻两个凸部最高点之间的距离为0.01-10μm。

[0018] 优选地，所述环形场板的任一个凹部向外延层的投影至少部分的与所述场限环相重合。

[0019] 优选地，所述外延层包括层叠设置的第一GaN层以及第二GaN层，所述第一GaN层与缓冲层相邻，所述第二GaN层与环形场板相邻，所述第一GaN层为n++型GaN，所述第二GaN层为n-型GaN或i-GaN，所述场限环为P-GaN。

[0020] 一种功率二极管器件的制备方法，它包括以下步骤：

[0021] A）制备衬底与缓冲层，使用金属有机源化学气相沉积系统在缓冲层上外延生长形成外延层；

[0022] B）通过半导体微加工工艺在外延层表面形成掩膜，采用干法刻蚀方法开设多个自掩膜表面向外延层延伸的环形槽，该环形槽至少部分的位于外延层内，；

[0023] C) 使用金属有机源化学气相沉积系统选择性的在环形槽中外延生长形成场限环；

[0024] D）采用等离子体增强化学气相沉积方法覆盖绝缘介质制作环形场板；

[0025] E）在环形场板上覆盖金属层以形成肖特基结制作阳极；

[0026] F）采用半导体微加工方法，将外延层与阴极相电连制作阳极。

[0027] 本发明采用以上结构和方法，具有以下优点：

[0028] 1、不仅避免了离子注入和后续的超高温退火工艺，而且综合了P型GaN场限环和介质场板两种高电压终端结构，可有效提高GaN肖特基器件的反向耐压能力。

[0029] 2、优化凹部的深度，宽度和间距能极大的减低电极边缘的电场增强尖峰，并且可以使整个终端结构缩小面积，从而可以在同样面积的晶圆上生产更多的功率二极管器件芯片。

[0030] 3、沟槽式P-型外延GaN加场板终端结构可保证肖特基器件承受大大超过设计要求的电压，从而保证了功率二极管器件的稳定性和可靠性。

附图说明

[0031] 图1为传统的肖特基二极管的结构。

[0032] 图2a为传统肖特基二极管的场限环终端结构形成过程的第一步。

[0033] 图2b为传统肖特基二极管的场限环终端结构形成过程的第二步。

[0034] 图2c为传统肖特基二极管的场限环终端结构形成过程的第三步。

[0035] 图2d为传统肖特基二极管的场限环终端结构形成过程的第四步。

[0036] 图3为本发明中的阴极设置在衬底的背面的功率二极管器件。

[0037] 图4为本发明中的阴极设置在衬底的侧面的功率二极管器件。

[0038] 图5a为本发明中的功率二极管器件制备方法中经过步骤A）后的结构示意图。

[0039] 图5b为本发明中的功率二极管器件制备方法的步骤B）中在外延层表面形成掩膜的结构示意图。

[0040] 图5c为本发明中的功率二极管器件制备方法的步骤B）中形成环形槽后的结构示意图。

[0041] 图5d为本发明中的功率二极管器件制备方法的步骤

[0042] C）中形成场限环的结构示意图。

[0043] 图5e为本发明中的功率二极管器件制备方法中经过步骤D）后的结构示意图。

[0044] 图5f为本发明中的功率二极管器件制备方法中经过步骤E）后的结构示意图。

[0045] 图5g为本发明中的功率二极管器件制备方法中经过步骤F）后的结构示意图。

[0046] 图6为仿真的反向偏压下600V级GaN肖特基二极管器件表面电场的强度分布图。

[0047] 图7a显示了GaN肖特基二极管的逆向I-V曲线图。

[0048] 图7b显示了GaN肖特基二极管的正向I-V曲线图。

[0049] 附图中：1、衬底；2、外延层；21、第一GaN层；22、第二GaN层；3、场限环；4、阴极；5、阳极；6、缓冲层；7、凸部；8、凹部；9、环形场板；10、金属层；11、掩膜。

具体实施方式

[0050] 下面结合说明书附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域的技术人员理解，从而对本发明的保护范围作出更为清楚明确的界定。

[0051] 本发明的第一实施例中：一种功率二极管器件，它包括相层叠设置的衬底1、缓冲层6、外延层2、环形场板9、形成肖特基结的金属层10。

[0052] 外延层2与阴极4相电连，金属层10与阳极5相连。

[0053] 如附图3和4所示，当衬底1为导体时，阴极4可以设置在衬底1的背面。当衬底1为绝缘体或导电性不良的材料时，阴极4可设置在第一GaN层21的侧面。

[0054] 衬底1由包括但不局限于蓝宝石、碳化硅或硅中的一种或多种制成。

[0055] 缓冲层6由包括但不局限于GaN、AlN中的一种或多种制成。

[0056] 外延层2由GaN制成。外延层2包括层叠设置的第一GaN层21以及第二GaN层22，所述第一GaN层21与缓冲层6相邻，所述第二GaN层22与环形场板9相邻，所述第一GaN层21为n++型GaN，所述第二GaN层22为n-型GaN或i-GaN，阴极4与所述第一GaN层21相电连。

[0057] 外延层2在其与所述环形场板9相邻的一端上具有多个场限环3，场限环3为P-GaN。从材料特性上分析，GaN是非常适合制备新型高性能功率电子器件的材料，所制器件性能可以远远超越传统的硅基功率电子器件。GaN具有比Si材料高出一个数量级的击穿电场和更好的耐高温能力。高击穿电场使GaN肖特基二级管可以取代Si PIN高压二极管。受PN结区内少数载流子存贮效应的影响，PIN二极管的开关速度又要比肖特基二极管慢很多，这对高效电源系统的设计和实现是非常不利的。采用基于宽禁带半导体GaN的肖特基整流器恰恰可以解决以上矛盾。GaN肖特基二级管可以采用较小厚度和更高掺杂浓度的电压阻断层，从而器件的串联电阻可以大大降低，使高电压应用成为可能。

[0058] 环形场板9由绝缘材料制成。该种绝缘介质可以是氮化硅SiNx、氧化硅SiOx等。环形场板9上形成有多个呈环形的凹凸部7，环形场板9的凸部7的最高点自该功率部件的内侧向外侧逐渐升高，环形场板9的最低点自该功率部件的内侧向外侧逐渐升高，最靠近所述功率二极管器件中心的环形场板9向外延层2的投影位于最靠近中心的场限环3内，所述金属层10覆盖任一个环形场板9的凹部8。环形场板9的每个凹部8之间的宽度为
0.1-10μm。环形场板9的每个凹部8的最低点至凸部7的最高点的距离为0.01-1μm。环形场板9相邻两个凸部7最高点之间的距离为0.01-10μm。环形场板9的任一个凹部8向外延层2的投影至少部分的与所述场限环3相重合。

[0059] 如附图5a-5g所示的第一实施例中的制备方法，它包括以下步骤：

[0060] A）制备衬底1与缓冲层6，使用金属有机源化学气相沉积系统（MOCVD）在缓冲层6上外延生长结构第一GaN层21和第二GaN，即在生长初期掺杂高浓度的NH3形成n++型GaN，掺杂一定时间后，掺杂相对低浓度的NH3形成n-型GaN或i-GaN；

[0061] B）通过半导体微加工工艺在器件表面形成掩膜11，掩膜11由绝缘介质形成，采用干法刻蚀方法开设多个自掩膜11表面向外延层2延伸的环形槽，该环形槽至少部分的位于外延层2内；

[0062] C) 使用金属有机源化学气相沉积系统选择性的在环形槽中外延生长形成场限环3；

[0063] D）采用等离子体增强化学气相沉积方法覆盖绝缘介质制作环形场板9；

[0064] E）在环形场板9上覆盖金属层10以形成肖特基结制作阳极5；

[0065] F）采用半导体微加工方法，将外延层2与阴极4相电连制作阳极5。

[0066] 将商用软件TCAD对优化了的600V级GaN肖特基二极管具有沟槽式P-型外延GaN加场板终端结构的器件进行模拟（见图6）；从仿真的结果看，器件在承压600V时，肖特基电极附近的最高电场强度<1.7MV/cm，大大低于GaN材料的临界击穿电场强度（3MV/cm）。由此可看出，创新的沟槽式P-型外延GaN加场板终端结构可保证肖特基器件承受大大超过设计要求的600V电压，从而保证了功率二极管器件的稳定性和可靠性。

[0067] 器件的测试结果如图7a和图7b所示：GaN肖特基二极管在反向耐压900V时，漏电流小于200微安，也就是说器件击穿电压将大大超过900V；同时，器件正向导通8A时，正向压降不到2V。这个结果证明了此终端结构和工艺可以使GaN肖特基二极管的反向耐压达到理论预测值。改良后的终端结构将能进一步提高器件的Unclamped Inductive Switching（UIS）能力，显著延长器件的使用生命周期。

[0068] 上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。