本发明提出一种显示面板，包括多条栅极线、多条源极线、以及多个像素单元。每一栅极线在第一方向上延伸，而每一源极线在与第一方向交错的第二方向上延伸。多个像素单元配置形成显示阵列。每一像素单元耦接连续配置的三条栅极线以及连续配置的三条源极线。每一像素单元包括多个像素。关于每一像素单元，介于任一组两相邻的栅极线之间的像素耦接相异的栅极线以及相异的源极线。关于每一像素单元，介于一组两相邻的源极线之间的像素耦接相同的栅极线以及相异的源极线，而介于另一组两相邻的源极线之间的像素耦接相异的栅极线以及相异的源极线。
多条源极线，每一该源极线在一第二方向上延伸，其中，该第二方向与该第一方向交错；以及多个像素单元，配置形成一显示阵列，每一该像素单元耦接所述多条栅极线中连续配置的三条栅极线以及所述多条源极线中连续配置的三条源极线，且每一该像素单元包括多个像素；
其中，关于每一该像素单元，介于任一组两相邻的栅极线之间的像素耦接相异的栅极线以及相异的源极线；
其中，关于每一该像素单元，介于一组两相邻的源极线之间的像素耦接相同的栅极线以及相异的源极线，而介于另一组两相邻的源极线之间的像素耦接相异的栅极线以及相异的源极线；
其中，每一该像素单元耦接连续的第一、第二、与第三栅极线以及连续的第一、第二、与第三源极线，且每一该像素单元包括配置在一子阵列中的第一、第二、第三、与第四像素；
其中，关于每一该像素单元，所述第一与第二像素配置在所述第一与第二栅极线之间、分别耦接所述第二与第一栅极线、且分别耦接所述第二与第三源极线；以及其中，关于每一该像素单元，所述第一与第三像素配置在所述第一与第二源极线之间，且该第三像素耦接该第二栅极线以及该第一源极线。
关于每一该像素单元，所述第二与第四像素配置在所述第二与第三源极线之间，且该第四像素耦接该第三栅极线与该第二源极线。
3.如权利要求2所述的显示面板，其特征在于，所述第三与第四像素配置在所述第二与第三栅极线之间。
关于每一该像素单元，所述第一至第四像素中的每一者包括一储存电容器以及一像素电极；
关于每一该像素单元的该第一像素，该储存电容器耦接该第一栅极线与对应的该像素电极之间；
关于每一该像素单元的该第二像素，该储存电容器耦接该第二栅极线与对应的该像素电极之间；
关于每一该像素单元的该第三像素，该储存电容器耦接该第三栅极线与对应的该像素电极之间；以及关于每一该像素单元的该第四像素，该储存电容器耦接该第二栅极线与对应的该像素电极之间。
关于每一该像素单元，所述第一至第四像素中的每一者耦接一共通导线且具有一像素电极，且所述第一至第四像素中的每一者的一显示电压产生于该共通导线与对应的该像素电极之间；以及关于每一该像素单元，该第一像素的该显示电压的极性相反于该第三像素的该显示电压的极性，且该第二像素的该显示电压的极性相同于该第四像素的该显示电压的极性。
6.如权利要求2所述的显示面板，其特征在于，关于每一该像素单元，在该第一源极线上的一信号的极性相同于在该第三源极线上的一信号的极性，而相反于在该第二源极线上的一信号的极性。
7.如权利要求6所述的显示面板，其特征在于，关于每一该像素单元，在所述第一至第三源极线的每一者上的该信号的极性在正极性与负极性间切换，且在所述第一至第三栅极线中两相邻的栅极线上维持相同极性。
所述多条源极线区分为一第一群组以及一第二群组，该第一群组的源极线上的多个信号的极性相同，且该第二群组的源极线上的多个信号的极性相同；以及该第一群组的源极线上的信号的极性相反于该第二群组的源极线上的信号的极性。
9.如权利要求8所述的显示面板，其特征在于，关于所述第一与第二群组中的每一者，在每一该源极线上的信号的极性在正极性与负极性间切换，且在所述多条栅极线中两相邻的栅极线上维持相同极性。
10.如权利要求2所述的显示面板，其特征在于，关于每一该像素单元，所述第一至第四像素由在所述第一至第三栅极线上的多个信号以四阶定址来驱动。
11.如权利要求10所述的显示面板，其特征在于，关于每一该像素单元，在所述第一与第二栅极线上的信号具有相同的波形。
12.如权利要求1所述的显示面板，其特征在于，所述多个像素单元的所述多个像素是以Cs-on-Gate架构来形成。
13.如权利要求1所述的显示面板，其特征在于，所述多个像素单元的所述多个像素由在所述多条栅极线上的多个信号以四阶定址来驱动。
14.如权利要求13所述的显示面板，其特征在于，关于每一该像素单元，在连续配置的所述三条栅极线中任一组两相邻的栅极线上的信号具有相同波形。
15.如权利要求13所述的显示面板，其特征在于，关于每一该像素单元，在连续配置的所述三条栅极线中另一组两相邻的栅极线上的信号具有相异波形。
显示面板及显示装置
技术领域
[0001] 本发明是有关于一种显示面板，特别是有关于一种具有新像素配置的显示阵列。
背景技术
[0002] 已知的液晶显示面板（liquid crystal display，LCD）可具有一显示阵列，而显示阵列根据储存电容器的形成可区分为Cs-on-Common架构与Cs-on-Gate架构。在具有Cs-on-Common架构的显示阵列中，每一像素的储存电容器形成于像素电极与共通电极之间。因此，储存电容器参考电压是共通电极的电位。在具有Cs-on-Gate架构的显示阵列中，每一像素的储存电容形成在像素电极与前一或后一栅极线之间。因此，储存电容器的参考电压是前一/后一栅极线的电位。当使用Cs-on-Common架构作为显示阵列时，由于需要共通电极的额外连接给每一像素的储存电容，因此，显示阵列的开口率（aperture ratio）降低。由于Cs-on-Common架构具有低开口率所导致的低亮度缺点，因此较常使用Cs-on-Gate架构。同时，为了降低闪烁（flicker）以及二重像（crosstalk），通常使用点反转（dot inversion）驱动方法来驱动像素以达到更好的影像品质。然而，点反转驱动方法会导致较大的功率消耗。
[0003] 因此，期望提供一种解决上述问题且具有新像素配置的显示阵列。
发明内容
[0004] 本发明提供一种显示面板，其包括多条栅极线、多条源极线、以及多个像素单元。每一栅极线在第一方向上延伸。每一源极线在第二方向上延伸，其中，第二方向与第一方向交错。多个像素单元配置形成显示阵列。每一像素单元耦接多条栅极线中连续配置的三条栅极线以及多条源极线中连续配置的三条源极线，且每一像素单元包括多个像素。关于每一像素单元，介于任一组两相邻的栅极线之间的像素耦接相异的栅极线以及相异的源极线。关于每一像素单元，介于一组两相邻的极线之间的像素耦接相同的栅极线以及相异的源极线，而介于另一组两相邻的源极线之间的像素耦接相异的栅极线以及相异的源极线。
[0005] 在一实施例中，多条源极线区分为第一群组以及第二群组。第一群组的源极线上的信号的极性相同，且第二群组的源极线上的信号的极性相同。此外，第一群组的源极线上的信号的极性相反于第二群组的源极线上的信号的极性。
[0006] 在另一实施例中，多个像素单元的像素系以Cs-on-Gate架构来形成。多个像素单元的像素系由在多条栅极线上的信号以4-阶定址来驱动。
附图说明
[0007] 为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
[0008] 图1表示根据本发明实施例的显示面板；
[0009] 图2说明在图1的显示面板中，于栅极线的驱动期间内源极线上的资料信号的极性切换；
[0010] 图3表示在图1的显示面板中，多个像素的显示电压的极性分布；
[0011] 图4表示在图1的显示面板中，栅极线上的扫描信号的波形；
[0012] 图5根据本发明实施例，图1的显示面板中的像素布局；以及
[0013] 图6表示根据本发明实施例的显示装置。
[0014] 主要元件符号说明：
[0015] 1～显示面板；
[0016] 6～显示装置；
[0017] 10～显示阵列；
[0018] 60～背光单元；
[0019] CS00、CS01、CS10、CS11～储存电容器；
[0020] D1～水平方向；
[0021] D2～垂直方向；
[0022] DU11、DU13、DU15、DU31、DU33、DU35、DU51、DU53、DU55～像素单元；
[0023] EGL0…GL6～栅极线的致能期间；
[0024] GL0…GL6～栅极线；
[0025] GP0、GP1～群组；
[0026] P00、P01、P02、P03、P10、P 11、P12、P13、P20、P21、P30、P31～像素；
[0027] PE00、PE01、PE10、PE11～像素电极；
[0028] SL0…SL6～源极线；
[0029] SS0…SS6～扫描信号；
[0030] T00、T01、T10、T11～开关晶体管；
[0031] VGH、VGL、VGSH、VGSL～电压位准。
具体实施方式
[0032] 为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
[0033] 图1表示根据本发明实施例的显示面板1。参阅图1，显示面板1包括多条栅极线GL、多条源极线SL、以及多个像素单元DU。在图1的实施例中，是以七条栅极线GL0-GL6以及七条源极线SL0-SL6为例。如图1所示，栅极线GL0-GL6的每一者在第一方向上延伸，例如显示面板1的水平方向D1；而源极线SL0-SL6的每一者在第二方向上延伸，例如显示面板1的垂直方向D2。栅极线GL0-GL6系依序地致能。多个像素单元DU配置形成一显示阵列10，且每一像素单元包括配置在一个子阵列的数个像素。根据此实施例，四个相邻像素分组成为一像素单元DU。举例来说，四个像素P00、P01、P10、与P11分组成为一像素单元DU11；四个像素P02、P03、P12、与P13分组成为一像素单元DU13；四个像素P20、P21、P30、与P31分组成为一像素单元DU31。像素单元DU15、DU33、DU35、DU51、DU53、与DU55系以上述像素单元DU11、DU13、与DU31的群组来定义。所述像素单元具有相同的像素配置，且像素单元的每一像素包括开关晶体管T、像素电极PE、以及储存电容器CS。在此实施例中，所述像素系以Cs-on-Gate架构来形成。在下文，系以像素单元DU11为例来叙述像素配置，而其他的像素单元具有相同的像素配置。
[0034] 参阅图1，像素单元DU11耦接三条栅极线GL0-GL2以及三条源极线SL0-SL2。栅极线GL0-GL2依序配置，且源极线SL0-SL2依序配置。因此，栅极线GL0-GL2的配置具有两组两相邻的栅极线：一组包括栅极线GL0与GL1，而另一组包括栅极线GL1与GL2。此外，源极线SL0-SL2的配置也具有两组两相邻源极线：一组包括源极线SL0与SL1，而另一组包括源极线SL1与SL2。配置在一个子阵列的四个像素P00、P01、P10、与P11定义成像素单元DU11。以在像素单元DU11的水平方向D1上的像素配置的角度来看，像素P00与P01系配置在水平方向D1上且在一组两相邻栅极线GL0与GL1之间，而像素P10与P11系配置在水平方向D1上且在一组两相邻栅极线GL1与GL2之间。以在像素单元DU11的垂直方向D2上的像素配置的角度来看，像素P00与P10系配置在垂直方向D2上且在一组两相邻源极线SL0与SL1之间，而像素P01与P11系配置在垂直方向D2上且在一组两相邻源极线SL1与SL2之间。
[0035] 关于像素P00，开关晶体管T00的栅极耦接栅极线GL1，开关晶体管T00的漏极耦接源极线SL1，且储存电容器CS00耦接于栅极线GL0与像素电极PE00之间。关于像素P01，开关晶体管T01的栅极耦接栅极线GL0，开关晶体管T01的漏极耦接源极线SL2，且储存电容器CS01耦接于栅极线GL1与像素电极PE01之间。关于像素P10，开关晶体管T10的栅极耦接栅极线GL1，开关晶体管T10的漏极耦接源极线SL0，且储存电容器CS10耦接于栅极线GL2与像素电极PE10之间。关于像素P11，开关晶体管T11的栅极耦接栅极线GL2，开关晶体管T11的漏极耦接源极线SL1，且储存电容器CS11耦接于栅极线GL1与像素电极PE11之间。
[0036] 根据上述每一像素单元的像素配置，每一像素单元耦接连续配置的三条栅极线以及连续配置的三条源极线。关于每一像素单元，配置在此三条栅极线中任一组两相邻栅极线之间的两像素分别耦接此组两相邻栅极线，且分别耦接此三条源极线中的两源极线。配置在此三条源极线中一组两相邻源极线之间的两像素耦接此三条栅极线中的相同栅极线，且分别耦接此组两源极线。配置在其他组的两相邻源极线之间的两像素则分别耦接在此三条栅极线中的两栅极线，且分别耦接此组两相邻源极线。
[0037] 根据像素单元的像素配置，源极线SL0-SL6被区分为两组GP0与GP1。源极线SL0、SL2、SL4、与SL6归属于群组GP0，而源极线SL1、SL3、与SL5归属于群组GP1。在属于相同群组的源极线上的资料信号具有相同极性。在每一源极线上的资料信号的极性在正极性与负极性之间切换，且在一组两相邻栅极线的致能期间内维持相同极性。详细来说，分别位于源极线SL0、SL2、SL4、与SL6（归属于群组GP0）上资料信号SD0、SD2、SD4、与SD6的极性相同，而分别位于源极线SL1、SL3、与SL5（归属于群组GP1）上资料信号SD1、SD3、与SD5的极性相同。然而，分别位于源极线SL0、SL2、SL4、与SL6（归属于群组GP0）上资料信号SD0、SD2、SD4、与SD6的极性相反于分别位于源极线SL1、SL3、与SL5（归属于群组GP1）上资料信号SD1、SD3、与SD5的极性。在下文中，位于一源极线上的资料信号的极性切换将借由栅极线GL1-GL4的致能期间来说明。如图2所示，在群组GP0中，在一源极线上的资料信号的极性（举例来说，在源极线SL0上资料信号SD0的极性）于正极性（+）与负极性（-）之间切换，图2中，标号EGL0-EGL6分别表示栅极线GL0-GL6的致能期间。参阅图2，在栅极线GL1与GL2的致能期间EGL1与EGL2，在源极线SL0上资料信号SD0的极性处于正极性（+）。接着，在源极线SL0上资料信号SD0的极性由正极性（+）切换为负极性（-），且在栅极线GL3与GL4的致能期间EGL3与EGL4中维持负极性（-）。之后，在源极线SL0上资料信号SD0的极性由负极性（-）切换为正极性（+），且在栅极线GL5与GL6的致能期间EGL5与EGL6中维持正极性（+）。
[0038] 如图2所示，在群组GP1中，在一源极线上资料信号的极性（举例来说，在源极线SL1上资料信号SD1的极性）于正极性（+）与负极性（-）之间切换。参阅图2，在栅极线GL1与GL2的致能期间EGL1与EGL2，在源极线SL1上资料信号SD1的极性处于负极性（-），其相反于归属于群组GP0的源极线SL0上资料信号SD0的极性（正极性）。接着，在源极线SL1上资料信号SD1的极性由负极性（-）切换为正极性（+），其相反于归属于群组GP0的源极线SL0上资料信号SD0的极性（负极性），且在栅极线GL3与GL4的致能期间EGL3与EGL4中维持正极性（+）。之后，在源极线SL0上资料信号SD0的极性由正极性（+）切换为负极性（-），且在栅极线GL5与GL6的致能期间EGL5与EGL6中维持负极性（-）。
[0039] 在此实施例中，系以七条栅极线GL0-GL6为例，然而，不论栅极线的数量为何，在每一源极线上的资料信号的极性都是在正极性与负极性间切换，且维持一组两相邻栅极线的致能期间维持相同极性。在一些实施例中，于致能栅极线的一开始以及/或结束，在仅一条栅极线的致能期间中，每一源极线上的资料信号的极性维持不变。举例来说，例如，群组GP0的每一源极线上的资料信号的极性仅在第一个栅极线GL0的致能期间中维持正极性，而在群组GP1的每一源极线上的资料信号的极性仅在第一个栅极线GL0的致能期间中维持负极性。
[0040] 现有技术已知，关于每一像素，显示电压系形成于一共通导线（形成在像素电极PE的上或的下的导线）与对应的像素电极PE之间。在此实施例中，共通导线载有直流电压信号。如上所述，栅极线GL0-GL6依序地致能。借由实施栅极线GL0-GL6的致能时序以及上述资料信号的极性切换给图1的像素配置，像素中显示电压的极性可如图3所示。关于每一像素单元，例如关于像素单元DU11，像素P00的显示电压的极性相反于像素P10的显示电压的极性，而像素P01的显示电压的极性相反于像素P11的显示电压的极性。参阅图3，对于整体的面板1而言，多个像素的显示电压的极性分布并非普遍常见的，例如线反转驱动及点反转驱动。极性分布包括线反转与点反转的交替。使得显示面板1的低闪烁（flicker）以及二重像（crosstalk）可因此降低，以获得较佳的影像品质。
[0041] 在此实施例中，由于像素系以Cs-on-Gate架构来形成，因此，像素由分别在栅极线GL0-GL6上的扫描信号SS0-SS6以四阶定址来驱动，以降低功率消耗。如图4所示，每一扫描信号在四个电压位准VGH、VGL、VGSH、与VGSL之间改变。分别在栅极线GL0、GL1、GL4、与GL5上的扫描信号SS0、SS1、SS4、与SS5具有相同的波形，而分别在栅极线GL2、GL3、与GL6上的扫描信号SS2、SS3、与SS6具有相同的波形。从另一角度来看，关于每一像素单元，例如关于耦接栅极线GL0-GL2的像素单元DU11，分别位于在栅极线GL0-GL2中一组两相邻栅极线GL0与GL1上的扫描信号SS0与SS1具有相同波形，而分别位于在栅极线GL0-GL2中另一组两相邻栅极线GL1与GL2上的扫描信号SS1与SS2具有相异波形。关于每一像素单元，例如关于耦接栅极线GL2-GL4的像素单元DU31，分别位于在栅极线GL2-GL4中一组两相邻栅极线GL2与GL3上的扫描信号SS2与SS3具有相同波形，而分别位于在栅极线GL2-GL4中另一组两相邻栅极线GL3与GL4上的扫描信号SS3与SS4具有相异波形。
[0042] 图5表示根据本发明实施例，显示面板1的一像素的布局。在图5中，以像素P00为例来清楚说明。开关T00的栅极耦接栅极线GL1，且晶体管T00的源极耦接源极线SL1。储存电容器CS00形成于栅极线GL0与像素电极PE00之间。
[0043] 根据上述实施例，借由使用图1所示的像素配置以及图3所示资料信号的极性切换，极性分布包括了交替的线反转驱动以及点反转驱动，且像素系以图4的四阶定址来驱动。因此，显示面板1的低闪烁以及二重像可降低，以获得较佳的影像品质，且其功率信号也可降低。此外，显示面板1的像素可以Cs-on-Gate架构来形成。借此，显示面板1具有较高的开口率，且像素以四阶定址来驱动来降低功率消耗。
[0044] 图6表示根据本发明实施例的显示装置。如图6所示，显示装置6包括背光单元60以及图1的显示面板1。背光单元60配置在显示面板1的一侧，以提供光线至显示面板，使得显示面板1可使用显示阵列10的配置与光线亮度来显示影像。
[0045] 虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
