一种片式热敏电阻器及其制造方法

摘要

本发明涉及热敏电阻器技术领域，特别是一种片式热敏电阻器及其制造方法。该片式热敏电阻器包括基片，基片的上端面设有底层电极，底层电极的上端面设有热敏电阻层，热敏电阻层的上端面的两侧分别设有上层电极，所述热敏电阻层的上端面的中部设有保护层，且保护层位于两侧的上层电极的中间。利用厚膜成膜技术或薄膜成膜技术来制造该片式热敏电阻器，使得其体积减小、重量减轻，热敏性提高、阻值精度高。

权利要求

1.一种片式热敏电阻器的制造方法，其特征在于：其包括以下步骤：步骤1：运用薄膜成膜技术在基片上形成底层电极；

在步骤1采用薄膜成膜技术时，使用薄膜沉积工艺，将金、钯、铂、银中的其中几种的合金，或是将镍、铬的合金，沉积在基片上形成具有导体功能膜层的底层电极；

步骤2：运用薄膜成膜技术，在底层电极的上面，形成热敏电阻层；使用薄膜沉积工艺，将锰、镍、铜、铁、银中的一种或其中几种的合金，沉积在底层电极上，形成热敏电阻层半成品；再将该半成品放入300至500℃的热处理箱中进行热处理，以形成具有电阻功能的热敏电阻层；

步骤3：使用薄膜沉积工艺，将金、钯、铂、银中的一种或其中几种的合金，分别沉积在热敏电阻层上端面的两侧上，并形成上层电极；

步骤4：运用厚膜成膜技术或薄膜成膜技术，在热敏电阻层的上端面中间形成保护层，且保护层位于两侧的上层电极之间；其中保护层的材料是树脂体系或硅的化合物体系。

2.根据权利要求1所述的一种片式热敏电阻器的制造方法，其特征在于：步骤1之前还有：步骤0：在基片上设置横向划槽和纵向划槽，横向划槽和纵向划槽将基片分隔成形状、大小相同的基片单体；

步骤4之后还有：

步骤5：沿着基片上的横向划槽和纵向划槽，将步骤5的产品分割成多个片式热敏电阻器单体。

3.根据权利要求1所述的一种片式热敏电阻器的制造方法，其特征在于：步骤5后还有：步骤6：对片式热敏电阻器单体进行性能测试，分选，包装，入库。

4.根据权利要求1所述的一种片式热敏电阻器的制造方法，其特征在于：在进行步骤1后，还需要进行：步骤1.1：采用半导体工艺的光刻掩膜湿法蚀刻法、印刷掩膜溅射法、机械掩膜溅射法中的任何一种对底层电极进行图形化。

5.根据权利要求1所述的一种片式热敏电阻器的制造方法，其特征在于：步骤4使用厚膜成膜技术，保护层采用树脂体系材料，使用丝网印刷的方式，将树脂体系的浆料印刷在热敏电阻层两侧的上层电极之间，形成保护层半成品；再将该半成品放入200℃低温固化炉或固化箱中，进行低温固化，以形成具有保护功能的保护层。

6.根据权利要求1所述的一种片式热敏电阻器的制造方法，其特征在于：步骤4使用薄膜成膜技术，保护层的材料为硅的化合物，使用薄膜沉积工艺，将硅的化合物沉积在热敏电阻层上形成具有保护功能的保护层。

说明书

一种片式热敏电阻器及其制造方法

技术领域

[0001] 本发明涉及热敏电阻器技术领域，特别是一种片式热敏电阻器及其制造方法。

背景技术

[0002] 目前，已有多种片式热敏电阻器的设计方案，最具代表的片式热敏电阻器，如图1所示，它包括：电阻体100、位于上下面两侧的侧面电极101、位于左右两侧内层的银电极102、位于左右两侧的内外层中间的镍电极103、位于左右两侧外层的锡电极104以及用于包封的保护层105。上述片式热敏电阻器制造方法包括如下步骤：A、制作电阻体100，材料为过渡金属Mn、Co、Cu、Ni、Fe的氧化物，先将它们按一定比例混合并研磨成需求的粒度；再加入有机溶剂和有机纤维，充分搅拌，形成浆糊状；通过流延工艺，将该浆糊状的热敏材料流延形成厚度为几十微米至几百微米的薄膜片，再经过叠层、压片、干燥，烧结等工序，并重复数次；然后，经过切割工序，裁切出相应阻值和尺寸大小的电阻体，再经过各种老化、敏化等步骤制得最终的电阻体。B：在已烧结成型的电阻体的上下两面，印刷烧结侧面电极101。C：在电阻体100的表面除左、右两侧和上下面电极位置以外部位，涂封上保护层105。C：在电阻体
100的左、右两侧涂附上银电极102；将上下面电极连接导通。D：以电镀方式，在银电极形成端头镍电极103和锡电极104。

[0003] 在上述片式热敏电阻器制程存在以下问题：

[0004] 1．制造过程较复杂，时间较冗长。

[0005] 上述热敏电阻器电阻体层由一层过度金属氧化物组成，在两端涂银制作电极通过电镀生成，但其电阻体材料制作复杂,难度高，必需的生产步骤多达二十几项，造成制程无法缩短，加上切割、老化、敏化等工序，操作复杂，耗时甚多，较难控制。

[0006] 2．制造成本较高

[0007] 由于上述制程包括多个流程，所用材料和人工成本都较多，产量低、造成制造成本较高。

[0008] 3．体积大、重量重、物理强度较差、热敏特性较差。

[0009] 上述热敏电阻器用流延工艺生产，其产品厚度通常是厚膜丝网印刷工艺产品的2到3倍。由于流延工艺生产的热敏电阻器是电阻体式，电阻器的物理强度取决于电阻体的强度，所以流延工艺生产的热敏电阻器抗物理冲击的能力较差。由于流延工艺生产的电阻器体积大，也造成其在热响应时间长，耗散系数大，自恢复性能差等缺点。

发明内容

[0010] 本发明的目的在于解决现有技术的不足，提供一种体积小、阻值精度高、工艺简单的片式热敏电阻及其制造方法。

[0011] 为达到上述目的，本发明采用的技术方案为：

[0012] 一种片式热敏电阻器，包括基片，基片的上端面设有底层电极，底层电极的上端面设有热敏电阻层，热敏电阻层的上端面的两侧分别设有上层电极，所述热敏电阻层的上端面的中部设有保护层，且保护层位于两侧的上层电极的中间。

[0013] 其中，基片采用绝缘材料制作，如陶瓷，形成绝缘陶瓷基片；底层电极的材料可以是金、钯、铂、银中的一种或其中几种的合金，也可以是镍、铬中的一种金属或其合金。

[0014] 热敏电阻层材料的材质可以为锰、钴、镍、铜、铁、银中的一种或几种的合金。

[0015] 上层电极的材料可以是金、钯、铂、银中的一种或几种的合金。

[0016] 保护层的材料可以是树脂体系，如环氧树脂或酚醛树；或硅的化合物体系，如氮化硅。

[0017] 一种片式热敏电阻器的制造方法，包括以下步骤：

[0018] 步骤1：在基片上设置横向划槽和纵向划槽，横向划槽和纵向划槽将基片分隔成形状相同大小的基片单体；

[0019] 步骤2：运用厚膜成膜技术或薄膜成膜技术，在基片上形成底层电极；

[0020] 步骤3：运用薄膜成膜技术，在底层电极的上面，形成热敏电阻层；使用薄膜沉积工艺，将锰、钴、镍、铜、铁、银中的一种或其中几种的合金，沉积在底层电极上，形成热敏电阻层半成品；再将该半成品放入300至500℃的热处理箱中进行热处理，以形成具有电阻功能的热敏电阻层；

[0021] 步骤4：使用薄膜沉积工艺，将金、钯、铂、银中的一种或其中几种的合金，分别沉积在热敏电阻层上端面的两侧上，并形成上层电极；

[0022] 步骤5：运用厚膜成膜技术或薄膜成膜技术，在热敏电阻层的上端面中间形成保护层，且保护层位于两侧的上层电极之间；其中保护层的材料是树脂体系，如环氧树脂或酚醛树；或硅的化合物体系，如氮化硅。

[0023] 步骤6：沿着基片上的横向划槽和纵向划槽，将步骤5的产品分割成多个片式热敏电阻器单体。

[0024] 其中，步骤6后还有：

[0025] 步骤7：对片式热敏电阻器单体进行性能测试，分选，包装，入库。

[0026] 其中，在步骤2采用厚膜成膜技术时，使用丝网印刷的方式，将金、钯、铂、银中的一种或其中几种的合金的导体浆料印刷在基片上，形成底层电极半成品；再将该半成品放入850℃高温炉中烘烤，以形成具有导体功能膜层的底层电极；

[0027] 其中，在步骤2采用薄膜成膜技术时，使用薄膜沉积工艺，将金、钯、铂、银中的一种或其中几种的合金，或是将镍、铬中的一种或其合金，沉积在基片上形成具有导体功能膜层的底层电极。

[0028] 在进行步骤2后，还需要进行步骤2.1，底层电极的图形化，采用半导体工艺的光刻掩膜湿法蚀刻法（在底层电极层形成一层感光膜进行光刻图案化，利用湿法蚀刻法将电极图形外的多余部分去除)、印刷掩膜溅射法、机械掩膜溅射法中的任何一种对底层电极进行图形化，本发明对此不作限制。

[0029] 其中，薄膜沉积工艺包括：热蒸镀、溅射、化学气相沉积、等离子增强型化学气相沉积法。

[0030] 其中，步骤5使用厚膜成膜技术时，保护层采用树脂体系材料，使用丝网印刷的方式，将树脂体系的浆料印刷在热敏电阻层两侧的上层电极之间，形成保护层半成品；再将该半成品放入200℃低温固化炉或固化箱中，进行低温固化，以形成具有保护功能的保护层。

[0031] 其中，步骤5使用薄膜成膜技术时，保护层的材料为硅的化合物，使用薄膜沉积工艺，将硅的化合物沉积在基片上形成具有保护功能的保护层。

[0032] 其中，基片采用绝缘陶瓷基片。

[0033] 本发明的有益效果为：本发明结构简单，电极层相对较少，有效的减少体积和重量，成本低；本发明在使用时，通过上层电极与电路板焊盘焊接，相当于热敏电阻层直接与电路板连接，提高热敏电阻的热响应速度。其次，本发明的制造方法工艺简单，提高热敏电阻器的热敏特性、阻值精度。

附图说明

[0034] 图1为现有技术的示意图。

[0035] 图2为本发明产品的示意图。

[0036] 图3为本发明产品制作过程步骤1的示意图。

[0037] 附图标记为：

[0038] 100——电阻体                          101——侧面电极

[0039] 102——银电极                          103——镍电极

[0040] 104——锡电极                          105——保护层

[0041] 200——基片                            201——底层电极

[0042] 202——热敏电阻层                    203——上层电极

[0043] 204——保护层                          11——横向划槽

[0044] 12——纵向划槽。

具体实施方式

[0045] 下面结合附图和具体实施方式对本发明做进一步地说明。

[0046] 实施例1：参见附图2；一种片式热敏电阻器，包括基片200，基片200的上端面设有底层电极201，底层电极201的上端面设有热敏电阻层202，热敏电阻层202的上端面的两侧分别设有上层电极203，所述热敏电阻层202的上端面的中部设有保护层204，且保护层204位于两侧的上层电极203的中间。

[0047] 其中，基片200采用绝缘材料制作，如陶瓷，形成绝缘陶瓷基片200；底层电极201的材料可以是金、钯、铂、银中的一种或其中几种的合金，也可以是镍、铬中的一种金属或其合金。

[0048] 热敏电阻层202材料的材质可以为锰（Mn）、钴（Co）、镍（Ni）铜（Cu）、铁(Fe)、银（Ag）中的一种或几种的合金。

[0049] 上层电极203的材料可以是金、钯、铂、银中的一种或几种的合金。

[0050] 保护层204的材料可以是铅-硼-硅玻璃体系，如铅玻璃、硼硅玻璃、硼硅铅玻璃，可以是树脂体系，如环氧树脂或酚醛树脂，也可以是硅的化合物，如二氧化硅、氮化硅；以及其他绝缘物质。

[0051] 实施例2：一种片式热敏电阻器的制造方法，包括以下步骤：

[0052] 步骤1：如图3所示，在基片200上设置横向划槽11和纵向划槽12，横向划槽11和纵向划槽12将基片200分隔成形状相同大小的基片单体；

[0053] 步骤2：运用厚膜成膜技术在基片200上形成底层电极201；具体操作为：其中，使用丝网印刷的方式，将金、钯、铂、银中的一种或几种的合金的导体浆料印刷在基片200上，形成底层电极201半成品；再将该半成品放入850℃高温炉中烘烤，以形成具有导体功能膜层的底层电极201；

[0054] 步骤3：运用薄膜成膜技术，在底层电极201的上面，形成热敏电阻层202；使用薄膜沉积工艺，将锰、钴、镍、铜、铁、银中的一种或几种的合金，沉积在底层电极201上，形成热敏电阻层202半成品；再将该半成品放入300至500℃的热处理箱中进行热处理，以形成性能稳定的具有电阻功能的热敏电阻层202；其中热处理箱的温度在350℃至450℃为较佳选择，最好是在400℃；

[0055] 步骤4：运用薄膜成膜技术，使用薄膜沉积工艺，将金、钯、铂、银中的一种或几种的合金，分别沉积在热敏电阻层202的两侧上，并形成上层电极203。

[0056] 步骤5：运用厚膜成膜技术在热敏电阻层202的上端面中间形成保护层204，且保护层204位于两侧的上层电极203之间；其中保护层204的材料是树脂体系，如环氧树脂或酚醛树脂；或硅的化合物体系，如氮化硅。具体操作为：采用树脂体系材料，使用丝网印刷的方式，将树脂体系的浆料印刷在热敏电阻层202上，且位于两侧的上层电极203之间，形成保护层204半成品；再将该半成品放入200℃低温固化炉（或固化箱）中，进行低温固化，以形成具有保护功能的保护层204。

[0057] 步骤6：沿着基片200上的横向划槽11和纵向划槽12，将步骤5的产品分割成多个片式热敏电阻器单体。

[0058] 其中，步骤6后还有：步骤7：对片式热敏电阻器单体进行性能测试，分选，包装，入库。

[0059] 进行步骤2后，形成的底层电极201的面积过大，需要将底层电极201图形化。还需要进行：

[0060] 步骤2.1，底层电极201的图形化，可采用半导体工艺的光刻掩膜湿法蚀刻法（在底层电极201层形成一层感光膜进行光刻图案化，利用湿法蚀刻法将电极图形外的多余部分去除)、印刷掩膜溅射法、机械掩膜溅射法中的任何一种，本发明对此不作限制。

[0061] 其中，薄膜沉积工艺包括：热蒸镀、溅射、化学气相沉积、等离子增强型化学气相沉积法。

[0062] 其中，基片200采用绝缘陶瓷基片。

[0063] 实施例3：一种片式热敏电阻器的制造方法，其步骤与实施例2不同之处在于：

[0064] 在步骤2采用薄膜成膜技术在基片200上形成底层电极201；具体为：使用薄膜沉积工艺，将金、钯、铂、银中的一种或其合金，或是将镍、铬中的一种或其合金，沉积在基片200上形成具有导体功能膜层的底层电极201。

[0065] 实施例4：一种片式热敏电阻器的制造方法，其步骤与实施例2不同之处在于：

[0066] 步骤5运用薄膜成膜技术在热敏电阻层202的上端面中间形成保护层204，保护层204的材料为硅的化合物，使用薄膜沉积工艺，将硅的化合物沉积在热敏电阻层202上形成具有保护功能的保护层204。

[0067] 实施例5：一种片式热敏电阻器的制造方法，其步骤与实施例3不同之处在于：

[0068] 步骤5运用薄膜成膜技术在热敏电阻层202的上端面中间形成保护层204，保护层204的材料为硅的化合物，使用薄膜沉积工艺，将硅的化合物沉积在基片200上形成具有保护功能的保护层204。

[0069] 以上仅是本申请的较佳实施例，在此基础上的等同技术方案仍落入申请保护范围。