本发明涉及一种用于LTE基带降低峰均比的方法。本发明的主要步骤包括：一级降峰均比：根据一次降峰均比的设计需求及评估的阈值peak_thr_0，检测输入时域信号中若干超过阈值门限的峰值，产生相同数量的消峰核并叠加产生最终的对消核与原始时域信号叠加，进行第一级降峰均比处理，输出处理后的时域信号；N级降峰均比：进行第N级降峰均比迭代处理，输出N级迭代降峰均比的最终信号。有如下优点：1.实现简单，配置灵活的特点，有效抑制信号失真传输；2.适用于各种无线通信系统对降低信号峰均比，抑制信号失真传输的要求。
1.一种用于LTE基带降低峰均比的方法，基于FPGA，其特征在于，包括以下步骤：步骤1，用户通过FPGA配置降低峰均比的迭代级数M、第m级迭代的阈值门限peak_thr_m、第m级迭代中检测的峰值个数Hm+1及从Hm+1个峰值中选择进行消峰处理的消峰个数Nm+1，其中，M取1、2···P，P为正整数；m取0、1···M-1；每级迭代的消峰个数Nm+1的确定方法如下：用户确定超过m级迭代的阈值门限peak_thr_m的前Hm+1个最大峰值中的前Nm+1个最大峰值进行消峰处理；
步骤2，输入控制模块对输入数据进行分流，同时送往输入存储模块和峰值检测模块；
步骤3，峰值检测模块对步骤2中分流的原始时域信号的幅度超过阈值门限的峰值位置、对应的I,Q数据及幅度值的平方进行检测和缓存，检测和缓存信号的幅度依据步骤1中设定的每级迭代的阈值门限peak_thr_m及每级迭代的消峰个数Nm+1，检测和缓存信号的幅度超过设定的每级迭代的阈值门限peak_thr_m的Nm+1个最大峰值的位置及其对应的幅度和相位信息，然后根据阈值门限对峰值信号进行幅度和相位调整；
所述步骤3中，从检测到的超过第m级迭代的阈值门限peak_thr_m的前Hm+1个最大峰值中比较、选择前Nm+1个最大峰值的FPGA实现方法如下：步骤6.1，从输入的数据中，选取前Hm+1个幅值超过阈值的点，和对应的模，索引值一起存入Hm+1个寄存器中；
步骤6.2，从Hm+1个寄存器中，选取Nm+1个最大的幅值，并将其对应的寄存器保存，方法是：首先将第0～(Nm+1-1)个寄存器中的内容存入Nm+1个最大值寄存器组中，从第Nm+1～(Hm+1-1)个寄存器中，依次取出模值，与最大值寄存器组内的模值相比较，当发现第Nm+1～(Hm+1-1)个寄存器中的模值比最大值寄存器组中某个寄存器中模值大时，则替换该寄存器；
步骤A：根据预留子载波的位置生成时域降峰核kernel；
步骤B：对频域信号X，先通过IDFT变化到时域信号x；
步骤C：设定阈值门限threshold，确定峰值及其位置pospeak，则峰值集SA包括所有峰值采样点；
步骤4，消峰核产生模块根据步骤3中检测的峰值位置将核循环移位，
对核进行幅度和相位调整，然后将所有经过循环移位后的多个对消核累加，得到最终的对消核，产生最终对消核的方法如下：将完成步骤4中所有经过循环移位后的多个对消核累加得到最终的对消核p_core_sum，用步骤B中的原始时域信号x与p_core_sum相减，得到降峰后的时域信号xnew；消峰核采用高斯窗作为频域的预留子载波信号，其表达式为：
其中，α＝0.05，是标准差的倒数，决定窗的宽度，L是预留子载波的个数；根据FFT性质，将产生的高斯核变换到时域，取出实数得到相位为0的实数核，将其存入一个ROM中形成一个查找表，所表示的kernel核表示为ker nel＝real(IFFT(G[m+1]))
对每一峰值计算K＝(|A|-Ath)*(A/|A|)，其中A为峰值对应的数据，Ath为幅度门限值，在所有的峰值经过K＝(|A|-Ath)*(A/|A|)计算完毕之后，峰值检测模块将保存的查找表索引值送入到此模块，每一个索引值对应一个相应的查找表；每个查找表由一块(width16)*(depth2048)的ROM构成；读查找表地址从索引值开始递增，当地址到达ROM底部时(2048),返回顶部(0)继续读取；
索引值送到后，查找表的内容将根据索引值连续输出；将每个输出和对应的K＝(|A|-Ath)*(A/|A|)相乘，并将所有的乘积累加后输出，当选取的波峰值数量较大时，一个周期无法完成所有的累加操作，这时需要将所有的乘积分为几组，每组分别相加，再将每组的和相加；
在进行定点乘法运算时，选用Virtex6器件中的硬核乘法器DSP48E，不仅能节约部分LUT资源，还能对定点数乘法的输出结果根据需要进行正确的截位操作；
步骤5，输出控制模块从输入存储模块中读出原始时域信号，与消峰核产生模块产生的最终对消核相减，得到降峰后的时域信号并输出，完成一次降峰均比处理；
步骤6，根据步骤1中设定的迭代级数M，重复步骤2至步骤5，直至完成所有的迭代级数M次后，结束；
所述步骤3幅度和相位调整根据步骤C中峰值位置pospeak将核循环移位降低峰值幅度，基于公式：式中， 为经过峰值检
测得到的峰值位置pospeak对应的时域信号x的幅度(模)；threshold为该级降峰均比处理所设定的阈值门限； 为查找到的峰值位置对 应的时域信号x在该位置的相位；
circshift(kernel，pospeak)为对时域降峰核kernel进行循环移位，使得降峰核kernel的峰值位置与查找到的时域信号x的峰值位置对应，以便进行幅度和相位调整。
一种用于LTE基带降低峰均比的方法
技术领域
[0001] 本发明涉及一种降低峰均比的方法，尤其是涉及一种用于LTE基带降低峰均比的方法。
背景技术
[0002] 正交频分复用多址（orthogonal frequency division multiplexing address，OFDMA）是一种多载波传输技术方案。OFDMA技术由于其具有频带利用率高、抗多径效应等特点被广泛应用于通信系统中。然而，该技术也存在不足之处，主要缺点在于其传输信号的峰值平均功率比（peak to average power ratio,PAPR）过高，该问题直接影响整个系统的效率和成本。这是因为：当信号的峰均比超过功率放大器(HPA)的线性动态范围时，会破坏放大器的线性特性，使得该信号发生畸变，产生非线性失真，从而破坏子载波间的正交性，降低系统的传输性能。因此，采用合适的技术降低PAPR，对采用OFDMA多址技术的系统来说非常重要。
[0003] 目前，国内外不少学者对上述问题做了大量研究，提出各种解决方案。根据各种解决方案的特性，可以将他们归纳为三大类：信号预畸变技术、编码类技术和概率类技术。这三种方法有各自的优点，但每类方法都存在缺陷。
[0004] 信号预畸变技术直接对信号的峰值进行非线性操作，它最直接、最简单，但会带来带内噪声和带外干扰，从而降低系统的误比特率性能和频谱效率。
[0005] 编码类技术利用编码将原来的信息码字映射到一个具有较好PAPR特性的传输码集上，从而避开那些会出现信号峰值的码字。该类技术为线性过程，它不会使信号产生畸变。但是，编码类技术的技术复杂度非常高，编解码都比较复杂，而且这类技术的信息速率降低的很快，因此只适用于子载波数比较少的情况。
[0006] 概率类技术不像编码类技术那样完全避开信号的峰值，而是着眼于努力降低信号峰值出现的概率。概率类技术采用的方法也为线性过程，因此不会对信号产生畸变。这类技术能够有效地降低信号的PAPR值，它的缺点在于计算复杂度太大
[0007] LTE系统采用OFDMA作为下行传输方案，在提高频谱利用率的同时引入了高PAPR问题。考虑不损伤发送信号的EVM的情况，在LTE系统下行中采用概率类技术降低其PAPR，以满足下行性能要求和HPA的设计指标。具体地在频带内利用系统中未调度的RB资源来降低所发送信号的峰均比；考虑到下行控制信道及导频的映射方案，利用保护带内的RB资源来降低PAPR，确保信号不失真的传输。
发明内容
[0008] 本发明主要是解决现有技术所存在的技术问题；提供了一种实现简单，配置灵活的特点，能保证信号无失真的传输的一种用于LTE基带降低峰均比的方法。
[0009] 本发明还有一目的是解决现有技术所存在的技术问题；提供了一种适用于各种无线通信系统对降低信号峰均比，有效抑制信号失真传输的一种用于LTE基带降低峰均比的方法。
[0010] 本发明的上述技术问题主要是通过下述技术方案得以解决的：
[0011] 一种用于LTE基带降低峰均比的方法，基于FPGA，其特征在于，包括以下步骤：
[0012] 步骤1，用户通过FPGA配置降低峰均比的迭代级数M、第M级迭代的阈值门限peak_thr_m、第M级迭代中检测的峰值个数HM及从HM个峰值中选择进行消峰处理的消峰个数NM，其中，M取1、2···M，M为正整数；peak_thr_m中m取0、1···M为正整数；HM，NM为小于等于M的正整数；
[0013] 步骤2，输入控制模块对输入数据进行分流，同时送往输入数据存储模块和峰值检测模块；
[0014] 步骤3，峰值检测模块对步骤1中分流的-原始时域信号的幅度超过阈值门限的峰值位置、对应的I，Q数据及幅度值的平方进行检测和缓存，检测和缓存信号的幅度依据步骤1中设定的每级迭代的阈值门限peak_thr_m及每级迭代的消峰个数NM，检测和缓存信号的幅度超过设定的每级迭代的阈值门限peak_thr_m的NM个最大峰值的位置及其对应的幅度和相位信息然后根据阈值门限对峰值信号进行幅度和相位调整；
[0015] 步骤4，消峰核产生模块根据步骤3中检测的峰值位置将核循环移位，对核进行幅度和相位调整，然后将所有经过循环移位后的多个对消核累加，得到最终的对消核；
[0016] 步骤5，输出控制模块从输入存储模块中读出原始时域信号，与消峰核产生模块产生的最终对消核相减，得到降峰后的时域信号并输出，完成一次降峰均比处理；
[0017] 步骤6，根据步骤1中设定的迭代级数M，重复步骤2至步骤5，直至完成所有的迭代级数M次后，结束。
[0018] 在上述的一种用于LTE基带降低峰均比的方法，所述的步骤1中，第M级迭代的消峰个数NM的确定方法如下：
[0019] 用户对检测到的超过第M级迭代的阈值门限peak_thr_m的前HM个最大峰值进行比较，选择其中的前NM个最大峰值进行消峰处理。
[0020] 在上述的一种用于LTE基带降低峰均比的方法，所述步骤3对峰值进行具体幅度和相位调整之前，包含以下步骤：
[0021] 步骤A：根据预留子载波的位置生成时域降峰核ker nel；
[0022] 步骤B：对频域信号X，先通过IDFT变化到时域信号x；
[0023] 步骤C：设定阈值门限threshold，确定峰值及其位置pos peak，则峰值集SA包括所有峰值采样点。
[0024] 在上述的一种用于LTE基带降低峰均比的方法，所述步骤4幅度和相位调整根据步骤C中峰值位置pos peak将核循环移位降低峰值幅度，基于公式：
[0025] 式中， 为经过峰值检测得到的峰值位置pos peak对应的时域信号x的幅度（模）；threshold为该级降峰均比处理所设定的阈值门限； 为查找到的峰值位置对应的时域信号x在该位置的相位；circshift(ker nel,pos peak)为对时域降峰核ker nel进行循环移位，使得降峰核ker nel的峰值位置与查找到的时域信号x的峰值位置对应，以便进行幅度和相位调整。在上述的一种用于LTE基带降低峰均比的方法，产生最终对消核的具体方法如下：将步骤4中所有经过循环移位后的多个对消核累加得到最终的对消核p_core_sum，用步骤B中的原始时域信号x与p_core_sum相减，得到降峰后的时域信号xnew。
[0026] 在上述的一种用于LTE基带降低峰均比的方法，所述步骤3中，从检测到的超过第M级迭代的阈值门限peak_thr_m的前HM个最大峰值中比较、选择前NM个最大峰值的具体FPGA实现方法如下：
[0027] 步骤3.1，从输入的数据中，选取前HM个幅值超过阈值的点，和对应的模，索引值一起存入HM个寄存器中；
[0028] 步骤3.2，从HM个寄存器中，选取NM个最大的幅值，并将其对应的寄存器保存，具体方法是：
[0029] 首先将第0～(NM-1)个寄存器中的内容存入NM个最大值寄存器组中，从第NM～（HM-1）个寄存器中，依次取出模值，与最大值寄存器组内的模值相比较，当发现第NM～（HM-1）个寄存器中的模值比最大值寄存器组中某个寄存器中模值大时，则替换该寄存器。
[0030] 在上述的一种用于LTE基带降低峰均比的方法，所述的步骤5中，消峰核采用高斯窗作为频域的预留子载波信号，其表达式为：
[0031]
[0032] 其中，α是标准差的倒数，决定窗的宽度。L是预留子载波的个数。
[0033] 因此，本发明具有如下优点：1.实现简单，配置灵活的特点，能有效抑制信号失真；2.适用于各种无线通信系统对降低信号峰均比，保证信号无失真传输的要求。
附图说明
[0034] 图1是本发明实施例的两级迭代降峰均比的FPGA实现技术的结构示意图。
[0035] 图2是本发明实施例的总体时序图。
[0036] 图3是本发明实施例的降峰均比的算法流程图。
[0037] 图4是本发明实施例的每级降峰均比子模块的总体结构图。
[0038] 图5是本发明实施例的峰值检测模块中选择NM个最大峰值的电路图。
[0039] 图6是本发明实施例的计算消峰幅度及相位的电路图。
[0040] 图7是本发明实施例的计算消峰核的时序图。
[0041] 图8是本发明实施例的消峰前后峰均比抑制性能对比图。
[0042] 图9是本发明N级迭代降峰均比的FPGA实现技术的结构示意图。
具体实施方式
[0043] 下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。
[0044] 实施例：
[0045] 根据本发明的实施例，提出一种LTE基带中两级迭代降峰均比的FPGA实现技术。本发明实施例的降峰均比FPGA实现技术，通过两级迭代运算对输入时域信号中的较高峰值进行了有效抑制，降低系统峰均比，保证信号的无失真输出。
[0046] 图1示出了根据本发明实施例的两级迭代降峰均比的FPGA实现技术的结构示意图。第一级降峰均比：根据评估的阈值peak_thr_0，从每个2048点原始基带信号中选择20个超过阈值peak_thr_0的峰值进行比较排序，选择前10个最大值进行消峰处理，即N1=10，并输出消峰后的基带信号；第二级降峰均比：根据评估的阈值peak_thr_1，从一次消峰后的基带信号中选择10个超过阈值peak_thr_1的峰值进行比较排序，选择前6个最大值进行消峰处理，即N2=6，得到第二次即最终消峰后的基带信号并输出，进行后续处理。
[0047] 图2示出了根据本发明实施例的总体时序图。图2中箭头0、1表示天线0、天线1的处理流程。每个符号，将输入的2048个数据保存，并同时根据输入数据计算出降低峰均比的核。计算完毕后，将保存的2048个数据点读出，并和计算出的多个核逐一叠加输出。
[0048] 从图2中可以看到，读天线0数据和保存天线1数据在时间上产生了重叠，而ifft数据是倒序输入，故天线0和天线1的存储buffer不能复用，需使用独立的存储空间。而在计算I*I+Q*Q，检索峰值，从查找表读出核并和原始数据叠加输出这些过程，在时间上是完全分开的，所以我们对这些电路进行分时复用，以节省资源。
[0049] 图3示出了根据本发明实施例的降峰均比的算法流程图。如图3所示，流程图清楚地展示了本实施例降峰均比的FPGA算法实现流程：
[0050] 步骤1：根据预留子载波的位置生成时域降峰核ker nel；
[0051] 步骤2：对频域信号X，先通过IDFT变化到时域信号x；
[0052] 步骤3：设定阈值门限threshold，确定峰值及其位置pos peok，则峰值集SA包括所有峰值采样点。
[0053] 步骤4：根据峰值位置pos peok将核循环移位降低峰值幅度，对核进行幅度和相位调整，
[0054] 步骤5：将所有经过循环移位后的多个对消核累加得到最终的对消核p_core_sum，用原始时域信号x与p_core_sum相减，得到降峰后的时域信号xnew；
[0055] 步骤6：根据迭代次数回到步骤3。
[0056] 图4示出了根据本发明实施例的每级降峰均比子模块的总体结构图。如图4所示，每级降峰均比子模块包括输入控制模块，输入存储模块，峰值检测模块，消峰核产生模块及输出控制模块。
[0057] 1.输入控制模块
[0058] 输入控制模块完成对输入数据格式的控制，同时对输入数据进行分流，同时送往输入数据存储模块和峰值检测模块。送往峰值检测模块的数据和地址采取倒序(reversed order)形式，这样可以在整个天线数据上均匀选取峰值，有效避免检测连续峰值带来的问题。
[0059] 2.输入存储模块
[0060] 输入存储模块为双端口RAM，采用“乒乓”操作，实现对不同天线数据的连续处理。本实施例中，天线数为2，故采用一个双端口RAM处理。本模块可扩展，以实现不同数量天线数据存储的要求。
[0061] 3.峰值检测模块
[0062] 峰值检测模块用于检测和缓存信号幅度超过阈值门限的一定数量的峰值中前NM个最大值的位置及其对应的幅度和相位信息，然后对降峰核进行幅度和相位调整。本实施例第一级降峰均比设计中，峰值检测电路分两步完成：第一步，从输入的2048个点中，选取前20个幅值超过阈值的点，和对应的模，索引值一起存入20个寄存器中。第二步，从20个寄存器中，选取10个最大的幅值，并将其对应的寄存器保存。
[0063] 从20个点中选取10个最大值方法如下，首先将第0～9个寄存器中的内容存入10个最大值寄存器组中，从第10～19个寄存器中，依次取出模值，与最大值寄存器组内的模值相比较，当发现第10～19个寄存其中的模值比最大值寄存器组中某个寄存器中模值大时，则替换该寄存器。实现电路如图5所示。
[0064] 在检测过程中，用一个计数器来控制比较时间，在开始比较前将0～9寄存器中的值存入最大值寄存器组，然后依次将寄存器10～19中的模值送入比较寄存器，和最大值寄存器组中的模值相比较。当发现比较寄存其中的模值大于最大值寄存器组中某个模值时，则将最大值寄存器组中的内容替换成比较寄存器中的内容。
[0065] 由于模计算需要开根号，在FPGA中难以实现，并会对时序产生不利影响。为简化计算，只计算模的平方即：
[0066] |A|2＝I*I+Q*Q
[0067] 式中，I为数据A的实部，Q为数据A的虚部。
[0068] 在计算消峰幅度和相位时，可进行下列简化：
[0069] K＝(|A|-Ath)*(A/|A|)＝(1-Ath/|A|)*A
[0070] 由于|A|计算复杂，在计算Ath/|A|时，使用|A|的平方作为索引，通过查表的方法得到1/|A|，再和Ath相乘得到。
[0071] 由于|A|，A，以及Ath均保存在寄存器组，故有充足的时间对电路进行复用。对于所有的峰值，只需要一套算法电路便可以完成计算。电路详细设计如图6所示。
[0072] 4.消峰核产生模块
[0073] 消峰核的设计，必须要求其逼近理想的时域冲击信号，即要求有尽量窄的主瓣并且尽量大的旁瓣衰减。本发明的实施例中，采用高斯窗作为频域的预留子载波信号，其表达式为
[0074]
[0075] 其中，α是标准差的倒数，决定窗的宽度。L是预留子载波的个数。
[0076] 本发明实施例中，α＝0.05。根据FFT性质，将产生的高斯核变换到时域，取出实数得到相位为0的实数核，将其存入一个ROM中形成一个查找表，所表示的kernel核表示为[0077] ker nel＝real(IFFT(G[m+1]))
[0078] 在所有的峰值经过K＝(|A|-Ath)*(A/|A|)计算完毕之后，峰值检测电路将保存的查找表索引值送入到此模块，每一个索引值对应一个相应的查找表。本发明的实施例中，每个查找表由一块(width16)*(depth2048)的ROM构成。读查找表地址从索引值开始递增，当地址到达ROM底部时(2048),返回顶部(0)继续读取。
[0079] 索引值送到后，查找表的内容将根据索引值连续输出。对于每个输出，我们将和对应的K＝(|A|-Ath)*(A/|A|)相乘，并将所有的乘积累加后输出，时序如图7所示。图7示出了当选取的波峰值数量较大时，一个周期无法完成所有的累加操作，这时需要将所有的乘积分为几组，每组分别相加，再将每组的和相加。
[0080] 本发明实施例中在进行定点乘法运算时，选用Virtex6器件中的硬核乘法器DSP48E，不仅能节约部分LUT资源，还能对定点数乘法的输出结果根据需要进行正确的截位操作。
[0081] 5.输出控制模块
[0082] 输出控制模块从输入存储模块中读出原始时域信号，与消峰核产生模块产生的最终对消核相减，得到降峰后的时域信号并输出，完成一次降峰均比处理。
[0083] 图8示出了根据本实施例进行两级降峰均比处理后得到的系统消峰前后峰均比对比曲线图。从图中可以看到，当PAPR大于7dB时，根据本实施例进行消峰后对峰均比的抑制效果比消峰前有了很大的提高，使系统更加稳定，减少了系统误码率，提高了系统性能。
[0084] 根据本发明实施例的用于LTE基带降低峰均比的FPGA实现技术具有实现简单，配置灵活的特点，极大地降低了LTE基带部分开发成本，能有效抑制信号失真，降低系统峰均比，该实现技术也适用于其它多载波无线通信系统。
[0085] 根据本发明的实施例，提出一种能够灵活配置降峰均比迭代级数及每级中选取抑制的峰值数量的FPGA实现技术，在对峰值进行抑制时，能够并行地对所有选取的峰值进行处理，最大限度减少降峰均比处理时间；在计算消峰幅度和相位及对消峰核相位和幅度进行调整时，采用预先计算，然后以查找表存储，最后调用的形式，大大减少了计算量及器件资源。相比现有利用FPGA实现降峰均比技术，本发明实施例实现更加简单，配置更加灵活，能够降低基带板的资源消耗及降低基带板成本。
[0086] 本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
