一种液晶显示测量图像信号发生器

摘要

本发明公开了一种液晶显示测量图像信号发生器，该图像信号发生器包括通用串行接口模块（1）、时钟发生模块（2）、图像生成模块（3）；通用串行接口模块（1）分别与时钟发生模块（2）、图像生成模块（3）连接；时钟发生模块（2）与图像生成模块（3）连接；通用串行接口模块（1）用于接收输入数据，并将该输入数据中的时钟数据和图像数据分别传输给时钟发生模块（2）和图像生成模块（3）；时钟发生模块（2）用于控制接收和传输时钟数据，并输出驱动时钟信号给图像生成模块（3）；图像生成模块（3）用于控制接收图像数据，并产生图像信号。本发明具有实现测量不同分辨率显示屏的2D动态图像质量和3D图像串扰特性。

权利要求

1.一种液晶显示测量图像信号发生器，其特征在于：该图像信号发生器包括通用串行接口模块(1)、时钟发生模块(2)、图像生成模块(3)；

通用串行接口模块(1)分别与时钟发生模块(2)、图像生成模块(3)连接；

时钟发生模块(2)与图像生成模块(3)连接；

通用串行接口模块(1)用于接收输入数据，并将该输入数据中的时钟数据和图像数据分别传输给时钟发生模块(2)和图像生成模块(3)；

时钟发生模块(2)用于控制接收和传输时钟数据，并输出驱动时钟信号给图像生成模块(3)；

图像生成模块(3)用于控制接收图像数据，并产生图像信号，并分别输出数字视频信号和低电压差分信号；

其中：

通用串行接口模块(1)包括通用串行接口、分别与通用串行接口连接的通用串行接口芯片和串行接口保护芯片；

通用串行接口的数据正端、数据负端分别与通用串行接口芯片的数据正端、数据负端连接，且通用串行接口的数据正端、数据负端分别与串行接口保护芯片的第二输入端、第一输入端连接，通用串行接口芯片的8位并行双向数据端、读/写控制输入端、接收/发送控制输出端、立即送数/唤醒端分别与时钟发生模块(2)和图像生成模块(3)连接；

时钟发生模块(2)包括顺序串行连接的复杂可编程逻辑器件、可编程时钟芯片和缓冲器；

复杂可编程逻辑器件的13个输入输出脚分别与通用串行接口模块(1)和图像生成模块(3)连接；

复杂可编程逻辑器件的另外3个输入输出脚分别与可编程时钟芯片的掉电输入/串行时钟输入端、输出使能/串行双向数据端、模式选择输入端连接，可编程时钟芯片的时钟输出端与缓冲器的输入端连接，缓冲器的输出端与图像生成模块(3)连接；

图像生成模块(3)包括现场可编程门阵列器件、分别与现场可编程门阵列器件连接的数字视频输出芯片、偶像素低电压差分信号输出芯片、奇像素低电压差分信号输出芯片；

数字视频信号输出芯片的输出端与数字视频信号输出接口连接，偶像素低电压差分信号输出芯片和奇像素低电压差分信号输出芯片的输出端分别与低电压差分信号输出插口连接；

现场可编程门阵列器件的13个输入输出脚分别与通用串行接口模块(1)和时钟发生模块(2)连接，现场可编程门阵列器件的时钟输入脚与时钟发生模块(2)连接；

现场可编程门阵列器件的48个输入输出脚分别与数字视频信号输出芯片的偶像素24个数据输入端和奇像素24个数据输入端连接，且现场可编程门阵列器件的该48个输入输出脚分别与偶像素低电压差分信号输出芯片的24个数据输入端和奇像素低电压差分信号输出芯片的24个数据输入端连接，现场可编程门阵列器件的时钟输出脚分别与数字视频信号输出芯片的时钟输入端、偶像素低电压差分信号输出芯片的时钟输入端、奇像素低电压差分信号输出芯片的时钟输入端连接，现场可编程门阵列器件的3个输入输出脚分别与数字视频信号输出芯片的使能端、行同步端、帧同步端连接，且该3个输入输出脚与偶像素低电压差分信号输出芯片的3个数据输入端连接，现场可编程门阵列器件的另3个输入输出脚与奇像素低电压差分信号输出芯片的3个数据输入端连接，现场可编程门阵列器件的

1个输入输出脚与数字视频信号输出芯片的像素选择端连接；

数字视频信号输出芯片的4对差分输出端经4个共模滤波器与数字视频信号输出接口连接，偶像素低电压差分信号输出芯片和奇像素低电压差分信号输出芯片的10对差分输出端分别与低电压差分信号输出插口连接；

时钟发生模块(2)中复杂可编程逻辑器件的2个输入输出脚与图像生成模块(3)中现场可编程门阵列器件的2个输入输出脚连接。

说明书

一种液晶显示测量图像信号发生器

技术领域

[0001] 本发明是一种用于液晶显示测量的图像信号发生器，属显示测试技术领域，具体涉及测试图形和时钟信号的生成与更新。

背景技术

[0002] 当测量液晶显示二维(2D)动态图像质量时，运用测量方法之一是间接测量法，基于测试图形测量得到的瞬态亮度响应特性为依据，采用数学方法模拟人眼平滑追踪运动图像以及亮度响应一帧时间内的积分过程，计算动态图像质量参数。

[0003] 当测量液晶显示三维(3D)左右眼图像串扰特性时，由于左右眼图像的切换时序或位置视差，图像显示发生模糊、呈现双边缘的一种现象，观看时有一部分左眼图像的光进入观看者的右眼，一部分右眼图像的光进入观看者地左眼，这说明左眼图像与右眼图像未完全分开。

[0004] 当测量2D动态图像质量或3D图像串扰特性时，待测屏上需要生成符合测量要求的测试图形，一种能够产生不同显示分辨率测试图形的图像信号发生器必不可少，尤其是这种图像信号发生器能够灵活地、高效地实现时钟与图像的生成与更新。

发明内容

[0005] 技术问题：为解决上述问题，本发明提供一种液晶显示测量图像信号发生器。它以时钟发生器和图像发生器灵活地在线更新时钟和图像，实现测量不同分辨率显示屏的2D动态图像质量和3D图像串扰特性。

[0006] 技术方案：为解决上述技术问题，本发明提供一种液晶显示测量图像信号发生器，该图像信号发生器包括通用串行接口模块、时钟发生模块、图像生成模块；

[0007] 通用串行接口模块分别与时钟发生模块、图像生成模块连接；

[0008] 时钟发生模块与图像生成模块连接；

[0009] 通用串行接口模块用于接收输入数据，并将该输入数据中的时钟数据和图像数据分别传输给时钟发生模块和图像生成模块；

[0010] 时钟发生模块用于控制接收和传输时钟数据，并输出驱动时钟信号给图像生成模块；

[0011] 图像生成模块用于控制接收图像数据，并产生图像信号，并分别输出数字视频信号和低电压差分信号。

[0012] 优选的，通用串行接口模块包括通用串行接口、分别与通用串行接口连接的通用串行接口芯片和串行接口保护芯片；

[0013] 通用串行接口的数据正端、数据负端分别与通用串行接口芯片的数据正端、数据负端连接，且通用串行接口的数据正端、数据负端分别与串行接口保护芯片的第二输入端、第一输入端连接，通用串行接口芯片的8位并行双向数据端、读/写控制输入端、接收/发送控制输出端、立即送数/唤醒端分别与时钟发生模块和图像生成模块连接。

[0014] 优选的，时钟发生模块包括顺序串行连接的复杂可编程逻辑器件、可编程时钟芯片和缓冲器；

[0015] 复杂可编程逻辑器件的13个输入输出脚分别与通用串行接口模块和图像生成模块连接；

[0016] 复杂可编程逻辑器件的另外3个输入输出脚分别与可编程时钟芯片的掉电输入/串行时钟输入端、输出使能/串行双向数据端、模式选择输入端连接，可编程时钟芯片的时钟输出端与缓冲器的输入端连接，缓冲器的输出端与图像生成模块连接。

[0017] 优选的，图像生成模块包括现场可编程门阵列器件、分别与现场可编程门阵列器件连接的数字视频输出芯片、偶像素低电压差分信号输出芯片、奇像素低电压差分信号输出芯片；

[0018] 数字视频信号输出芯片的输出端与数字视频信号输出接口连接，偶像素低电压差分信号输出芯片和奇像素低电压差分信号输出芯片的输出端分别与低电压差分信号输出插口连接；

[0019] 现场可编程门阵列器件的13个输入输出脚分别与通用串行接口模块和时钟发生模块连接，现场可编程门阵列器件的时钟输入脚与时钟发生模块连接；

[0020] 现场可编程门阵列器件的48个输入输出脚分别与数字视频信号输出芯片的偶像素24个数据输入端和奇像素24个数据输入端连接，且现场可编程门阵列器件的该48个输入输出脚分别与偶像素低电压差分信号输出芯片的24个数据输入端和奇像素低电压差分信号输出芯片的24个数据输入端连接，现场可编程门阵列器件的时钟输出脚分别与数字视频信号输出芯片的时钟输入端、偶像素低电压差分信号输出芯片的时钟输入端、奇像素低电压差分信号输出芯片的时钟输入端连接，现场可编程门阵列器件的3个输入输出脚分别与数字视频信号输出芯片的使能端、行同步端、帧同步端连接，且该3个输入输出脚与偶像素低电压差分信号输出芯片的3个数据输入端连接，现场可编程门阵列器件的另3个输入输出脚与奇像素低电压差分信号输出芯片的3个数据输入端连接，现场可编程门阵列器件的1个输入输出脚与数字视频信号输出芯片的像素选择端连接；

[0021] 数字视频信号输出芯片的4对差分输出端经4个共模滤波器与数字视频信号输出接口连接，偶像素低电压差分信号输出芯片和奇像素低电压差分信号输出芯片的10对差分输出端分别与低电压差分信号输出插口连接；

[0022] 时钟发生模块中复杂可编程逻辑器件的2个输入输出脚与图像生成模块中现场可编程门阵列器件的2个输入输出脚连接。

[0023] 有益效果：本发明提供的液晶显示测量图像信号发生器，是一种能够为不同分辨率液晶显示屏提供测试图形的发生器。应用一个USB（通用串行接口）和图像生成模块的控制单元与时钟发生模块的控制单元之间的相互联络，形成主次交替控制方式，使时钟数据和图像数据能够准确地、高效地、可靠地传输至可编程时钟芯片和图像控制层；此外，基于优化的电路设计，不仅时钟和图像的在线与实时更新更加灵活，而且为生成更多的测试图形节省了可观的开发空间。

附图说明

[0024] 图1是本发明的原理框图；

[0025] 图2是USB（通用串行接口）模块原理图；

[0026] 图3是时钟发生模块原理图；

[0027] 图4是图像生成模块原理图。

具体实施方式

[0028] 下面结合附图对本发明做进一步说明。

[0029] 本发明提供的液晶显示测量图像信号发生器，该图像信号发生器包括通用串行接口模块1、时钟发生模块2、图像生成模块3；通用串行接口模块1分别与时钟发生模块2、图像生成模块3连接；时钟发生模块2与图像生成模块3连接；通用串行接口模块1用于接收输入数据，并将该数据中的时钟数据和图像数据分别传输给时钟发生模块2和图像生成模块3；时钟发生模块2用于控制接收和传输时钟数据，并输出驱动时钟信号给图像生成模块3。图像生成模块3用于控制接收和产生图像信号，并分别输出数字视频信号和低电压差分信号。

[0030] 通用串行接口模块1包括通用串行接口、分别与通用串行接口连接的通用串行接口芯片和串行接口保护芯片；

[0031] 通用串行接口的数据正端、数据负端分别与通用串行接口芯片的数据正端、数据负端连接，且通用串行接口的数据正端、数据负端分别与串行接口保护芯片的第二输入端、第一输入端连接，通用串行接口芯片的8位并行双向数据端、读/写控制输入端、接收/发送控制输出端、立即送数/唤醒端分别与时钟发生模块2和图像生成模块3连接。

[0032] 时钟发生模块2包括顺序串行连接的复杂可编程逻辑器件、可编程时钟芯片和缓冲器；

[0033] 复杂可编程逻辑器件的13个输入输出脚分别与通用串行接口模块1和图像生成模块3连接；

[0034] 复杂可编程逻辑器件的另外3个输入输出脚分别与可编程时钟器件的掉电输入/串行时钟输入端、输出使能/串行双向数据端、模式选择输入端连接，可编程时钟芯片的时钟输出端与缓冲器的输入端连接，缓冲器的输出端与图像生成模块3连接。

[0035] 图像生成模块3包括现场可编程门阵列器件、分别于现场可编程门阵列器件连接的数字视频输出芯片、偶像素低电压差分信号输出芯片、奇像素低电压差分信号输出芯片；

[0036] 数字视频信号输出芯片的输出端与数字视频信号输出接口连接，偶像素低电压差分信号输出芯片和奇像素低电压差分信号输出芯片的输出端分别与低电压差分信号输出插口连接；

[0037] 现场可编程门阵列器件的13个输入输出脚与通用串行接口模块1和时钟发生模块2连接，现场可编程门阵列器件的时钟输入脚与时钟发生模块2连接；

[0038] 现场可编程门阵列器件的48个输入输出脚分别与数字视频信号输出芯片的偶像素24个输入端和奇像素24个输入端相接，且现场可编程门阵列器件的该48个输入输出脚分别与偶像素低电压差分信号输出芯片的24个数据输入端和奇像素低电压差分信号输出芯片的24个数据输入端连接，现场可编程门阵列器件的时钟输出脚分别与数字视频信号输出芯片的时钟输入端、偶像素低电压差分信号输出芯片的时钟输入端、奇像素低电压差分信号输出芯片的时钟输入端连接，现场可编程门阵列器件的3个输入输出脚分别与数字视频信号输出芯片的使能端、行同步端、帧同步端连接，且该3个输入输出脚与偶像素低电压差分信号输出芯片的3个数据输入端连接，现场可编程门阵列器件的另3个输入输出脚与奇像素低电压差分信号输出芯片的3个数据输入端连接，现场可编程门阵列器件的1个输入输出脚与数字视频信号输出芯片的像素选择端连接；

[0039] 数字视频信号输出芯片的4对差分输出端经4个共模滤波器与数字视频信号输出接口连接，偶像素低电压差分信号输出芯片和奇像素低电压差分信号输出芯片的10对差分输出端分别与低电压差分信号输出插口连接；

[0040] 时钟发生模块2中复杂可编程逻辑器件的2个输入输出脚与图像生成模块3中现场可编程门阵列器件的2个输入输出脚连接。

[0041] 详述如下。

[0042] 如图1所示，图像信号发生器由USB模块、时钟发生模块、图像生成模块构成；USB模块与时钟发生模块、图像生成模块并行连接；USB模块中的USB接口、USB芯片顺序串行连接；时钟发生模块中的次控制单元CPLD（复杂可编程逻辑器件）、可编程时钟芯片顺序串行连接；图像生成模块中的主控制单元FPGA（现场可编程门阵列器件）与DVI（交互式数字视频）输出芯片、LVDS（低电压差分信号）输出芯片并行连接；时钟发生模块中的CPLD与图像生成模块中的FPGA相互连接；数据输入即为输入端，数字视频信号输出或低电压差分信号输出即为输出端。

[0043] 图2、图3、图4所示的USB模块图、时钟发生模块图、图像生成模块图是通过网名相互连接，此外，图4中的各器件之间通过网名相互连接。图2中的U1A（通用串行接口）是该图像信号发生器的数据输入端、图4中的DVI_OUT（DVI输出接口）或LVDS_OUT（LVDS输出插口）是该图像信号发生器的信号输出端。

[0044] 如图2所示的USB模块，U1A的D+、D-（串行双向数据端）与U1B（USB保护芯片）的两个输入端连接且经R2、R3（电阻）与U1C（USB接口芯片）的USBDP（数据正端）、USBDM（数据负端）连接，UA1的VCC（电源端）与R1（电阻）、C1、C2（电容）连接且经R1与+5V（电源）连接，U1C的XIN（晶振输入端）和XOUT（晶振输出端）与Y1（无源晶振）的两端连接，U1C的AVCC（电源端）经电阻R6与+5V连接，U1C的VCC1、VCC2（电源端）与+5V连接，U1C的VCCIO（电源端）与+3.3V（电源）连接，U1C的D0~D7（并行双向数据端）、nRD和WR（读/写控制输入端）、nRXF和nTXE（接收/发送控制输出端）、SI/WU（立即送数/唤醒端）共13端分别与时钟发生模块和图像生成模块连接。

[0045] 如图3所示的时钟发生模块，U2A（CPLD器件）的13个IO（输入输出脚）与USB模块连接，U2A的IO/CLK0（时钟输入脚）与Y2（有源晶振）的CLK（时钟输出端）连接，U2A的VCCINT、VCCIO（电源端）与+3.3V连接，U2A的3个IO脚与U2B（可编程时钟芯片）的PD/SCL（掉电输入/串行时钟输入端）、OE/SDA（输出使能/串口数据双向端）、MODE（模式选择输入端）连接，U2B的XIN（晶振输入端）和XOUT（晶振输出端）与Y3（无源晶振）的两端连接，U2B的CLK_B（时钟输出端）与U2C（缓冲器）的2A（输入端）连接，U2C的2Y（输出端）与图像生成模块连接。

[0046] 如图4所示的图像生成模块，U3A（FPGA芯片）的13个IO脚与USB模块连接，U3A的CLK0（时钟输入脚）与时钟发生模块连接，U3A的nCSO（片选输出端）、DCLK（时钟输出端）、ASDO（数据输出端）、DATA0（数据输入端）与U3B（FPGA配置芯片）的CS（片选端）、DCLK（时钟端）、ASDI（数据输入端）、DAPAP（数据输出端）端连接，U3A的VCCINT（电源端）+与1.5V（电源）连接，U3A的VCCIO（电源端）与+3.3V连接，U3A的48个IO脚与U3C（DVI输出芯片）的RE0~RE7、GE0~GE7、BE0~BE7（偶像素数据输入端）及RO0~RO7、GO0~GO7、BO0~BO7（奇像素数据输入端）连接，且U3A的该48个IO脚与U3D、U3E（偶、奇像素的LVDS输出芯片）的D0~D23（数据输入端）连接，U3A的IO/PLL1_OUTp（时钟输出脚）与U3C的IDCK（时钟输入端）连接，且U3A的IO/PLL1_OUTp与U3D、U3E的CLKIN（时钟输入端）连接，U3A的
3个IO脚与U3C的DE（使能端）、HSYNC（行同步端）、VSYNC（帧同步端）连接，且U3A的该
3个IO脚与U3D的D24~D26（数据输入端）连接，U3A的另3个IO脚与U3E的D24~D26（数据输入端）连接，U3A的1个IO脚与U3C的PIXS（像素选择端）连接，U3C的TX0P/TX0N、TX1P/TX1N、TX2P/TX2N、TXCP/TXCN（4对差分输出端）经E1、E2、E3、E4（4个共模滤波器）与DVI_OUT连接，U3D、U3E的Y0M/Y0P、Y1M/Y1P、Y2M/Y2P、Y3M/Y3P、CLKOUTM/CLKOUTP（10对差分输出端）与LVDS_OUT连接。

[0047] 如图3、图4所示的时钟发生模块、图像生成模块，U2A的2个IO脚与U3A的2个IO脚连接。

[0048] 以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。