双通道雷达回波模拟器及产生双通道雷达回波信号的方法和系统

摘要

本发明公开了一种双通道雷达回波模拟器，以及产生双通道雷达回波信号的方法和系统。在该双通道雷达回波模拟器中，频率综合器用于提供时钟信号；FPGA控制电路向第一DDS和第二DDS发送控制信号；第一DDS和第二DDS分别接收FPGA控制电路发送来的控制信号，分别输出第一中频信号和第二中频信号，至第一上变频器和第二上变频器；第一上变频器对第一中频信号进行上变频，得到第一射频信号；第二上变频器对第二中频信号进行上变频，得到第二射频信号；功分网络接收第一射频信号和第二射频信号，并对它们进行分解。通过设置两条信号处理路径，本发明能根据雷达与被测目标距离的变化，产生不同延迟的干涉SAR回波信号。

权利要求

1.一种双通道雷达回波模拟器，其包括电源；

其特征在于：

该双通道雷达回波模拟器还包括：频率综合器、具有FPGA芯片的FPGA控制电路、第一DDS、第二DDS、第一上变频器、第二上变频器及功分网络；其中，所述频率综合器，其用于分别为所述FPGA芯片、所述第一DDS、所述第二DDS、所述第一上变频器和所述第二上变频器提供时钟信号；

所述FPGA控制电路，其向所述第一DDS和所述第二DDS发送控制信号，分别对所述第一DDS和所述第二DDS进行触发控制；

所述第一DDS，其接收所述FPGA控制电路发送来的控制信号，输出第一中频信号，且输出至所述第一上变频器；

所述第二DDS，其接收所述FPGA控制电路发送来的控制信号，输出第二中频信号，且输出至所述第二上变频器；

所述第一上变频器，其对所述第一中频信号进行上变频，得到第一射频信号；

所述第二上变频器，其对所述第二中频信号进行上变频，得到第二射频信号；

所述功分网络，其接收所述第一射频信号和所述第二射频信号，并将所述第一射频信号分解为二路第一1/2分支信号，再将其中一路所述第一1/2分支信号分解为二路第一1/4分支信号，以及将所述第二射频信号分解为二路第二1/2分支信号，其中二路所述第一1/4分支信号的相位一致，所述第一1/2分支信号与所述第二1/2分支信号之间具有相位差；

所述FPGA芯片包括串口通信模块、寄存器、双口RAM、AD随机采样模块和DDS控制模块；其中，所述串口通信模块，其用于对接收的数据进行3取2操作处理；

所述寄存器，其用于存储所述串口通信模块接收到的数据；

所述双口RAM，其用于实现触发信号的延迟；

所述AD随机采样模块，其用于对噪声进行采样，以确定所述第一DDS和所述第二DDS中雷达发射信号的地址数据；

所述DDS控制模块，其与所述双口RAM配合，用于根据高度数据来对所述触发信号进行延迟输出，以调节雷达发射信号的产生时间，并根据所述寄存器中的地址数据来选择所述第一DDS和所述第二DDS中的雷达发射信号。

2.一种产生双通道雷达回波信号的方法，其特征在于：对第一雷达回波基带信号进行上变频，形成第一中频信号；

对第二雷达回波基带信号进行上变频，形成第二中频信号，其中，所述第二雷达回波基带信号与所述第一雷达回波基带信号之间具有相位差；

对所述第一中频信号进行上变频，得到第一射频信号；

对所述第二中频信号进行上变频，得到第二射频信号；

将所述第一射频信号分解为二路第一1/2分支信号，再将其中一路所述第一1/2分支信号分解为二路第一1/4分支信号；

将所述第二射频信号分解为二路第二1/2分支信号；

选取一路所述第一1/2分支信号、二路所述第一1/4分支信号、一路所述第二1/2分支信号作为雷达回波信号；其中，所述第一雷达回波基带信号和所述第二雷达回波基带信号是通过以下步骤从第一DDS和第二DDS中选择的：对噪声进行采样，以确定选择所述第一雷达回波基带信号和所述第二雷达回波基带信号的地址数据；

根据高度数据来对触发信号进行延迟输出，以调节雷达发射信号的产生时间，并根据所述地址数据来选择所述第一雷达回波基带信号和所述第二雷达回波基带信号。

3.一种产生双通道雷达回波信号的系统，其特征在于：该系统包括：上位机和如权利要求1所述的双通道雷达回波模拟器；

所述上位机包括上位机控制装置，所述上位机控制装置包括：复位模块、准备模块、单值发送模块、文件发送模块和参数产生及发送模块；其中，所述复位模块，其发送复位数据至FPGA芯片；

所述准备模块，其用于计算所接收的高度数据对应的二进制数据，以及实际发送的高度单值数据和每两个高度单值数据之间延迟时间数据；

单值发送模块，其用于发送由准备模块计算得到的高度单值数据；

文件发送模块包括：发送文件选择模块、文件发送开始模块、文件发送结束模块；其中，发送文件选择模块，其用于选择高度文件数据；

文件发送开始模块发送高度文件数据；

文件发送结束模块用于结束当前高度数据文件的发送；

参数产生及发送模块包括：触发信号选择模块、发射波形选择模块和发送延迟模块；

其中，

触发信号选择模块，其用于选择内部触发信号或者外部触发信号；

发射波形选择模块，其用于从第一DDS和第二DDS中选择预存储的发射波形；

发送延迟模块，其用于选择两个高度数据之间的发送时间间隔。

4.根据权利要求3所述的系统，其特征在于：所述上位机控制装置还包括：波形生成模块和波形下载模块；其中，波形生成模块用于生成第一和第二雷达回波基带信号；波形下载模块用于将所述雷达回波基带信号下载到所述第一DDS和所述第二DDS中。

说明书

双通道雷达回波模拟器及产生双通道雷达回波信号的方法

和系统

技术领域

[0001] 本发明涉及雷达回波模拟领域，尤其是涉及一种双通道雷达回波模拟器，此外，还涉及了产生双通道雷达回波信号的方法和系统。

背景技术

[0002] 雷达利用电磁波在物体表面的反射检测目标。根据目标回波信号的时延判断目标的距离，根据波束指向确定目标的方位。早期的雷达分辨率很低，分辨单元通常大于目标的尺寸，只能将目标视为点目标。成像雷达的出现扩展了原始的雷达概念。使雷达具有对运动目标和区域目标具有识别和成像的能力，并在微波遥感方面表现出越来越大的潜力。相比于传统的光学成像，雷达具有全天时、全天候等优势。

[0003] 合成孔径雷达（SAR）的概念是由美国Goodyear公司Carl Wiley于1951年率先提出。合成孔径雷达是一种高分辨的微波成像系统，在微波遥感领域占有重要的地位。合成孔径雷达通过在距离向上发射具有大的时宽带宽积的信号，然后采用脉冲压缩来获得距离向上的高分辨率；在方位向上利用目标与雷达的相对运动形成的轨迹来构成合成孔径，以此获得高的方位向分辨率。经过近60年的发展，SAR的功能大大增强，使其不仅用于军事侦察，同时也应用于遥感、地质地形测绘、海洋观测、环境监测等民用领域。随着技术的不断发展，SAR的功能得到极大扩展，双通道干涉SAR的出现为实现三维地形测绘、运动目标检测等提供了很好的技术手段，双通道干涉SAR在国内外的军用和民用领域发挥着越来越大的作用。

[0004] 雷达回波模拟器的发展是雷达技术不断发展的必然需求，随着雷达性能的不断提高，同时雷达应用场景和环境的复杂化、多样化，对雷达性能的测试问题逐渐凸现出来。在研制过程中，需要通过多次试验来检测和验证雷达工作性能的好坏。传统的方法是使用飞行器来做外场试验，提供雷达的测试数据，但是外场测试消耗较多的人力、物力、财力资源，付出代价很大，而且外场测试无法提供各种复杂情况下测试数据。因此，通过模拟仿真来获得雷达回波数据是一个很重要的途径。雷达回波模拟器以实测或理想数据为原型，模拟仿真真实环境下雷达接收的回波信号，能够节省试验成本、加快研制进度，对于雷达的设计、调试和性能评估等具有重要的意义。

[0005] 然而，现有雷达回波模拟器只能产生一路回波信号。因此，本发明针对现有技术存在的缺陷，提供一种双通道雷达回波模拟器。

发明内容

[0006] 本发明要解决的技术问题是提供一种双通道雷达回波模拟器，其能够产生两路相位相同或不同的回波信号，也能够产生两路固定相位差的回波信号，还能够根据雷达与被测目标距离的变化，产生不同延迟的干涉SAR回波信号；此外，还提供一种产生双通道雷达回波信号的方法以及一种双通道雷达回波信号产生系统。

[0007] 为解决上述技术问题，本发明提供一种双通道雷达回波模拟器，其包括电源、频率综合器、FPGA控制电路、第一DDS、第二DDS、第一上变频器、第二上变频器及功分网络，该电源用于对频率综合器、第一DDS、第二DDS、FPGA控制电路、第一上变频器和第二上变频器进行供电；该频率综合器用于分别为FPGA控制电路、第一DDS、第二DDS、第一上变频器和第二上变频器提供时钟信号；FPGA控制电路向第一DDS和第二DDS发送控制信号，分别对第一DDS和第二DDS进行触发控制；第一DDS接收FPGA控制电路发送来的控制信号，输出第一中频信号，且输出至第一上变频器；第二DDS接收FPGA控制电路发送来的控制信号，输出第二中频信号，且输出至第二上变频器；第一上变频器对第一中频信号进行上变频，得到第一射频信号；第二上变频器对第二中频信号进行上变频，得到第二射频信号；功分网络接收第一射频信号和第二射频信号，并将第一射频信号分解为二路第一1/2分支信号，再将其中一路第一1/2分支信号分解为二路第一1/4分支信号，以及将第二射频信号分解为二路第二1/2分支信号，其中二路所述第一1/4分支信号的相位一致，第一1/2分支信号与第二1/2分支信号之间具有相位差。

[0008] 较佳地，该FPGA控制电路包括FPGA芯片；FPGA芯片包括串口通信模块、寄存器、双口RAM、AD随机采样模块和DDS控制模块；其中，串口通信模块用于对接收的数据进行3取2操作处理；寄存器用于存储所述串口通信模块接收到的数据；双口RAM用于实现触发信号的延迟；AD随机采样模块用于对噪声进行采样，以确定第一DDS和第二DDS中雷达发射信号的地址数据；DDS控制模块与双口RAM配合，用于根据高度数据来对所述触发信号进行延迟输出，并根据寄存器中的数据来选择第一DDS和第二DDS中的雷达发射信号。

[0009] 本发明还提供的一种产生双通道雷达回波信号的方法包括：对第一路雷达回波基带信号进行上变频，形成第一中频信号；对第二路雷达回波基带信号进行上变频，形成第二中频信号，其中，第二路雷达回波基带信号与第一路雷达回波基带信号之间具有相位差；对第一中频信号进行上变频，得到第一射频信号；对第二中频信号进行上变频，得到第二射频信号；将第一射频信号分解为二路第一1/2分支信号，再将其中一路第一1/2分支信号分解为二路第一1/4分支信号；将第二射频信号分解为二路第二1/2分支信号；选取一路第一1/2分支信号、二路第一1/4分支信号、一路第二1/2分支信号作为雷达回波信号。

[0010] 较佳地，第一路雷达回波基带信号和第二路雷达回波基带信号是通过以下步骤从第一DDS和第二DDS中选择的：对噪声进行采样，以确定选择第一路雷达回波基带信号和第二路雷达回波基带信号的地址数据；根据高度数据来对触发信号进行延迟输出，以调节雷达发射信号的产生时间，并根据地址数据来选择所述第一路雷达回波基带信号和第二路雷达回波基带信号。

[0011] 本发明提供的一种产生双通道雷达回波信号的系统包括：上位机和上述双通道雷达回波模拟器；该上位机包括上位机控制装置，上位机控制装置包括：复位模块、准备模块、单值发送模块、文件发送模块和参数产生及发送模块；其中，复位模块发送复位数据至FPGA 芯片；准备模块用于计算所接收的高度数据对应的二进制数据，以及实际发送的高度单值数据和每两个高度单值数据之间延迟时间数据；单值发送模块用于发送由准备模块计算得到的高度单值数据；文件发送模块包括：发送文件选择模块、文件发送开始模块、文件发送结束模块；其中，发送文件选择模块用于选择高度文件数据；文件发送开始模块发送高度文件数据；文件发送结束模块用于结束当前高度数据文件的发送；参数产生及发送模块包括：触发信号选择模块、发射波形选择模块和发送延迟模块；其中，触发信号选择模块用于选择内部触发信号或者外部触发信号；发射波形选择模块用于从第一DDS和第二DDS中选择预存储的发射波形；发送延迟模块用于选择两个高度数据之间的发送时间间隔。

[0012] 较佳地，上位机控制装置还包括：波形生成模块和波形下载模块；其中，波形生成模块用于生成第一和第二雷达回波基带信号；波形下载模块用于将雷达回波基带信号下载到第一DDS和第二DDS中。

[0013] 与现有技术相比，本发明具有以下优点：

[0014] 由于本发明实施例设有两个直接数字合成器、两个上变频器以及一个功分网络，再通过FPGA控制电路的控制，形成分别处理具有相位差的两路雷达回波基带信号的两条路径，能够产生两路相位相同或不同的回波信号，也能够产生两路固定相位差的回波信号，并输出给双通道干涉雷达（特别是干涉SAR雷达系统）的双通道接收机，用于测试接收机的两个通道相位一致性，并验证接收机的性能，并且，本发明实施例在模拟装载平台运动过程中，能够观测不同距离目标的雷达回波。

[0015] 同时，本发明实施例能够根据双通道干涉雷达与被测目标之间距离的变化，产生不同延迟的干涉SAR回波信号。

[0016] 根据上位机发送的高度数据，本发明提供的实施方式可以用于测试双通道干涉雷达的跟踪算法。

[0017] 本发明的其他特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在权利要求书、说明书及其附图中所特别指出的结构来实现和获得。

附图说明

[0018] 图1为本发明双通道雷达回波模拟器的系统框架示意图；

[0019] 图2为本发明FPGA控制装置系统框架示意图；

[0020] 图3为本发明的上位机控制装置与FPGA 芯片之间的通信示意图；

[0021] 图4为本发明实施例的雷达回波模拟器工作时的操作流程。

具体实施方式

[0022] 下面结合具体附图和实施例对本发明做详细的阐述。

[0023] 本发明实施例提供的产生双通道雷达回波信号的系统包括：上位机和双通道雷达回波模拟器。

[0024] 图1显示了双通道雷达回波模拟器的系统框架示意图。该双通道雷达回波模拟器包括：电源（未图示）、频率综合器、FPGA控制电路、第一DDS（第一直接数字式频率合成器）、第二DDS（第二直接数字式频率合成器）、第一上变频器、第二上变频器及功分网络。

[0025] 电源将220V交流电压转换成直流电压，用于提供+12V/1A、+15V/3A、+5V/3A、-5V/1A直流，并对频率综合器、第一DDS、第二DDS、FPGA控制电路、第一上变频器和第二上变频器进行供电。

[0026] 频率综合器在没有外部100MHz参考时钟输入时，利用自身的晶振产生75MHz时钟信号、100MHz时钟信号、1.03GHz时钟信号、12.55GHz时钟信号，而在有外部参考时钟输入的情况下，频率综合器的内部晶振不工作，且可以提供各种与外部时钟信号相干的时钟信号，并产生75MHz、100MHz、1.03GHz、12.55GHz四种频率的时钟信号。

[0027] FPGA控制电路包括FPGA 芯片、AD（模数）采集芯片、电平转换芯片、串口，FPGA 芯片包括串口通信模块、寄存器、双口RAM、AD随机采样模块、DDS控制模块和内触发信号产生模块。FPGA控制电路通过串口与计算机相连。FPGA控制电路以频率综合器提供的100MHz时钟信号作为FPGA芯片的时钟信号，利用FPGA芯片，根据串口通信协议，通过串口接收上位机控制装置发送来的参数数据（如高度单值数据、高度文件数据、触发信号选择数据、发射波形选择数据、发送延迟时间数据）；FPGA控制电路向第一DDS和第二DDS发送控制信号，对第一DDS和第二DDS进行触发控制。其中，控制信号包括一个触发信号以及两个地址信号，触发信号既可以是内部触发信号也可以是外部触发信号。内部触发信号是由FPGA芯片内部的内部触发信号产生模块产生的；外部触发信号是由外部触发源产生的。FPGA芯片内部的DDS控制模块根据高度数据（即：高度单值数据和高度文件数据）对触发信号进行一定的延迟，然后DDS控制模块将被延迟了一定时间的触发信号分别输出给第一DDS和第二DDS，并用于触发控制第一DDS和第二DDS；两个地址信号用于选择第一DDS或者第二DDS中预存储的波形。

[0028] 第一DDS和第二DDS中预先存储有具有相位差的雷达发射信号（作为雷达回波基带信号），具体地说是四个雷达发射波形（也即第一至第四雷达回波基带信号）。从本质上说，雷达回波信号就是将雷达的发射信号延迟后的信号。如果设计人员在设计雷达，需要变换雷达系统时，就需要生成适合该雷达系统的雷达发射信号，此时该雷达发射信号可由上位机中的波形生成模块产生并由波形下载模块下载到第一DDS和第二DDS中。第一DDS和第二DDS分别以75MHz作为基带本振信号，该基带本振信号作为第一DDS和第二DDS的时钟信号。第一DDS以频率综合器提供的1.03GHz时钟信号的频率作为本振频率，对由第一DDS中预存储或者上位机的波形下载模块下载下来的第一雷达回波基带信号进行上变频，变换成第一中频信号（即第一IF信号），其中第一雷达回波基带信号包括第一I路雷达回波基带信号及第一Q路雷达回波基带信号。第二DDS以频率综合器提供的1.03GHz时钟信号的频率作为本振频率，对由第二DDS中预存储或者上位机的波形下载模块下载下来的第二雷达回波基带信号进行上变频，变换成第二中频信号，其中第二雷达回波基带信号包括第二I路雷达回波基带信号及第二Q路雷达回波基带信号。第一DDS在FPGA控制电路的触发控制下，输出第一I路雷达回波基带信号、第一Q路雷达回波基带信号和第一中频信号，且输出至第一上变频器；第二DDS在FPGA控制电路的触发控制下，输出第二I路雷达回波基带信号、第二Q路雷达回波基带信号和第二中频信号，且输出至第二上变频器；其中，I路表示同相支路，Q路表示正交支路，第一I路雷达回波基带信号与第二I路雷达回波基带信号、第一Q路雷达回波基带信号与第二Q路雷达回波基带信号之间具有一定的相位差；第一DDS和第二DDS输出的I路雷达回波基带信号和Q路雷达回波基带信号用于检验中频信号是否正确。

[0029] 第一上变频器以频率综合器提供的12.55GHz时钟信号的频率作为本振频率，并对第一DDS输出的第一中频信号进行上变频，然后输出第一射频信号（即第一RF信号）。

[0030] 第二上变频器以频率综合器提供的12.55GHz时钟信号的频率作为本振频率，并对第二DDS输出的第二中频信号进行上变频，然后输出第二射频信号（即第二RF信号）。

[0031] 功分网络包括三个功分器，功分器全称为功率分配器，其用于将一路输入信号变为两路信号而输出。第一上变频器发送第一射频信号至功分网络的第一功分器，第一功分器将该第一射频信号分解成两路1/2分支信号，然后再将第一功分器输出的一路1/2分支信号输入至第二功分器，该第二功分器将该1/2分支信号分解成两路1/4分支信号；第二上变频器发送第二射频信号至功分网络的第三功分器，第三功分器将该第二射频信号分解成两路1/2分支信号。第一功分器输出的一路1/2分支信号、第二功分器输出的两路1/4分支信号以及第三功分器输出的一路1/2分支信号作为雷达回波信号，并由功分网络进行输出。其中，第二功分器输出的两路1/4分支信号的相位完全一致；第一功分器输出的一路1/2分支信号和第三功分器输出的1/2分支信号两者的相位差是固定的，这两路相位差固定的1/2分支信号可以通过对第一DDS和第二DDS中预存储的雷达回波基带信号进行调整而得到。该功分网络输出的雷达回波信号可以传送至双通道干涉雷达（特别是指干涉SAR雷达系统）的双通道接收机，以用于测试双通道接收机的两个通道的相位是否一致，并验证双通道接收机的性能。此外，第一功分器与第三功分器同时输出信号，以用于进行雷达回波信号的干涉。

[0032] 上位机是指人可以直接发出操控命令的计算机。上位机包括：上位机控制装置、波形生成模块和波形下载模块。其中，当第一DDS和第二DDS中预先存储的波形不合适雷达系统时就需要产生适合该雷达系统的雷达回波基带信号，该雷达回波基带信号由波形生成模块产生。波形生成模块根据雷达照射到的目标的特性、目标数量及杂波等参数，调整频率、信号周期等参数，来生成雷达回波基带信号。波形下载装置通过SPI（同步串行外设接口）通信协议，将雷达回波基带信号下载到第一DDS和第二DDS中。

[0033] 上位机控制装置通过串口通信协议，发送复位数据、高度单值数据、高度文件数据、发射波形选择数据和触发信号选择数据等参数数据至FPGA控制电路，并经串口通信模块输给FPGA 芯片进行处理；对于参数数据“触发信号选择”用于选择内部触发信号或外部触发信号。其中内部触发信号表明该触发信号是由FPGA控制电路产生的，而外部触发信号表明该触发信号是由外部触发源产生的。

[0034] 由于卫星距离地面的高度在300km~490km之间，需要的分辨率为1.5m。在实际的发送过程中，只需发送有效的高度范围为0km~190km即可，相对于1.5米的16进制数为0x0000000~0x0001EECA，由于串口一次只能发送一个8bit的数据，因此，把高度值分解成4个8bit的数据进行发送（发送顺序由高字节到低字节）。为了区分高度单值数据、高度文件数据和参数数据，在每发送一个有效数据前面需加上一个标识。其中，高度单值数据包括一个高度数据；高度文件数据包括多个高度单值数据，表示卫星在不同时刻距离地面的距离；
参数数据包括触发信号选择数据、发射波形选择数据及发送延迟时间数据。表1显示了发送不同参数数据所对应的标识。

[0035] 表1

[0036]复位数据 （255,255,255,255）
参数数据 （254,254,254,254）
高度单值数据 （253,253,253,253）
高度文件数据 （252,252,252,252）

[0037] 图3显示的是上位机控制装置与FPGA芯片之间的通信示意图。

[0038] 上位机控制装置包括：复位模块、准备模块、单值发送模块、文件发送模块、参数产生及发送模块、接收显示模块。

[0039] 复位模块给FPGA芯片发送复位数据“255,255,255,255,0,0,0,0”，FPGA 芯片收到复位数据后，使FPGA寄存器恢复到默认参数（即：高度数据寄存器为300KM对应的值，DDS地址数据寄存器为第一段波形对应的地址）。

[0040] 准备模块接收一个高度值在300000～490000范围的高度数据，同时计算得到该高度值对应的四字节（8bit）的二进制数据，以及实际发送的高度单值数据和高度单值数据对应的雷达回波信号延迟时间数据。雷达回波信号延迟时间是由高度值计算得到的，其值很小，一般为几毫秒。高度值在300000～490000范围的高度数据代表300km～490km范围的卫星距地面的距离。本发明提供的一种实施方式的回波模拟器的高度分辨率为1.5米，则数值1代表1.5米，数值2代表3米，以此类推。当准备模块被人为触发后，如果输入的数据超出了规定的范围（即300000~490000），则接收显示模块显示“卫星高度数据超出范围!”；如果输入的数据在规定的范围内，则接收显示模块显示“卫星高度输入正确！”。上述延迟时间的计算公式为： 其中h是双通道干涉雷达运行过程中距星下点的高度，c＝299792458m/s是电磁波传播的速度，θ是雷达天线的下视角，t是雷达回波与发射信号之间的延迟。

[0041] 单值发送模块用于发送由准备模块计算得到的高度单值数据，单值发送模块先发送标识“253,253,253,253”，然后一次发送高度单值数据对应的4个字节的数据，并且按照从高字节到低字节的顺序发送。

[0042] 文件发送模块包括：发送文件选择模块、文件发送开始模块、文件发送结束模块；其中，发送文件选择模块选择上位机控制装置生成的高度文件数据并通过接收显示模块来实时显示；文件发送开始模块发送高度文件数据，发送的规则是先发送标识“252,252,252,252”，然后依次发送每个高度数据所对应的4个字节的数据，发送顺序由高字节到低字节；文件发送结束模块用于结束当前高度数据文件的发送。

[0043] 参数产生及发送模块包括：触发信号选择模块、发射波形选择模块和发送延迟模块。其中，触发信号选择模块用于选择内部触发信号或者外部触发信号。发射波形选择模块用于从第一DDS和第二DDS中选择预存储的波形。发送延迟模块用于从由上位机设定的500ms、1000ms、1500ms三个时间中选择相邻两个高度数据之间的发送时间间隔（也即延迟时间）。表2显示了根据不同的发射波形、发射波形数量及不同的触发信号而向FPGA所发送的数据值。在表2中，“1个波形-第一个波形”表示选择单一的第一个波形，“1个波形-第二个波形”表示选择单一的第二个波形，以此类推；“随机（四个波形）”表示从四个波形中随机地进行选择；“2个波形”表示选择两个波形，其它的以此类推。“0,0,240,0”表示选择单一的第一个波形且选择内部触发信号时所发送的数据值，“0,0,15,0”表示选择单一的第一个波形且选择外部触发信号时所发送的数据值，其它的以此类推。

[0044] 表2

[0045]

[0046] 接收显示模块用于接收并显示FPGA芯片反馈回来的数据，该反馈回来的数据就是上位机中的上位机控制装置发送给FPGA控制电路中的FPGA芯片的数据，例如高度数据。

[0047] FPGA 芯片包括串口通信模块、寄存器、双口RAM、AD随机采样模块、DDS控制模块和内触发信号产生模块。

[0048] 串口通信模块按照串口通信协议接收从上位机控制装置发送来的数据（例如：复位数据、参数数据、高度单值数据和高度文件数据）。串口通信模块根据不同的标识把该数据分别存到不同的寄存器里，经过“3取2操作”处理后，再按照串口通信协议把数据反馈给上位机控制装置，然后通过上位机控制装置中的接收显示模块显示出来。所谓“3取2操作”处理是指：将上位机控制装置产生的复位数据、高度单值数据、高度文件数据以及发射波形选择数据、触发信号选择数据等参数数据，发送三遍，经串口通信模块输入FPGA 芯片，从发送的三次参数数据中取两次数据值相等的参数数据，如果不存在两次参数数据相等的情况，则舍弃该参数数据。

[0049] AD随机采样模块每间隔一段时间（该时间是人为设定的）对噪声进行一次采样，根据采样的噪声来确定第一DDS和第二DDS中雷达发射信号的地址数据，然后AD随机采样模块向DDS控制模块发送触发信号和地址数据。

[0050] DDS控制模块根据高度数据来对内部/外部触发信号进行相应的延迟输出，信号延迟的设计采用FPGA芯片中的双口RAM进行设计，例如可以让内/外触发信号从双口RAM中的一个口输入，然后从另一个口输出，来达到延迟的目的，从而可以人为地根据延迟数值，进行自动调节雷达回波的产生时间；同时，根据寄存器中的地址数据的最低两位数据来选择第一DDS和第二DDS中与该两位数据对应的雷达发射信号，其中，当上位机控制装置中的发射波形选择模块选择“随机（四个波形）”（见表2）时，寄存器中的地址数据是由AD随机采样模块发来的；当上位机控制装置中的发射波形选择模块选择其它波形时，寄存器中的地址数据是根据上位机发送的“发射波形选择”参数得到的。具有不同延迟时间的高度数据对应不同的雷达回波信号，不同的雷达回波信号对应不同的卫星高度。

[0051] 内部触发信号产生模块用于产生内触发信号，触发信号为1024个脉冲，脉冲持续时间为50us，间隔10us，触发信号可以用于系统性能的自测试。

[0052] 图4显示了本发明实施例的雷达回波模拟器工作时的操作流程，该操作流程为：

[0053] 步骤S1：连接220V交流电源；

[0054] 步骤S2：打开开关，接通电源，进行供电；

[0055] 步骤S3：连接外部触发信号；

[0056] 步骤S4：连接外部时钟信号；

[0057] 步骤S5：上位机控制装置发送参数数据（如：高度单值数据、高度文件数据、发射波形数量、触发信号选择、发射延迟时间）至FPGA控制电路，查看上位机与FPGA控制电路之间的通信是否正确；

[0058] 步骤S6：从第一DDS和第二DDS中预存储的波形中选择雷达发射波形；

[0059] 步骤S7：如果第一DDS和第二DDS中没有预存储雷达发射波形，则向第一DDS和第二DDS存储发射波形，否则跳过此步骤；

[0060] 步骤S8：FPGA控制电路给第一DDS和第二DDS发送控制信号；

[0061] 步骤S9：利用示波器观测FPGA控制电路分别向第一DDS、第二DDS同步输出的触发信号的延时是否正确；

[0062] 步骤S10：利用示波器观测第一DDS和第二DDS中存储的雷达回波基带信号的输出是否正常；

[0063] 步骤S11：利用频谱仪观测射频信号是否输出正常。

[0064] 最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。