可优化压控振荡器性能的自校正频率综合器及其优化方法

摘要

本发明公开可优化压控振荡器性能的自校正频率综合器的优化方法，包括：每次芯片上电或改变信道先开启综合器自校正电路中的频率自校正环路，搜索压控振荡器所需频率子波段码，接着开启综合器自校正电路中的电流自校正环路，搜索压控振荡器的输出幅度达到指定幅度的电流子波段码，使压控振荡器以最小功耗工作，获得良好的相位噪声性能，同时出现工艺偏差、温度变化时压控振荡器性能不变；通过状态机判定完成频率和电流校正后，综合器进入锁相环的频率自锁定过程；结束优化校正过程。还公开可优化压控振荡器性能的自校正频率综合器，可获得更宽频率调节范围，以小功耗获得良好本振频谱纯度。适用于低功耗、多模式、多频段收发机的自校正频率综合器。

权利要求

1.一种可优化压控振荡器性能的自校正频率综合器的优化方法，其特征在于，（1）采用自校正频率综合器优化结构：

1）配置包括频率自校正环路、电流自校正环路和状态机的自校正电路；

2）配置的锁相环采用包含N个切换电容的电容切换阵列的宽带的压控振荡器，通过控制压控振荡器的电容切换阵列的接入个数进行频率粗调；电容切换阵列的切换电容采用高Q值的MIM电容；频率粗调是由电容切换阵列构成可变电容实现具体子频率波段码的粗调；

3）频率自校正环路配置可编程结构的倍频器、计数器，用于根据系统对锁相环建立时间的要求进行可编程配置，通过SPI配置倍频器的倍频数，以调整频率自校正环路的工作速度和精度；

4）通过状态机实现SPI配置和优化流程控制；

（2）自校正频率综合器的优化方法包括以下步骤：

1）每次芯片上电或改变信道频率时，先开启自校正频率综合器的自校正电路中的频率自校正环路，频率自校正环路采用二分法搜索，通过多次搜索和比较获取压控振荡器所需要的频率子波段码；使片内可集成的压控振荡器获得宽调节范围、低电压频率转换增益以及低相位噪声；

2）接着开启电流自校正环路，电流自校正环路采用逐次逼近法搜素，搜索压控振荡器的输出幅度达到指定幅度的电流子波段码；使压控振荡器以最小的功耗工作于电流受限区，获得良好的相位噪声性能，压控振荡器工作于性能和功耗的最优区间，同时保证在出现工艺偏差、温度变化时，压控振荡器性能不变；

3）状态机根据FC_OK和IC_OK是否置高电平，来判定频率自校正和电流自校正是否完成，若已完成，转步骤4），否则返回步骤1）；

4）自校正频率综合器进入锁相环的频率自锁定过程；

5）自校正频率综合器优化校正过程结束。

2.根据权利要求1所述方法构成的一种可优化压控振荡器性能的自校正频率综合器，其特征在于，可优化压控振荡器性能的自校正频率综合器由锁相环和自校正电路构成；其中所述锁相环的电路构成包括参考时钟、参考分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和主分频器；

参考时钟由片外参考晶振振荡器产生或由片内集成的振荡器产生；参考分频器输入端接入参考时钟，参考分频器用于实现可编程的分频，分频比1~R，R>1；鉴频鉴相器的一路输入连接参考分频器的输出，另一路输入连接主分频器的输出；电荷泵的控制端连接鉴频鉴相器的输出端，电荷泵将鉴频鉴相器输出的相位差转变为电流，电荷泵的充放电由鉴频鉴相器的二路输出控制；环路滤波器输入端连接电荷泵的输出端，环路滤波器输出端连接压控振荡器的一个输入端，压控振荡器的输出端连接主分频器的输入端，主分频器的输出端连接自校正电路输入端，自校正电路的多路输出端连接压控振荡器的多路输入端；

所述自校正电路包括频率自校正环路，电流自校正环路和状态机以及自校正控制开关S1和S2；

频率自校正环路和电流自校正环路分别连接状态机；频率自校正环路的一个输入端连接参考时钟，其另一个输入端连接锁相环的主分频器的输出端；电流自校正环路的二个输入端连接压控振荡器二路输出端，自校正控制开关S1和S2的并联连接端连接锁相环的压控振荡器输入端，自校正控制开关S1的另一端连接锁相环的环路滤波器输出端；自校正控制开关S2的另一端连接VDD/2电源端；自校正控制开关为一对组合开关S1和S2，用于控制自校正电路工作于自校正状态或进入休眠状态；

锁相环的压控振荡器为宽带压控振荡器，压控振荡器的电压控制端连接自校正控制开关S1和S2，宽带压控振荡器调谐回路中的电容切换阵列连接状态机的多路输出，压控振荡器的频率输出端连接主分频器的输入端；

状态机的多路输出端连接压控振荡器的电容切换阵列的多路输入端以及压控振荡器的电流源切换阵列的多路电流控制输入端。

3.根据权利要求2所述的自校正频率综合器，其特征在于，所述状态机为频率自校正环路与电流自校正环路共用的处理模块，状态机输入端连接电流自校正环路的输出端，状态机的多路输出端连接压控振荡器的电流的多路控制端和电容切换阵列的多路控制端。

4.根据权利要求2所述的自校正频率综合器，其特征在于，所述频率自校正环路包括计数器、倍频器；其中计数器包括用于对倍频的参考时钟频率计数的计数器A和用于对压控振荡器输出经主分频频率计数的计数器B；

倍频器接参考时钟，将输入频率倍频至需要的频率，其倍频取值数为1~M， M为>1的正n整数，SPI配置控制字位数为n，M取值为2 ；

计数器A和计数器B的输出连接状态机输入。

5.根据权利要求2所述的自校正频率综合器，其特征在于，所述电流自校正环路包括峰值检测器、数模转换器、迟滞比较器；其中峰值检测器输入端连接压控振荡器的输出端，峰值检测器输出端连接迟滞比较器的一个输入端；

数模转换器输入为可编程控制的参考电压数字码，输出接迟滞比较器；数模转换器用于将参考电压的数字码转换成电压，送至迟滞比较器作为参考电压，数模转换器的精度以及参考电压在系统初始化时根据实际需求进行调整和配置；

迟滞比较器输入为峰值检测器的输出和参考电压的输入，其输出连接状态机；

迟滞比较器的输出端连接状态机输入端；

电流自校正环路的峰值检测器和迟滞比较器可由峰值比较器来实现。

6. 根据权利要求2所述的自校正频率综合器，其特征在于，所述环路滤波器为片内集成的有源滤波器或无源滤波器。

7. 根据权利要求3或4所述的自校正频率综合器，其特征在于，所述可优化压控振荡器为负阻的压控振荡器，其构成包括：负阻产生器（41）、调谐回路（42）、电容切换阵列（43）和电流源切换阵列（44）；其中所述负阻产生器（41）为互补的交叉耦合对管，包括两个PMOS对管（41-1）和两个NMOS对管（41-2）；两个NMOS管的源极接地，一个NMOS管的栅极和漏极与另一个NMOS管的漏极和栅极分别相接，两个PMOS管的源极接可编程控制的电流源阵列的漏极，一个PMOS管的栅极和漏极与另一个PMOS管的漏极和栅极分别相接，两个NMOS的漏极和两个PMOS的漏极分别相接；

所述调谐回路（42）为包括差分对称电感L和两个AMOS可变电容的精调谐电路，一个差分对称电感L的两端分别接负阻产生器（41）两个NMOS管的漏极和两个AMOS可变电容的一端，两个AMOS可变电容的另一端并联连接环路滤波器输出的控制电压Vctl；

所述电容切换阵列（43）由N个可切换电容组成，每个可切换电容包含一个可控切换开关SWc和一对电容C；N个可切换电容的可控切换开关SWc受控于状态机输出的N位控制信号，完成相应可切换电容的接入切换，用于实现电容切换阵列的电容值的受控配置；通过控制N个可切换电容的切换开关逐一闭合，使电容切换阵列的电容值按二进制权重逐次增加，即

0 1 N-n-1 N-n N-2 N-1

2 C0、2 C0、…、2 C0、2 C0、…、2 C0、2 C0 ；

N-1

电容切换阵列电容值的可配置范围为：C0～2 C0 ；可切换电容采用高Q值的MIM电容；

可控切换开关SWc为NMOS管， N个NMOS管的尺寸W/L也是按照二进制权重逐次增加，即：

0 1 N-n-1 N-2 N-1

2(W/L)0、2(W/L)0、……、2 (W/L)0、……、2 (W/L)0、2 (W/L)0 ；

其中n为切换开关序号， N-1≥n≥0；

0

n= 0，第0号切换开关的尺寸为(W/L)0=2(W/L)0= (W/L)0；

N-1

n= N-1，第N-1个切换开关的尺寸为(W/L)N-1=2 (W/L)0；

所述电流源切换阵列（44）, 由M个可切换电流源组成，每个可切换的电流源包含一个可控切换开关SWi；电流源切换阵列的M个可编程控制切换的电流源依次切换接入，电流源切换阵列（44）的电流值依次按二进制权重增加，即：

0 1 M-m-1 M-m M-2 M-1

2I0、2 I0、……、2 I0、2 I0、……、2 I0、2 I0其中m为切换开关号，M-1≥m≥0。

8.根据权利要求2所述的自校正频率综合器，其特征在于，所述的倍频器、计数器为可编程配置结构，根据系统对锁相环建立时间的要求进行可编程配置，以调整频率自校正环路的工作速度和精度；所述系统对锁相环建立时间的要求是通过系统初始化设置来实现。

9.根据权利要求5所述的自校正频率综合器，其特征在于，所述的峰值比较器为包括峰值检测器和迟滞比较器的单元部件，简化电流自校正环路的构成；峰值比较器的二路信号输入端连接压控振荡器的二路差分信号输出端，峰值比较器的参考信号端连接数模转换器输出端，峰值比较器的输出端连接状态机，峰值比较器的控制端接控制信号PD_I；峰值比较器用于检测压控振荡器输出频率的幅度，并与参考电压幅度比较，输出比较结果。

10.根据权利要求2或4或5或6所述的自校正频率综合器，其特征在于，所述的自校正控制开关为一对组合开关管；在频率自校正状态下，S1断开，S2闭合，使自校正电路与锁相环环路滤波器的连接断开，自校正电路中S2将压控振荡器控制电压接为VDD/2即半值电源电压；频率自校正完成后，S1闭合，S2断开，在电流自校正状态下，自校正电路通过S1与锁相环的环路滤波器连接，完成电流自校正。

说明书

可优化压控振荡器性能的自校正频率综合器及其优化方法

技术领域

[0001] 本发明属于无线通信集成电路技术领域，涉及无线收发机的频率综合器，尤其涉及一种可优化压控振荡器性能的自校正频率综合器，高性能的频率综合器主要应用于无线收发机芯片。

背景技术

[0002] 频率综合器是无线收发机芯片的核心模块之一，为芯片提供差分或正交的本振信号，该本振信号应能根据输入射频信号或系统要求进行灵活、快速、平滑的调整并精确输出。输出信号质量的好坏，直接影响接收机的阻塞和灵敏度性能，还会影响整机的噪声系数，所以对于无线通信的频率综合器，还要求本振信号的频谱纯度高、杂散少，保证整机的信噪比性能。

[0003] 随着无线通信技术的发展，通信标准和系统越来越多，这就要求设计的芯片能够同时兼容同一类通信标准，或者同一收发机支持多模式多频段工作，而这一要求在频率上直接转换为要求频率综合器提供的本振信号能够覆盖这些频段且快速切换。在已有的技术方案中，一种是模块或芯片的堆叠，即一个模块或一块芯片输出的本振信号工作于一个标准，这种方案成本高、体积大、功耗高，不是移动手持设备的优选方案，另外一种方案是，片内集成可配置的频率综合器，通过配置适合多模式多频段工作。

[0004] 已有技术压控振荡器性能通常采用外部校正模式，外部校正模式存在最大的问题是：工作量大，配置值与芯片的一致性、温度密切相关，不能保证不同工艺批次和温度条件下压控振荡器性能的配置值为同一组值。

[0005] 已 有 的 技 术 Magoon，R. 等 发 表 的 论 文“A single-chipquad-band(850/900/1800/1900MHz)direct conversion GSM/GPRS RF transceiver with integrated VCOs and fractional-n synthesizer”，发表在Solid-State Circuits，IEEE Journal of，37卷12期.1710-1720，2002年12月，采用多个VCO的可配置工作来实现
多模式多频点的工作，这种技术虽然功耗降低了，但是存在面积大、成本高的缺陷。Fong，N.H.W.等发表的论文“Design of wide-band CMOS VCO for multiband wireless LAN applications”，发表在Solid-State Circuits，IEEE Journal of，38卷8期，1333-1342，
2003年8月，采用一个VCO实现了宽的频率调节范围，但是粗调节的电容采用的是可变电容，存在降低电路的Q值和相位噪声性能，以及切换频率时，只能手动校正的缺陷。Heng-Yu Jian等发表的论文“A Fractional-N PLL for Multiband(0.8-6GHz)Communications Using Binary-Weighted D/A Differentiator and Offset-Frequency Δ-∑Modulator”，发表在Solid-State Circuits，IEEE Journal of，45卷04期.768-780，2010年4月，采用了宽带VCO和自校正电路，但是由于宽带VCO在频率最高波段和频率最低波段的功耗是相差2倍以上的，且在不同工艺偏差和温度下，功耗也是有很大区别的，未对提出的技术作出优化，而是选取电流最大模式工作，对以最低功耗获得所需的性能上，存在明显的缺陷。

[0006] 无线通信设备，大多为移动手持设备，这些设备都有这些特点：小体积、低功耗、多功能、低成本。这就要求无线射频前端尽可能的单芯片化，而集成芯片具有支持多模式多频段，且具备功耗低、性能优化的自校正频率综合器，成为技术关键。

发明内容

[0007] 本发明的目的是解决支持多模式多频段的频率综合器，提供了一种可优化压控振荡器性能的自校正频率综合器的优化方法，并公开一种可优化压控振荡器性能的自校正频率综合器，既要覆盖多频段的宽频率调节范围，又满足无线通信标准的相位噪声性能、低功耗、和占用面积小的要求，可优化压控振荡器性能的自校正频率综合器全集成于芯片上，且自动补偿工艺偏差和温度变化的影响，实现对压控振荡器功耗、性能的优化。

[0008] 本发明目的是为解决上通过下面的技术方案来实现。

[0009] 一种可优化压控振荡器性能的自校正频率综合器的优化方法，其特征在于：

[0010] (1)采用自校正频率综合器优化结构：

[0011] 1)配置包括频率自校正环路、电流自校正环路和状态机的自校正电路；

[0012] 2)配置的锁相环采用包含N个切换电容的电容切换阵列的宽带的压控振荡器，通过控制压控振荡器的电容切换阵列的接入个数进行频率粗调；电容切换阵列的切换电容采用高Q值的MIM电容；频率粗调是由电容切换阵列构成可变电容实现具体子频率波段码的粗调；

[0013] 3)频率自校正环路配置可编程结构的倍频器、计数器，用于根据具体上位系统对锁相环建立时间的要求进行可编程配置，通过SPI配置倍频器的倍频数，以调整频率自校正环路的工作速度和精度；

[0014] 4)通过状态机实现SPI配置和优化流程控制；

[0015] (2)自校正频率综合器的优化方法包括以下步骤：

[0016] 1)每次芯片上电或改变信道频率时，先开启频率综合器自校正电路中的频率自校正环路，频率自校正环路采用二分法搜索，通过多次搜索和比较获取压控振荡器所需要的频率子波段码；使片内可集成的压控振荡器获得宽调节范围、低电压频率转换增益以及低相位噪声；二分法搜索将被搜索的频率子波段码先进行排序，每次搜素时取中间值，使搜索速度由传统的搜素N次，锐减到log2N次，加快获取压控振荡器所需的频率子波段码。

[0017] 2)接着开启电流自校正环路，电流自校正环路逐次逼近法搜索，搜索压控振荡器的输出幅度达到指定幅度的电流子波段码；使压控振荡器以最小的功耗工作于电流受限区，获得良好的相位噪声性能，压控振荡器工作于性能和功耗的最优区间，同时保证在出现工艺偏差、温度变化时，压控振荡器性能不变；

[0018] 3)状态机根据FC_OK和IC_OK是否置高电平，来判定频率自校正和电流自校正是否完成，若已完成，转步骤4)，否则返回步骤1)；

[0019] 4)自校正频率综合器进入锁相环的频率自锁定过程；

[0020] 5)自校正频率综合器优化校正过程结束。

[0021] 所述方法构成的一种可优化压控振荡器性能的自校正频率综合器简称自校正频率综合器，其在于，自校正频率综合器由锁相环和自校正电路构成；其中

[0022] 所述锁相环的电路构成包括参考时钟、参考分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和主分频器；

[0023] 参考时钟由片外参考晶振振荡器产生或由片内集成的振荡器产生；参考分频器输入端接入参考时钟，参考分频器用于实现可编程的分频，分频比1～R，R＞1；鉴频鉴相器的一路输入连接参考分频器的输出，另一路输入连接主分频器的输出；电荷泵的控制端连接鉴频鉴相器的输出端，电荷泵将鉴频鉴相器输出的相位差转变为电流，电荷泵的充放电由鉴频鉴相器的二路输出控制；环路滤波器输入端连接电荷泵的输出端，环路滤波器输出端连接压控振荡器的一个输入端，压控振荡器的输出端连接主分频器的输入端，主分频器的输出端连接自校正电路输入端，自校正电路的多路输出端连接压控振荡器的多路输入端；

[0024] 所述自校正电路包括频率自校正环路，电流自校正环路和状态机以及自校正控制开关S1和S2；

[0025] 频率自校正环路和电流自校正环路分别连接状态机；频率自校正环路的一个输入端连接参考时钟，其另一个输入端连接锁相环的主分频器的输出端；电流自校正环路的二个输入端连接压控振荡器二路输出端，自校正控制开关S1的另一端连接锁相环的环路滤波器输出端；自校正控制开关S1和S2的并联连接端连接锁相环的压控振荡器输入端，校正控制开关S2的另一端连接VDD/2电源端；状态机的多路输出端连接压控振荡器的多路输出端，控制压控振荡器的电容阵列接入的电容值。

[0026] 所述的自校正频率综合器，其在于，所述状态机为频率自校正环路与电流自校正环路共用的处理模块，状态机输入端连接电流自校正环路的输出端，状态机的多路输出端连接压控振荡器的电流的多路控制端和电容切换阵列的多路控制端。

[0027] 所述的自校正频率综合器，其在于，所述频率自校正环路包括计数器、倍频器以及状态机，频率自校正环路还包括锁相环的压控振荡器、自校正控制开关S1和S2；其中：

[0028] 计数器包括用于对倍频的参考时钟频率计数的计数器A和用于对压控振荡器输出经主分频频率计数的计数器B；

[0029] 自校正控制开关为一对组合开关S1和S2，用于控制自校正电路工作于自校正状态或进入休眠状态；

[0030] 锁相环的压控振荡器为宽带压控振荡器，压控振荡器的电压控制端连接校正控制开关S1和S2，宽带压控振荡器调谐回路中的电容切换阵列连接状态机的多路输出，压控振荡器的频率输出端连接主分频器的输入端；

[0031] 倍频器接参考时钟，将输入频率倍频至需要的频率，其倍取值数为1～M，M为＞1n的正整数，SPI配置控制字位数为n，M取值为2 ；

[0032] 状态机输入为计数器A和计数器B的输出，输出为压控振荡器的电容切换阵列的控制端；

[0033] 自校正控制开关S1和S2中所述的自校正控制开关S1连接环路滤波器和压控振荡器，自校正控制开关S2连接压控振荡器和电源电压的一半。

[0034] 所述的自校正频率综合器，其在于，所述电流自校正环路包括峰值比较器、数模转换器、迟滞比较器，电流自校正环路还包括自校正电路的状态机和锁相环的压控振荡器；其中

[0035] 压控振荡器电流源切换阵列的电流控制接状态机的输出，压控振荡器的振荡频率输出接峰值检测器；

[0036] 峰值比较器为，其输入端连接压控振荡器的输出端，峰值比较器输出端连接迟滞比较器的一个输入端；

[0037] 数模转换器输入为可编程控制的参考电压数字码，输出接迟滞比较器；数模转换器用于将参考电压的数字码转换成电压，送至迟滞比较器作为参考电压，数模转换器的精度以及参考电压在系统初始化时根据实际需求进行调整和配置；

[0038] 迟滞比较器输入为峰值检测器的输出和参考电压的输入，其输出连接状态机；

[0039] 状态机输入端连接迟滞比较器的输出端，状态机输出端连接压控振荡器的电流控制端和电容切换阵列的控制端。

[0040] 所述的自校正频率综合器，其在于，所述环路滤波器为片内集成的有源滤波器或无源滤波器。

[0041] 所述的自校正频率综合器，其在于，所述可优化压控振荡器为负阻的压控振荡器，其构成包括：负阻产生器41、调谐回路42、电容切换阵列43和电流源切换阵列44；其中[0042] 所述负阻产生器41为互补的交叉耦合对管，包括两个PMOS对管41-1和两个NMOS对管41-2；两个NMOS管的源极接地，一个NMOS管的栅极和漏极与另一个NMOS管的漏极和栅极分别相接，两个PMOS管的源极接可编程控制的电流源阵列的漏极，一个PMOS管的栅极和漏极与另一个PMOS管的漏极和栅极分别相接，另个NMOS的漏极和两个PMOS的漏极相接；

[0043] 所述调谐回路42为包括差分对称电感L和两个AMOS可变电容的精调谐电路，一个差分对称电感L的两端分别接负阻产生器41两个NMOS管的漏极和两个AMOS可变电容的一端，两个AMOS可变电容的另一端并联连接接环路滤波器输出的控制电压Vctl；

[0044] 所述电容切换阵列43由N个可切换电容组成，每个可切换电容包含一个可控切换开关SWc和一对电容C；N个可切换电容的可控切换开关SWc受控于状态机输出的N位控制信号，完成相应可切换电容的接入切换，用于实现电容切换阵列的电容值的受控配置；通过控制N个可切换电容的切换开关逐一闭合，使电容切换阵列的电容值按二进制权重逐次增加，即

[0045] 20C0、21C0、…、2N-n-1C0、2N-nC0、…、2N-2C0、2N-1C0；

[0046] 电容切换阵列电容值的可配置范围为：C0～2N-1C0；可切换电容采用高Q值的MIM电容；

[0047] 可控切换开关SWc为NMOS管，N个NMOS管的尺寸(W/L)也是按照二进制权重逐次增加，即：

[0048] 20(W/L)0、21(W/L)0、……、2N-n-1(W/L)0、……、2N-2(W/L)0、2N-1(W/L)0；

[0049] 其中n为切换开关序号，N-1≥n≥0；

[0050] n＝0，第0号切换开关的尺寸为(W/L)0＝20(W/L)0＝(W/L)0；

[0051] n=N-1，第N-1个切换开关的尺寸为(W/L)N-1＝2N-1(W/L)0；

[0052] 所述电流源切换阵列44M个可切换电流源组成，每个可切换的电流源包含一个可控切换开关SWi；电流源切换阵列的M个可编程控制切换的电流源依次切换接入，电流源切换阵列44的电流值依次按二进制权重增加：

[0053] 20I0、21I0、……、2M-m-1I0、2M-mI0、……、2M-2I0、2M-1I0

[0054] 其中m为切换开关号，M-1≥m≥0。

[0055] 所述的自校正频率综合器，其在于，所述的倍频器、计数器为可编程配置结构，根据系统对锁相环建立时间的要求进行可编程配置，以调整频率自校正环路的工作速度和精度；所述系统对锁相环建立时间的要求是通过系统初始化设置来实现。系统对锁相环建立时间的要求为通信信道切换时允许的时间或者为接收和发送切换的间隔时间，可编程倍频器根据系统对PLL建立时间的长短进行倍数由低到高的配置，可编程计数器根据宽带VCO的电压频率转换增益及电容切换矩阵的位数进行配置，以调整频率自校正环路的工作速度，在几个参考频率周期内，完成自校正，并实现频率校正精度的调整。

[0056] 所述的自校正频率综合器，其在于，所述的峰值比较器为包括峰值检测器和迟滞比较器的单元部件，简化电流自校正环路的构成；峰值比较器的二路信号输入端连接压控振荡器的二路差分信号输出端，峰值比较器的参考信号端连接数模转换器输出端，峰值比较器的输出端连接状态机，峰值比较器的控制端接控制信号PD_I；峰值比较器用于检测压控振荡器输出频率的幅度，并与参考电压幅度比较，输出比较结果。

[0057] 所述的自校正频率综合器，其在于，所述的自校正控制开关为一对组合开关管；在频率自校正状态下，S1断开，S2闭合，使自校正电路与锁相环环路滤波器的连接断开，自校正电路中S2将压控振荡器控制电压接为VDD/2即半值电源电压，频率自校正完成后，S1闭合，S2断开；电流自校正与PLL自锁定过程同时进行，在电流自校正状态，S1闭合，S2断开，使自校正电路与锁相环的环路滤波器连接，电流自校正完成后，电流自校正完成后，频率综合器关闭电流自校正环路峰值检测和比较的相关电路，自校正电路进入休眠状态。

[0058] 状态机根据频率自校正环路的计数器结果，进行判决，并开始搜索算法，输出相应的频率子波段码，压控振荡器输出频率调整后，根据频率自校正环路新的计数器结果，重新判决，直到找到合适的频率子波段码为止，频率自校正过程在几个参考时钟内快速搜索到最优的频率子波段码，并输出频率自校正完成信号FC_OK，频率自校正环路进入休眠模式。频率自校正完成信号FC_OK，控制锁相环进入自锁定过程，同时状态机又根据电流自校正环路的迟滞比较器输出结果，进行判决和开始搜索算法，输出相应的电流控制字，直至找到合适的电流控制字，使压控振荡器始终工作于优化的电流受限区，以最优的功耗获得所需的输出幅度和相位噪声性能，实现对压控振荡器的性能优化，此时输出电流校正完成信号IC_OK，电流频率自校正环路进入休眠模式。而电流自校正环路自校正过程与锁相环自锁定过程同时工作，自校正电路的自校正工作不影响锁相环的建立时间。

[0059] 自校正频率综合器通过频率自校正环路和宽带压控振荡器配合工作，实现自校正频率综合器对工艺偏差和温度变化引起频率偏移的自动补偿功能，自校正频率综合器通过电流自校正环路对宽带压控振荡器的优化处理，使压控振荡器以最小的功耗工作于电流受限区，获得良好的相位噪声性能，工作于性能和功耗的最优区间，实现自校正频率综合器对工艺偏差和温度变化引起相位噪声性能偏差的自动补偿和优化功能。

[0060] 本发明的实质性效果为：

[0061] 1、本发明方法构成的自校正频率综合器的宽带压控振荡器，采用电容切换阵列的可变电容，且可切换电容采用高Q值的MIM电容，控制可变电容实现具体子频率波段码的粗调，在低的电压频率转换增益下，获得宽的频率调节范围，自校正频率综合器的可输出频率范围达到本振中心频率的20％～50％，满足支持多模式多频段接收机的要求。

[0062] 2、本发明自校正频率综合器优化方法采用包含频率自校正环路和电流自校正环路的自校正电路，频率自校正过程中锁相环断开，频率比较过程中对参考时钟频率作倍频化处理，状态机采用二分搜索算法，与已有技术相比频率自校正速度加快数倍，在几个参考时钟内搜索到最优的频率子波段码，，而电流自校正过程与锁相环自锁定过程同时工作，不影响自校正电路对锁相环的建立时间，同时彻底解决了已有技术切换频率时只能手动校正的问题。

[0063] 3、本发明的自校正频率综合器采用电流自校正环路，使压控振荡器始终工作于优化的电流受限区，以最优的功耗获得所需的输出幅度和相位噪声性能，实现对压控振荡器的性能优化，仿真结果表明，相比于已有技术在不同的子波段码下，可节省功耗20～50％。

[0064] 4、本发明的自校正频率综合器通过频率自校正环路和电流自校正环路对宽带压控振荡器的优化处理，同时实现自校正频率综合器对工艺偏差和温度变化的自动补偿功能。

[0065] 5、自校正电路的自校正电路的两个自校正环路等大部分电路为数字逻辑电路，两个自校正环路在自校正完成后自动断开环路，相关电路从工作状态转入休眠状态，使整个自校正频率综合器芯片有效节能，功耗和相位噪声性能显著优于已有技术频率综合器结构。

[0066] 6、本发明高性能的自校正频率综合器可广泛应用于高性能的无线收发机芯片，支持多模式多频段接收机的要求。

附图说明

[0067] 图1a是本发明自校正频率综合器电路构成框图；

[0068] 图1a中：11-PLL结构频率综合器，110-参考时钟信号，111-参考分频器，112-鉴频鉴相器，113-电荷泵，114-环路滤波器，115-压控振荡器，116-主分频器，12-自校正电路。

[0069] 图1b是本发明第一实施例的一种可优化压控振荡器性能的自校正频率综合器电路框图；

[0070] 图1b中：12-自校正电路，12-1-频率自校正环路，12-2-电流自校正环路，12-3-自校正电路的状态机，12-4-自校正控制开关，121-倍频器，122-计数器A，123-计数器B，124-压控振荡器的电容切换阵列，125-压控振荡器的电流源切换阵列，126-数模转换器，127-峰值检测器，128-迟滞比较器，PD_F-频率控制信号，PD_I-电流控制信号，VREF-参考电压，VPD-峰值检测电压。

[0071] 图1c是本发明第二实施例的一种可优化压控振荡器性能的自校正频率综合器电路框图；

[0072] 图1c中：129-峰值比较器。

[0073] 图2是本发明实施例的优化的自校正过程流程图；

[0074] 图2中：(1)是复位并初始化流程，(2)是频率自校正流程，(3)是电流自校正流程，(4)是PLL自锁定流程。

[0075] 图3是本发明实施例的4位二分法搜索示意图；

[0076] 图3中：最高位表示工作状态，‘1’表示工作状态，‘0’表示待机状态；

[0077] 图4是本发明实施例的压控振荡器电路构成图；

[0078] 图4中：41-负阻放大器，42-精调谐回路，43-电容切换阵列，44-电流源切换阵列；

[0079] 图5a是本发明实施例的电容切换阵列的构成示意图；

[0080] 图5a中：51-电容切换阵列的切换电容1，5N-电容切换阵列的切换电容N。

[0081] 图5b是图5a中电容切换阵列的切换电容51的具体实现电路原理图；

[0082] 图5b中，511-切换电容51。

[0083] 图6是本发明实施例的电流源切换阵列的电路图；

[0084] 图6中：60-参考电流源，61-电流源输入级，62-比例电流源阵列，621-第1级比例电流源，621-第2级比例电流源，62S-第S级比例电流源。

[0085] 图7a是本发明实施例的压控振荡器性能优化曲线示意图。

[0086] 图7b是本发明实施例的电容切换矩阵Cband＝31压控振荡器性能优化仿真波形图。

[0087] 图7c是本发明实施例的电容切换矩阵Cband＝0压控振荡器性能优化仿真波形图。

具体实施方式

[0088] 结合实施例并参照附图对本发明的具体实现方式进行详细阐述，使本发明的技术方案、有益效果得到进一步说明。

[0089] 图1a所示为本发明自校正频率综合器电路构成框图，自校正频率综合器由基于传统的锁相环PLL结构频率综合器11，以及自校正电路12二部分构成。PLL结构频率综合器11包括：来自外部的参考时钟信号110，输入接入参考时钟的参考分频器111，输入端连接参考分频器111输出和主分频器116输出的鉴频鉴相器112，控制端连接鉴频鉴相器112二个输出端的电荷泵113，以电荷泵113输出为输入端的环路滤波器114，环路滤波器114的输出连接压控振荡器115的输入端，以及以参考时钟信号110和主分频器116输出信号为输入信号、多路输出连接压控振荡器115的自校正电路12。

[0090] 本发明实施例的可优化压控振荡器性能的自校正频率综合器如图1b所示。锁相环PLL包括：参考分频器111、鉴频鉴相器112、电荷泵113、环路滤波器114、压控振荡器115、主分频器116。其中参考时钟信号110由外接的TCXO晶振经芯片内部的驱动电路生成，参考时钟110连接到参考分频器111的输入端，参考分频器111的分频比可通过SPI进行配置，以适应多种参考晶振频率。参考分频器111的输出送至鉴频鉴相器112的参考频率输入端；而压控振荡器115输出频率经过主分频器116分频后，送至鉴频鉴相器112的反馈分频输入端，鉴频鉴相器112根据参考频率和反馈分频两个输入频率的相位关系输出NUP、DOWN信号，输出NUP、DOWN信号接入电荷泵113。NUP信号控制电荷泵113的充电，而DOWN信号控制电荷泵113的放电，电荷泵113将鉴频鉴相器112输出的相位差转变为电流差。电荷泵113的输出接环路滤波器114。本发明实施例的环路滤波器114由片内集成实现。环路滤波器114将电荷泵113输出的电流差转变为电压差。根据上位系统和电路的要求，环路滤波器可以为2阶或3阶或更高阶，而环路滤波器可以是有源滤波器或是无源低通滤波器实现。环路滤波器也可以片外实现。频率自校正环路12-1包括：倍频器121，A计数器122，B计数器123，S1和S2的自校正控制开关124，压控振荡器115和状态机12-3。环路滤波器114的输出连接自校正控制开关S1一端，电源VDD/2连接自校正控制开关S2一
端，S1和S2的另一端并联连接压控振荡器115的电压控制端。参考时钟110先经过倍频
器121倍频至一个较高的频率，倍频器的倍频数可通过SPI进行配置，实施例的SPI配置控
4
制字n为4位，M取值为2，SPI配置倍频器的倍频数1或2或4或8。倍频器的输出连接
至A计数器122，进行计数，而压控振荡器115的输出频率经主分频器116分频后，连接至B计数器123，进行计数。计数器A和计数器B的计数结果分送至状态机12-3进行判决和处理，状态机12-3输出N路相应的频率子波段码，到压控振荡器115的电容切换阵列124，控制电容切换阵列的N个可变电容的接入数，以粗调改变压控振荡器115的输出频率。电流自校正环路12-2包括：压控振荡器115及其电流源切换阵列125、数模转换器126、峰值检测器127、迟滞比较器128和状态机12-3构成。压控振荡器115的差分输出连接至峰值检测器127，峰值检测器127的输出端连接迟滞比较器128的一个输入端，而通过SPI配置的参考电压二进制码连接至数模转换器126的输入端，数模转换器126输出端连接迟滞比较器128的另一个输入端，迟滞比较器128的输出端连接状态机12-3的一个输入端，状态机
12-3的N个输出端对应连接到压控振荡器115的电容切换阵列124的N个控制端。数模转
换器126输出的参考电压VRFF和峰值检测器127输出的峰值电压VPD，送至迟滞比较器128进行电压比较，迟滞比较器128将比较结果送至状态机12-3进行判决和处理，状态机12-3输出相应的N位电流控制码，控制压控振荡器的电流源切换阵列125的N路电流源的接入数，以改变压控振荡器115的工作电流。所述SPI配置为基于SPI总线和SPI模块高速同
步串行口的可编程配置。

[0091] 图1c给出本发明第二实施例的一种可优化压控振荡器性能的自校正频率综合器电路框图。图1b中的电流自校正环路的峰值检测器127和迟滞比较器128由峰值比较器129来实现。电流自校正环路12-2包括：压控振荡器115及其电流源切换阵列125、数模转换器126、峰值比较器129和状态机12-3构成。压控振荡器115的差分输出连接至峰值比较器129的差分输入端，而通过SPI配置的参考电压二进制码连接至数模转换器126的输入端，数模转换器126输出端连接峰值比较器129的另一个输入端，峰值比较器129的输出端连接状态机12-3的一个输入端，状态机12-3的N个输出端对应连接到压控振荡器115
的电容切换阵列124的N个控制端。数模转换器126输出的参考电压VRFF和峰值检测的峰值电压VPD，在峰值比较器129进行电压比较，比较结果送至状态机12-3进行判决和处理，状态机12-3输出相应的N位电流控制码，控制压控振荡器的电流源切换阵列125的N路电流源的接入数，从而改变压控振荡器115的工作电流。

[0092] 图2给出自校正频率综合器的优化自校正控制过程工作流程，结合图2来进行详细描述自校正频率综合器的优化自校正控制过程：

[0093] (1)复位并初始化流程

[0094] S201当每次芯片上电或通信信道改变时，通过SPI配置实现频率校正设置；

[0095] S202判断是否选择频率自校正，判断为“否”，则转S203；判断为“是”，执行S204；

[0096] S203选择外部频率校正的模式，提供选择外部校正模式，用于提供芯片性能检测的校正模式；

[0097] S204状态机复位并初始化配置，在本实施实例中频率子波段码和电流控制字都为4位，初始化配置频率子波段码Cband＝1000，电流控制字置为Iband＝1111，并配置PD_F＝PD_I＝0，芯片上电工作时，默认选择为自校正模式，并设置最大搜索次数值，状态机复位包括将计数器A和搜索次数计数器B清零；

[0098] S205状态机控制校正开关S1断开，S2闭合，并根据参考频率设置计数器B的计数值、F值及状态机内部比较器的上、下限值。

[0099] (2)频率自校正流程

[0100] 对于频率校正是通过多次搜索和配置频率子波段码，并测量相应的压控振荡器频率，来找到所需频率所在的子波段。

[0101] S206状态机控制搜索次数计数器加一，并判断搜索次数是否小于设定的最大搜索次数；如果判断为“否”，转S210；如果判断为“是”，转S207；

[0102] S207状态机判断计数器A的计数值是否在设置的上、下限值之内；如果判断为“低于下限值”，转S208；如果判断为“高于上限值”，转S209；如果判断为“在上、下限值之内”，转S211；

[0103] S208执行二分法搜索：(Cband)值向下减一，并返回步骤S206，继续搜索；

[0104] S209执行二分法搜索：(Cband)值向上加一，并返回步骤S206，继续搜索；

[0105] S210停止搜索和频率自校正；

[0106] S211状态机发出频率自校正完成信号：FC_OK＝1、PD_F＝1。

[0107] (3)电流自校正流程

[0108] S212判断是否选择电流自校正，判断为“否”，转S213；如果判断为“是”，转S214；

[0109] S213选择外部电流校正；

[0110] S214设置数码转换器输入参考电压的二进制码，；

[0111] S215判断是否“VREF＜VPD”；判断为“否”，转S217；如果判断为“是”，转S216；

[0112] S216作(Cband)-1运算，返回步骤S215；

[0113] S217状态机输出电流自校正完成信号：FI_OK＝1、PD_I＝1，状态机待机，压控振荡器维持频率子波段码值。

[0114] (4)PLL锁相器自锁定流程

[0115] S218进入PLL锁相环自锁定过程；

[0116] S219完成PLL锁相环锁定。

[0117] 自校正电路的频率自校正和电流自校正过程：S205首先启动频率自校正流程，校正控制开关S1断开，S2闭合，PLL的环路滤波器114断开与压控振荡器115的连接，压控振荡器115的通过闭合的S2接至VDD/2，状态机12-3根据参考晶振频率，配置参考分频器111的分频比、B计数器123的计数限值、最大频率比较次数F值以及状态机12-3内部用于频率比较的比较器的上、下限值。压控振荡器115输出的振荡频率经过主分频器116分频后，送计数器B进行计数，当计数器B计数值达到初始化预设的计数限值时，计数器B停止计数，并输出一个高电平使计数器A也停止计数。状态机根据计数器A的计数值与其内部比较器的上、下限值进行比较和判决，如果这时计数器A的计数值低于比较器的下限值，则需要降低压控振荡器的振荡频率，在本发明的实施实例中，4位的频率子波段码0000对应最高振荡频率，而1111则对应最低振荡频率，当前的Cband值向上加一。如果计数器A的计数值高于比较器的上限值，则需要提高压控振荡器的振荡频率，即当前的Cband向下减一。完成一次频率比较，调整Cband值后的压控振荡器的输出频率，重复步骤S206～S209，再次进行计数和比较，同时状态机会计算判决频率比较的次数，如果小于最大频率比较次数F(本实施例中设F值为5)，则根据比较结果，执行相应的Cband加减，如果大于最大频率比较次数，则表明需要的频率不在压控振荡器的工作范围内，频率校正过程停止。当计数器A的计数值在比较器的上、下限之间时，则表明已找到所需频率的频率子波段码，S210发出频率自校正完成信号，FC_OK＝1，自校正控制开关S1闭合，S2断开，频率自校正过程完成。

[0118] 同时，S210通过SPI配置PD_F＝1，关闭计数器A、计数器B和倍频器，并使状态机保持频率子波段码的输出，S218进入PLL锁相环锁定过程，S219完成PLL锁相环锁定，实现降低功耗和减少引入PLL环路噪声。

[0119] 频率自校正过程完成后，电流的自校正过程和PLL的自锁定过程是并行同时进行的。电流自校正同样通过配置进行选择，默认配置为电流自校正模式，S212选择自校正模式或者外部校正模式S213。电流自校正是通过多次的自调整电流子波段码，使振荡器输出幅度达到参考电平值。每次自调整电流子波段码是通过峰值检测器和迟滞比较器或通过峰值比较器检测压控振荡器的输出幅度，来确定相位噪声性能最佳时所对应的参考电平值，从而电流自校正环路得到所需最小电流的子波段码。S214则会根据系统和电路的实际需求设置数模转换器输入二进制码的参考电压值，当配置的二进制码参考电压值通过数模转换器后，转换为实际的参考电压VRFF送到迟滞比较器，而二个输入端接在压控振荡器差分输出端的峰值检测器，则检测压控振荡器差分输出信号的振幅，输出检测结果VPD；S215将检测结果VPD送至迟滞比较器与参考电压VREF进行比较，如果VREF＜VPD，则表明工作电流大了，转S216，(Iband)当前值减一，压控振荡器调整工作电流值，完成一次幅度比较过程，返回S215。S215，压控振荡器输出幅度再次进行峰值检测，新的检测结果VPD送至迟滞比较器与参考电压VREF进行比较，直到VREF大于VPD，则表明此次压控振荡器调整工作电流值为最优值，从而保证压控振荡器相位噪声的最佳性能，转S217。S217，电流自校正过程完成，置IC_OK＝1，状态机12-3维持电流控制字的输出，同时置PD_I＝1，控制电流自校正环路的峰值检测器127和迟滞比较器128或峰值比较器129，以及数模转换器126进入休眠状态。

[0120] 在频率自校正过程中，频率子波段码的搜索采用如3所示的二分法搜索。带自校正的频率综合器，其PLL锁定时间包括自校正时间和PLL自锁定时间，在本发明实施例技术方案中，电流自校正与PLL自锁定是同步并行进行的，所以自校正时间为频率自校正时间与电流自校正时间，频率自校正时间取决于完成一次频率搜索和比较判决时间以及完成频率自校正过程需要频率搜索和比较判决的次数。在本实施实例中，完成一次频率比较、判决时间只需要几个参考时钟周期。为了提高频率比较的速度，频率自校正采用开环校正，同时将参考时钟作倍频处理。因此完成频率自校正过程的比较、判决的次数成为影响频率自校正时间的关键。如果采用传统的逐次比较算法实现，对于一个有M位频率子波段码的压控M振荡器，完成一个频率自校正过程最多需要Cmax1＝2 次，而在每次搜索采用二分法搜索即取中间值的二分逼近搜索算法，搜索次数最多需要Cmax2＝M次。若设置M为4，逐次比较算法最多需要16次，二分搜索算法最多需要4次，可见压控振荡器频率子波段位数M＞3后，二分搜索算法就会展现极大的优势。图3给出一个M为4位的二分搜索算法的具体实例。
二分搜索算法给每个搜索一个编号，4位的二进制有16个编号，在4位编号前加一位状态标志位，标志位“1”表示处于空闲(IDLE)状态，标志位“0”则表示正常工作状态。在频率自校正开始前处于IDLE状态，编号为10000，在频率自校正开始时，第一次二分点取第8个编号
01000，将“10000”状态置为“01000”状态；在完成第一次频率比较后，如果判定频率偏高，则算法二分加一，上调至第二次二分点的“01100”状态；调整频率子波段码后，再次进行频率比较，如果仍频率偏高，则算法二分加一，上调至第三次二分点的“01110”状态；同样，如果仍频率偏高，则算法二分加一，上调至第四次二分点的“01111”状态。

[0121] 如果第一次频率比较后频率偏低，则算法二分减一，下调至第二次二分点的“00100”状态；调整频率子波段码后，再次进行频率比较，如果仍频率偏低，则算法二分减一，下调至第三次二分点的“00010”状态；同样，如果仍频率偏低，则算法二分减一，下调至第四次二分点的“00001”。同样，可下调至二分点的“00000”状态。同理，每次调整频率子波段码后，再次进行频率比较，无论频率偏高或偏低，则算法二分加一或减一，调至任何新状态的子波段码，再次对新状态的频率子波段码与设置的上、下限值进行比较，直至频率自校正过程完成，最多只要四次，只有调至二分点的“00000”状态，最多需要五次。设置M为
4，则设置最大搜索次数F为5。若搜索次数已到搜索次数最大值，如果仍不在设置的上、下限值之内，此时搜索次数已到其最大值，则表明所需的频率不在压控振荡器的工作范围，自校正过程停止。

[0122] 本发明实施例的压控振荡器如4所示。图中用电流源MPC表示为电流源切换阵列44，其源极接电源VCC，栅极接偏置电压Vb，漏极接VT。为了进一步降低压控振荡器的相位噪声，电流源切换阵列44的电流镜采用1/f噪声更小的PMOS实现，负阻产生器41由互补CMOS实现，用以降低电路的功耗，而获得好的相位噪声性能。负阻产生器41中的PMOS对管MP1、MP2的源极接可编程控制的电流源切换阵列MPc的漏极，MP1栅极和漏极与MP2的漏极和栅极分别相接，负阻产生器41中的NMOS对管MN1、MN2的源极接地，MN1的栅极和漏极与MN2的漏极和栅极分别相接，NMOS对管MN1、MN2的漏极和PMOS对管的漏极MP1、MP2分别相接。调谐回路42由电感L、粗调谐的电容切换阵列43和精调谐的可变电容AMOS对组成，其中电感L为差分对称电感，其两端分别接MN1、MN2的漏极，粗调谐由电容切换阵列43实现。连接各对称电容C一端的电容切换阵列43的两端，对应连接在调谐回路42的两输出端VP和VN中的一端，电容切换阵列43的中间端连接控制开关SW的两端，而精调谐电容则由两个累积型AMOS可变电容构成，两个AMOS的栅极对应接调谐回路42两输出端VP和
VN中的一端，两个AMOS的漏、源极相接，接到控制电压Vctl端，两个累积型AMOS的电容值受Vctl控制实现调整。

[0123] 本发明实施例的电容切换阵列如图5a所示，电容切换阵列由M个可切换电容组成，切换电容阵列用于实现压控振荡器的粗调谐，在保证宽的频率调节范围的同时，获得低的相位噪声性能。电容切换阵列的N个可切换电容为51～5N，N个可切换电容各有一对电容(C0～CN-1)和一个可控电子开关(SW0～SWN-1)。可切换电容51有一对电容C0和一个可控电子开关SW0，可切换电容5N有一对电容CN-1和一个可控电子开关SWN-1。一对电容的一端对称的连接压控振荡器调谐回路的两输出端VP和VN中的一端，一对电容的另一端中之间连接电子开关。图5b示出的是可切换电容51的电路组成原理图。一个可切换电容的组成和连接为：控制信号SW0经反向器和缓冲器后输出一组控制信号SWP0和SWN0，高Q值的MIM电容对C0对称连接在调谐回路的VP和VN两端，电容对C0的另一端分别连接切换开关管MN0的漏极和源极，MN0的栅极连接一个控制信号SWP0，另一个控制信号SWN0经电阻R分别连接至MN0的漏极和源极。当开关MN0导通时，该可切换电容被选取，两端电容对C0连接起来，且中点的电平为零电平，而当开关MN0关闭时，电容两端连接至高电平，而不至于漂浮的不确定电平状态，而使切换开关管MN0出现的微导通状态。为保证可切换电容能够连M-K-1 M-K
续的调节，电容切换阵列的电容值按二进制权重逐次增加：C0、2C0、...、2 C0、2 C0、...、M-3 M-2 M-1
2 C0、2 C0、2 C0，用做切换开关的NMOS管，考虑到其本身电容的影响，换开关NMOS管的尺寸也按二进制权重逐次增加：

[0124] (W/L)0、2(W/L)0...、2N-K-1(W/L)0、2N-K(W/L)0、...、2N-2(W/L)0、2N-1(W/L)0，其中N＞K＞1，(W/L)K表示第K个切换开关的尺寸。

[0125] 本发明实施例的电流源切换阵列如图6所示。电流源切换阵列包括参考电流源60、输入级61和S个比例电流源621～62S，每一个比例电流源采用一对控制开关管。参考电流源60连接至输入级61的MPr漏极和栅极，MPr源极接电源VCC，每一个比例电流源MP0～MPS-1栅极连接至对应开关管MNK0...MNKS-1的漏极，同时为了保证当各个比例电流源在关闭时能可靠关闭，栅极还连接至对应的另一开关管MPK0～MPKS-1的漏极，MP0～MPS-1的源极和MPK0～MPKS-1的源极并联并连接电源VCC，每一个比例电流源开关管MP0～MPS-1和MPK0～MPKS-1的栅极并联并连接切换控制信号K0～KS-1。开关管MNK0～MNKS-1的源极连接至参考电流源。为了保证压控振荡器的电源能连续调节，电流源切换阵列的比例电流源MP0～MPS-1电流按二进制权重逐次增加：

[0126] I0、2I0、...、2S-K-1I0、2S-KI0、...、2S-3I0、2S-2I0、2S-1I0，电流源MP0～MPN-1管尺寸的宽长比(W/L)0～(W/L)N-1按二进制权重逐次增加：

[0127] (W/L)0、2(W/L)0、...、2S-K-1(W/L)0、...、2S-2(W/L)0、2S-1(W/L)0，其中S＞K＞1，(W/L)K表示第MPK管尺寸的宽长比。

[0128] 图7a给出本发明实施例的压控振荡器性能优化曲线示意图，如图7a所示，电流自校正能够实现压控振荡器性能的优化。在图7a中横坐标表示压控振荡器的工作电流，左边纵坐标表示压控振荡器的单边带相位噪声，而右边纵坐标表示压控振荡器的输出幅度，压控振荡器有一个电流优化点，压控振荡器的电流优化点位于输出幅度最大而电流最小的位置。电流优化点将压控振荡器工作区分为两个区域：电流受限区和电压受限区。在电流受限区，其压控振荡器的输出幅度与电流是成正比的，同样的单边带的压控振荡器相位噪声也会随着的增大成比例的减小；而在电压受限区，则压控振荡器的输出幅度基本不随电流的增大而变化，幅度趋于饱和状态，而相位噪声性能，则会在电流增大的同时出现变差的现象。电流校正的作用是，通过电流的逐次逼近，使工作电流接近优化点Iopt，压控振荡器工作于电流受限区，在保证功耗最小的同时，而获得最佳的相位噪声性能，实现对压控振荡器性能的优化。

[0129] 图7b和图7c是本发明实施例自校正频率综合器对压控振荡器性能优化的仿真波形图。仿真的自校正频率综合器实施例的Cband是5位，Iband是4位。图7b是电容
切换矩阵Cband＝31，仿真显示，当Iband＝9，对应压控振荡器尾电流为6.6mA，可输出幅度483mV，相位噪声性能最优，对比于传统的固定电流即Iband＝15，节省功耗27％。图7c是电容切换矩阵Cband＝0，当Iband＝4，对压控应振荡器尾电流为4.6mA，可输出幅度
332mV，相位噪声性能最优，对比于传统的固定电流即Iband＝15，节省功耗49％。

[0130] 本发明的保护范围，并非局限于本发明描述的实施例。只要各种变化在所附权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的实例均在保护之列。