微机电加速度计的制造方法

摘要

微机电加速度计及其制造方法，包括：对包括依次层叠的第一硅层、氧化物层以及第二硅层的绝缘体上硅晶片进行第一刻蚀，以在所述第一硅层中形成延伸至所述氧化物层的若干个第一刻痕，从而利用所述第一硅层形成所述微机电加速度计的质量体的两个支脚；对所述绝缘体上硅晶片进行第二刻蚀，以在所述第二硅层中形成延伸至所述氧化物层的若干个第二刻痕，从而利用所述第二硅层形成所述微机电加速度计的质量体中的电极；以及对所述氧化物层进行刻蚀，以使得所述两个支脚之间的第一硅层脱离。由于能够免切割地形成大尺寸的质量体，根据本发明实施例实现了高产能和高灵敏度。

权利要求

1.一种微机电加速度计的制造方法，包括：

对包括第一硅层、氧化物层以及第二硅层的绝缘体上硅晶片进行第一刻蚀，以在所述第一硅层中形成延伸至所述氧化物层的若干个第一刻痕，从而利用所述第一硅层形成所述微机电加速度计的质量体的两个支脚，其中所述第一硅层、所述氧化物层以及所述第二硅层沿层叠方向依次堆叠；

对所述绝缘体上硅晶片进行第二刻蚀，以在所述第二硅层中形成延伸至所述氧化物层的若干个第二刻痕，从而利用所述第二硅层形成所述微机电加速度计的质量体中的电极；

以及

对所述氧化物层进行刻蚀，以使得所述两个支脚之间的第一硅层脱离。

2.根据权利要求1所述的微机电加速度计的制造方法，其特征在于，通过利用第一掩模对所述绝缘体上硅晶片进行深反应离子刻蚀来进行所述第一刻蚀，其中所述第一掩模的图案与所述支脚的配置方式相对应；和/或通过利用第二掩模对所述绝缘体上硅晶片进行深反应离子刻蚀来进行所述第二刻蚀，其中所述第二掩模的图案与所述质量体中的电极的配置方式相对应。

3.根据权利要求1所述的微机电加速度计的制造方法，其特征在于，通过利用氢氟酸蒸汽进行高频气相刻蚀来进行对所述氧化物层的刻蚀。

4.根据权利要求1所述的微机电加速度计的制造方法，其特征在于，所述第一硅层的厚度为450μm～600μm，所述氧化物层的厚度为2μm～5μm，以及所述第二硅层的厚度为40μm～60μm。

5.根据权利要求1所述的微机电加速度计的制造方法，其特征在于，所述第一刻痕和所述第二刻痕在与所述层叠方向垂直的方向上偏移50μm。

说明书

微机电加速度计的制造方法

技术领域

[0001] 本发明涉及微机电加速度传感技术领域，尤其涉及一种基于电容传导技术的微机电加速度计及其制造方法。

背景技术

[0002] 在传统的微机电加速度计制造工艺中，普遍通过切割来分离芯片。在利用切割机进行切割的过程中，不仅需要水进行冷却，还会产生碎屑。因此，为了保护由硅制成的精密结构不被碎屑损伤，需要使该精密结构覆盖有例如光致抗蚀剂等的保护层。然而，在切割之后去除光致抗蚀剂非常麻烦，通常会有一定比例的芯片被毁坏从而导致产量减少。

[0003] 另一方面，通过切割分离芯片，使得微机电加速度计中的质量体的尺寸受到限制。然而，微机电加速度计的灵敏度与质量体的尺寸密切相关，例如布朗噪声与质量体的重量成反比。因此，为了弥补小质量体对微机电加速度计的灵敏度造成的负面影响，现有技术中通常需要提高对封装、电子接口和控制系统等方面的技术要求，例如：a、真空封装以及在真空条件下操作微机电加速度计芯片，以尽量降低布朗噪声；以及b、接口电路用ASIC实现，以尽量减少干扰和其它电子噪声。

[0004] 综上所述，有必要研发一种免切割的、能够形成大质量体的微机电加速度计制造工艺。

发明内容

[0005] 有鉴于此，本发明的目的是提供一种微机电加速度计及其制造方法，其能够免切割地形成大质量体，从而有效提高微机 电加速度计的灵敏度，而无需对微机电加速度计的封装、电子接口和控制系统等方面施加过多的技术要求。

[0006] 为了实现上述目的，根据本发明的实施例，提供了一种微机电加速度计的制造方法，其包括：

[0007] 对包括第一硅层、氧化物层以及第二硅层的绝缘体上硅晶片进行第一刻蚀，以在所述第一硅层中形成延伸至所述氧化物层的若干个第一刻痕，从而利用所述第一硅层形成所述微机电加速度计的质量体的两个支脚，其中所述第一硅层、所述氧化物层以及所述第二硅层沿层叠方向依次堆叠；

[0008] 对所述绝缘体上硅晶片进行第二刻蚀，以在所述第二硅层中形成延伸至所述氧化物层的若干个第二刻痕，从而利用所述第二硅层形成所述微机电加速度计的质量体中的电极；以及

[0009] 对所述氧化物层进行刻蚀，以使得所述两个支脚之间的第一硅层脱离。

[0010] 为了实现上述目的，根据本发明的另一实施例，提供了一种微机电加速度计，包括：

[0011] 质量体，其沿灵敏轴方向上的两端分别具有第一凹槽和第二凹槽，所述第一凹槽中设置有若干个第一移动电极，所述第二凹槽中设置有若干个第二移动电极；

[0012] 第一支架，其连接有若干个伸入进所述第一凹槽的第一固定电极，各所述第一固定电极与各所述第一移动电极组成若干个第一电容；

[0013] 第二支架，其连接有若干个伸入进所述第二凹槽的第二固定电极，各所述第二固定电极与各所述第二移动电极组成若干个第二电容；以及

[0014] 固定架，所述质量体沿所述灵敏轴方向可移动地连接至所述固定架，所述第一支架和第二支架固定于所述固定架上。

[0015] 由于通过刻蚀工艺来分离出单个芯片，根据本发明实施例所提供的微机电加速度计及其制造方法避免了切割工艺给质量体带来的损伤，提高了产量。实践中，根据本发明实施例所提供的微机电加速度计制造方法的产品合格率在95%以上。

[0016] 此外，免切割的制造工艺有助于形成大的底切区域、即有助于形成大尺寸的质量体。而大尺寸的质量体使得微机电加速度计更容易实现高灵敏度，例如能够实现本底噪声低于1μg/rt-hz、线性度好于1%以及满量程为+/-2.5g。

[0017] 另一方面，大的质量体有助于提高微机电加速度计的灵敏度，使得根据本发明实施例所提供的微机电加速度计对封装、电子接口和控制系统等方面的技术要求更低。例如，由于大的质量体的布朗噪声的影响几乎可以忽略，因此该微机电加速度计在大气压力下进行封装即可，而无需在真空条件下封装。又例如，大的质量体意味着大的差模电容，因此电输出信号的信噪比较高，从而可以在印刷电路板上实现接口电路，而无需利用开发成本高昂的ASIC来实现接口电路。

附图说明

[0018] 图1为根据本发明实施例所提供的微机电加速度计的俯视图；

[0019] 图2(a)-(d)为根据本发明实施例所提供的微机电加速度计中的质量体的制造方法的各步骤中质量体的剖视图。

[0020] 附图标记说明

[0021] 1：质量体；11：第一凹槽；12：第二凹槽；13：第一电极架；14：第三电极架；2：第一电容；21：第一移动电极；22：第一固定电极；3：第二电容；31：第二移动电极；32：第二固定电极；4：第一支架；41：第二电极架；5：第二支架；51： 第四电极架；6：弹性部件；7：第三电容；71：第三移动电极；72：第三固定电极；8：第四电容；81：第四移动电极；82：第四固定电极；9：第三支架；10：第四支架；15：支脚；101：第一硅层；102：氧化物层；103：第二硅层；104：第一刻痕；105：第二刻痕。

具体实施方式

[0022] 图1为根据本发明实施例所提供的微机电加速度计的结构示意图，该微机电加速度计包括：质量体1、第一电容2、第二电容3、第一支架4、第二支架5以及固定架(未示出)。

[0023] 其中，质量体1包括约50μm厚的单晶硅层，并且由四个片状弹簧挂起从而在垂直方向上移动。如果由于加速行为产生的惯性力在垂直方向上作用于质量体1上，质量体1在相同方向上偏转。偏转量与加速度成正比。偏转导致电容正比例差动变化。传感电容包括许多(大约1000个)连接到质量体1的移动电极和同样数量的连接到芯片的固定部分的固定电极。这两种电极都短(70μm)，并且固定电极连接到较厚(20μm)的固定电极用骨架，而移动电极连接到移动电极用骨架。这种配置使得电极对频率不在加速度计的带宽内的振动不敏感。

[0024] 具体而言，质量体1在灵敏轴方向上的两端分别具有凹槽，本实施例以图1中的上方的凹槽为第一凹槽11，图1中的下方的凹槽为第二凹槽12。第一凹槽11中具有若干个第一电容2，每个第一电容2都由第一移动电极21和第一固定电极22组成。其中第一移动电极21与质量体1连接，也可以与质量体1一体形成。第一固定电极22的个数与第一移动电极21的个数相同，第一固定电极22伸入进第一凹槽11中并与第一移动电极21相配合形成第一电容2。第一固定电极22还连接至第一支架4上。第一支架4 连接至固定架。

[0025] 本实施例中的第一移动电极21和第一固定电极22是按下述方式排布的。在第一凹槽11中，质量体1具有若干个与灵敏轴方向同方向的第一电极架13，第一电极架13在微机电加速度计所在的平面的垂直连接有若干个第一移动电极21；第一支架4上也具有若干个与灵敏轴方向同方向的第二电极架41，第二电极架41在微机电加速度计所在的平面上垂直连接有若干个第一固定电极22，第一移动电极21和第一固定电极22相配合形成第一电容2。

[0026] 第二凹槽12中具有若干个第二电容3，每个第二电容3都由第二移动电极31和第二固定电极32组成。其中第二移动电极31与质量体1连接，也可以与质量体1一体形成。第二固定电极32的个数与第二移动电极31的个数相同，第二固定电极32伸入进第二凹槽12中并与第二移动电极31相配合形成第二电容3。第二固定电极32还连接至第二支架5上。第二支架5连接至固定架。第二移动电极31和第二固定电极32的排布与第一移动电极21以及第一固定电极22相同。第二移动电极31通过第三电极架14连接至质量体1上，第二固定电极32通过第四电极架51连接至第二支架5上。

[0027] 优选地，本实施例中的质量体1采用硅制作，呈工字型，使得第一凹槽11和第二凹槽12的形状为长方形。沿灵敏轴方向的两端具有凹槽的这种结构能够实现较高的单位面积电容，从而使得微机电加速度计实现高灵敏度。

[0028] 质量体1沿灵敏轴方向可移动地连接至固定架。优选地，质量体1的四个角分别通过四个弹性部件6连接在固定架上，使得质量体1能够相对固定架沿灵敏轴方向(即图1中的上下方向)移动，该弹性部件6可以为弹簧。质量体1沿灵敏轴方向移动，第 一移动电极21以及第二移动电极31也随之移动，而第一固定电极22和第二固定电极32是分别通过第一支架4和第二支架5固定在固定架上的，因此第一固定电极22和第二固定电极32固定，从而第一移动电极21与第一固定电极22之间的距离和第二移动电极31与第二固定电极32之间的距离发生变化，产生电容变化。

[0029] 优选地，第一凹槽11与第二凹槽12的结构，以及第一电容2与第二电容3结构相对称。

[0030] 本实施例中第一电容2和第二电容3的个数可以相同，大约为1000个。组成第一电容2的第一移动电极21和第一固定电极22以及组成第二电容3的第二移动电极31和第二固定电极32的长度大约为70μm。第一支架4和第二支架5的厚度大约为20μm。

[0031] 本实施例中第一电容2和第二电容3的这种配置使得电极的频率对那些不在微机电加速度计的带宽范围内的振动不敏感，从而可以实现较高的单位面积电容，实现较高的灵敏度。

[0032] 优选地，质量体1不具有凹槽的另外两端分别设置有若干个第三电容7和第四电容8。第三电容7由若干个第三移动电极71和若干个第三固定电极72组成，若干个第三移动电极71连接至质量体1上，也可以与质量体1一体形成，若干个第三固定电极72通过第三支架9连接至固定架上。若干个第四电容8由若干个第四移动电极81和若干个第四固定电极82组成，若干个第四移动电极81连接至质量体1上，若干个第四固定电极82通过第四支架10连接至固定架上。

[0033] 组成第三电容7和第四电容8的电极可以为梳齿状电极，组成第三电容7和第四电容8的电极的长度可以比组成第一电容2和第二电容3的电极的长度短，可以为70μm。

[0034] 第三电容7的数量可以与第四电容8的数量相同。第三电容7和第四电容8用于在操作微机电加速度计时，为微机电加速度计 提供反馈力，从而形成闭环控制，这时第三电容7和第四电容8产生的静电作用力可以使质量体1移动空出(null out)。但是由于本实施例提供的质量体1在微机电加速度计中所占的比重较大，因此即使开环控制也能够实现上述目的。

[0035] 优选地，如图2(d)所示，质量体1的平行于灵敏轴方向的两侧底部还具有支脚15。

[0036] 优选地，固定架的材质可以为陶瓷，第一支架4、第二支架5、第三支架9以及第四支架10可以通过粘接的方式固定于固定架中。

[0037] 使用时，将质量体1、第一固定电极22以及第二固定电极32连接至接口电路，该接口电路可以为由电荷放大器、模拟滤波器和仪表放大器组成的标准差分电容电压变换器。当加速运动产生的惯性力沿灵敏轴方向作用于质量体1上时，质量体1沿灵敏轴方向发生偏转(deflect)，偏转量与加速度成正比，偏转导致第一电容2和第二电容3的电容值正比例差动变化。接口电路将测得的电容的变化转换为电压的变化，从而计算出外界的激励量。

[0038] 图2(a)-(d)为根据本发明实施例所提供的微机电加速度计的制造方法的各步骤中SOI(绝缘体上硅晶片)的结构示意图。

[0039] 如图2(a)所示，SOI沿层叠方向依次包括第一硅层101、氧化物层102以及第二硅层103。其中，优选地，第一硅层101的厚度为450μm～600μm；氧化物层102的厚度为2μm～5μm；第二硅层103的厚度为40μm～60μm，更优选为50μm。此外，氧化物层102的材质可优选为二氧化硅。

[0040] 对于图2(a)所示的SOI，通过第一刻蚀在第一硅层101上刻蚀出若干个第一刻痕104，第一刻痕104的深度延伸至氧化物层102。其中，优选采用深反应离子刻蚀(Deep Reactive Ion Etching System，DRIE)系统来进行该次刻蚀。

[0041] 此外，第一刻痕104的宽度优选为约50μm。第一刻痕104的图案由第一掩模来限定，即第一掩模的图案与质量体1的支脚的配置方式相对应。本步骤用于使得在第一硅层101上形成质量体1的支脚15。

[0042] 接着，对于图2(b)所示的SOI，通过第二刻蚀在第二硅层103上形成若干个第二刻痕105，第二刻痕105的深度也延伸至氧化物层102。其中，也优选采用DRIE系统来进行该次刻蚀。

[0043] 此外，如图2(c)所示，第二刻痕105与第一刻痕104不相重叠，并且在与层叠方向垂直的方向上有大约50μm的偏移。第二刻痕105的图案由第二掩模来限定，即第二掩模的图案与质量体1中的电极的配置方式相对应。第二刻痕105用于使得第二硅层103上形成第一凹槽11、第二凹槽12、若干个第一移动电极21和若干个第二移动电极31。优选地，第二刻痕105还用于形成第三移动电极71和第四移动电极81。

[0044] 需要说明的是，尽管以第一刻蚀发生在第二刻蚀之前作为示例进行了说明，但本领域技术人员应能明白，实际上这两次刻蚀的执行顺序可以任意，例如可以先进行第二刻蚀再进行第一刻蚀，也可以同时进行第一刻蚀和第二刻蚀，只要能够形成所需求的第一刻痕和第二刻痕即可。

[0045] 最后，对于图2(c)所示的SOI，通过对氧化物层102进行刻蚀，使得质量体1的两个支脚15之间的第一硅层101脱离，从而形成质量体1。其中，优选通过利用氢氟酸(HF)蒸汽的高频气相刻蚀工艺来对氧化物层102进行刻蚀，从而得到如图2(d)所示的质量体1。

[0046] 上述制造方法对质量体的尺寸没有限制，本实施例中质量体1可以实现7mm×4mm甚至更大表面积的结构。

[0047] 根据本发明实施例所提供的微机电加速度计能够应用于但不限于诸如石油、天然气勘探、精密倾斜感应以及车辆稳定和导航等要求较高的应用中。

[0048] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。