液晶面板的驱动电路

摘要

本发明提供一种液晶面板的驱动电路，包括：栅极驱动器、源极驱动器、多条选通线及多条数据线，该多条选通线和数据线界定多个像素单元，每一像素单元包括：薄膜晶体管、公共电极、像素电极及修正电容，该薄膜晶体管通过选通线及数据线分别与栅极驱动器及源极驱动器电性连接，该公共电极与像素电极形成一液晶电容，该薄膜晶体管包括一栅极及一漏极，该修正电容电性连接于栅极与漏极之间，对栅极与漏极因结构特性形成的寄生电容进行修正。通过设置修正电容来减少寄生电容对薄膜晶体管的影响，提高薄膜晶体管控制的精度，避免了液晶分子异常偏转带来的透射率的改变和对比度异常的现象。

权利要求

1.一种液晶面板的驱动电路，其特征在于，包括：栅极驱动器、源极驱动器、多条选通线及多条数据线，该多条选通线和数据线界定多个像素单元，每一像素单元包括一薄膜晶体管、一公共电极、一与薄膜晶体管电性连接的像素电极、及一修正电容，所述薄膜晶体管通过选通线及数据线分别与栅极驱动器及源极驱动器电性连接，所述公共电极与像素电极形成一液晶电容，所述薄膜晶体管包括一栅极及一漏极，所述修正电容电性连接于栅极与漏极之间，对栅极与漏极因结构特性形成的寄生电容进行修正；

所述薄膜晶体管还包括一源极，该源极通过数据线电性连接至源极驱动器；

所述薄膜晶体管的栅极通过选通线电性连接至栅极驱动源，所述薄膜晶体管的漏极与像素电极电性连接；

所述薄膜晶体管的栅极通过选通线电性连接至栅极驱动源，所述薄膜晶体管的漏极与像素电极电性连接；

所述修正电容为一稳压电容，其容值小于栅极与漏极因结构特性产生的寄生电容的容值；

所述修正电容的额定电压小于所述栅极与漏极因结构特性产生的寄生电容的额定电压；

所述修正电容耐压能力强。

2.如权利要求1所述的液晶面板的驱动电路，其特征在于，还包括一存储电容，所述存储电容并联连接于所述液晶电容。

说明书

液晶面板的驱动电路

技术领域

[0001] 本发明涉及一种液晶显示器领域，尤其涉及一种液晶面板的驱动电路。

背景技术

[0002] 随着科学技术的发展以及人们生活质量的提高，液晶显示器在生活中已经随处可见，并且人们对液晶显示器的要求越来越高，开始追求大的显示画面、快的响应速度。但是随着液晶显示面板的增大布线的复杂度提高，而且随着TFT（Thin Film Transistor、薄膜场效应晶体管）基板驱动像素电极数量的增加线路延时以及因为TFT寄生电容的存在所带来的反馈电压对每个像素电极的影响使得精确控制像素电极的难度也跟着增加。

[0003] 图1为基本的TFT阵列基板的电路驱动结构示意图，图中在整个TFT基板上分布着像素电极，每一个像素电极至少与一个薄膜晶体管的漏极D相连，每个薄膜晶体管的源极S至少连接一条数据线，数条数据线共同构成了数据总线结构；每一个薄膜晶体管的栅极G至少连接一条选通线，数条选通线共同构成了选通总线结构；数据总线和选通总线通过薄膜晶体管共同控制这些像素电极的数据写入，如图所示的基板上的第i列、第j行的像素电极P(i，j)共同受到选通线G(j)和数据线S(i)的控制，当对该像素电极进行写操作时，选通线G(j)处于高电平，保证薄膜晶体管T(i，j)处于导通状态，此时通过数据线S(i)上所加的驱动电压的大小使与像素电极P(i，j)相对的附近的液晶分子按照预定的偏转方向偏转，从而实现图像的显示。这样的写操作同时也是按行进行的，当选通线G(j)处于高电平时将对第j行的所有像素电极进行写操作。

[0004] 然而随着矩阵分布的TFT基板中像素电极的行和列数量的增加，增长的选通线和数据线的会带来驱动线路的延时；另一方面薄膜晶体管中的栅极G和漏极D之间寄生电容Cgd的存在将直接影响栅极电压Vg对薄膜晶体管的导通和截止的控制，特别是在离选通总线电路较远的末端的像素电极P(n，j)附近，由于选通信号在之前所经过的n-1个薄膜晶体管的寄生电容Cgd带来的的负反馈电压的影响以及线路延时影响，此处不但响应时间较长，同时也存在选通电压因负反馈带来的衰减，有可能使得薄膜晶体管T(n，j)不能导通，或者在施加使液晶分子偏转的源极驱动电压Vs(n，j)的固定时间内不能导通或者不能全部导通，这将会使得该像素电极上的液晶分子不偏转或者不能按照预定的方向偏转，因此会带来该区域附近的透射率的改变和对比度的变化，影响显示质量。

[0005] 图2是每一个像素电极的驱动线路连接示意图，其中第i条数据线S(i)与第i列第j行的薄膜晶体管T(i，j)的源极S相连，第j条选通线G(j)与第i列第j行的薄膜晶体管T(i，j)的栅极G相连，第i列第j行的薄膜晶体管T(i，j)的漏极D与第i列第j行的像素电极P(i，j)相连。Cgd是栅极G和漏极D之间的寄生电容，该寄生电容Cgd是在薄膜晶体管结构特性所固有的。其中Clc是处在TFT基板和CF基板之间的液晶电容，Cs是处在TFT基板和Vcom端之间的一个补偿电容，该补偿电容的存在是为了通过放电保证Clc上电压降低时的补偿，以适当增大Clc区域中的液晶分子的偏转方向保持时间。

[0006] 图3是图1薄膜晶体管结构情况下驱动电压波形，VG(j)为由选通总线在第j行输出理想波形，Vg(N，j)的波形是经过前边N-1个薄膜晶体管的寄生电容Cgd以及线路延时的波形，Vgh和Vgl分别是Vg(N，j)的高电压和低电压，当电压大于薄膜晶体管的导通阈值电压VT时薄膜晶体管导通，同时数据线S(N)上的驱动电压Vs(N，j)对该像素电极写操作，驱动该像素电极附近的液晶分子偏转。当栅极电压Vg(N，j)大于薄膜晶体管的导通电压时，分别经过Vg(N，j)上升沿对Clc，Cs，Cgd充电，充电饱和，以及Vg(N，j)下降沿Cs，Cgd的反向放电形成线性压降；特别是在Vg(N，j)下降沿Cs，Cgd的反向放电过程中，会带来延时，从曲线上可以看出处于大于VT电压的时间加长，也就是说本该截止的薄膜晶体管在寄生电容的影响下导通了。这样的影响在漏极D一端就表现为Vd(N，j)的电压漂移，加大了液晶分子处于偏转状态的时间，表现为本该不偏转的液晶分子偏转了，带来对比度显示的异常。

发明内容

[0007] 本发明的目的在于提供一种液晶面板的驱动电路，能够减小寄生电容带来的延时影响，提高大尺寸液晶显示器的质量。

[0008] 为实现上述目的，本发明提供一种液晶面板的驱动电路，包括：栅极驱动器、源极驱动器、多条选通线及多条数据线，该多条选通线和数据线界定多个像素单元，每一像素单元包括一薄膜晶体管、一公共电极、一与薄膜晶体管电性连接的像素电极、及一修正电容，所述薄膜晶体管通过选通线及数据线分别与栅极驱动器及源极驱动器电性连接，所述公共电极与像素电极形成一液晶电容，所述薄膜晶体管包括一栅极及一漏极，所述修正电容电性连接于栅极与漏极之间，对栅极与漏极因结构特性形成的寄生电容进行修正。

[0009] 所述薄膜晶体管还包括一源极，该源极通过数据线电性连接至源极驱动器。

[0010] 所述薄膜晶体管的栅极通过选通线电性连接至栅极驱动源，所述薄膜晶体管的漏极与像素电极电性连接。

[0011] 所述修正电容一端连接至薄膜晶体管的栅极，另一端连接至像素电极。

[0012] 所述修正电容为一稳压电容，其容值小于栅极与漏极因结构特性产生的寄生电容的容值。

[0013] 所述修正电容的额定电压小于所述栅极与漏极因结构特性产生的寄生电容的额定电压。

[0014] 所述修正电容耐压能力强。

[0015] 还包括一存储电容，所述存储电容与所述液晶电容并联连接。

[0016] 本发明的有益效果：本发明液晶面板的驱动电路通过在薄膜晶体管的栅极与漏极之间并联一修正电容，对栅极与漏极产生的寄生电容的电压进行限制，从而减少寄生电容因放电带来的延长薄膜晶体管导通的时间，进而减小薄膜晶体管非导通状态下的异常导通的可能性，进一步提高薄膜晶体管控制的精度，避免了液晶分子异常偏转带来的透射率的改变和对比度异常的现象，提高大尺寸使用该电路的液晶显示器的质量。

[0017] 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

[0018] 下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

[0019] 附图中，

[0020] 图1为现有TFT阵列基板的电路驱动结构示意图；

[0021] 图2为现有TFT阵列基板中像素电极的驱动线路连接示意图；

[0022] 图3为图1中TFT阵列基板的薄膜晶体管导通延时时栅极驱动电压波形示意图；

[0023] 图4为本发明中TFT阵列基板的电路驱动结构示意图；

[0024] 图5为本发明液晶面板的驱动电路中像素单元的电路连接示意图；

[0025] 图6为本发明液晶面板的驱动电路薄膜晶体管栅极驱动电压波形示意图。

具体实施方式

[0026] 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

[0027] 请参阅图4至6，本发明提供一种液晶面板的驱动电路，包括：栅极驱动器2、源极驱动器4、多条选通线G(j)及多条数据线S(i)，该多条选通线G(j)和数据线S(i)界定多个像素单元，每一像素单元包括一薄膜晶体管T(i，j)、一公共电极8、一与薄膜晶体管T(i，j)电性连接的像素电极6、及一修正电容C0，所述薄膜晶体管T(i，j)通过选通线G(j)及数据线S(i)分别与栅极驱动器2及源极驱动器4电性连接，所述公共电极8与像素电极6形成一液晶电容Clc，所述存储电容Cs与该液晶电容Clc并联连接，所述薄膜晶体管T(i，j)包括一栅极G及一漏极D，所述修正电容C0电性连接于栅极G与漏极D之间，对栅极G与漏极D因结构特性形成的寄生电容Cgd进行修正。

[0028] 所述多条数据线S(1)，S(2)……S(i)构成一数据总线结构S，所述多条选通线G(1)，G(2)……G(j)构成一选通总线结构G，所述数据总线结构S与所述选通总线结构G共同驱动所述像素电极6。其中，每条数据线S(i)通过与一个所述薄膜晶体管T(i，j)的源极S连接进而与每一个所述像素电极6连接；每条选通线G(j)通过与一个所述薄膜晶体管T(i，j)的栅极G连接进而与每一个所述像素电极6连接。

[0029] 所述薄膜晶体管T(i，j)还包括一源极S，该源极S通过数据线S(i)电性连接至源极驱动器4。

[0030] 本发明液晶面板的驱动电路还包括一存储电容Cs，该一存储电容Cs连接于液晶电容C1c的两端，对液晶电容C1c进行电压补偿。

[0031] 所述薄膜晶体管T(i，j)的栅极G通过选通线G(j)电性连接至栅极驱动源2，所述薄膜晶体管T(i，j)的漏极D与像素电极6电性连接。所述修正电容C0一端连接至薄膜晶体管T(i，j)的栅极G，另一端连接至像素电极6。

[0032] 所述修正电容C0为一种稳压电容，其容值及额定电压小于栅极G与漏极D因结构特性产生的寄生电容Cgd的容值及额定电压，且所述修正电容C0耐压能力强。

[0033] 由于所述修正电容C0为一种稳压电容，且其电容值小于所述薄膜晶体管T(i，j)的栅极G与漏极D之间的寄生电容Cgd，所以当栅极电压Vg(i，j)大于薄膜晶体管T(i，j)导通电压VT时，分别经过栅极电压Vg(i，j)上升沿对修正电容C0、液晶电容Clc、存储电容Cs及寄生电容Cgd充电，充电饱和，以及栅极电压Vg(i，j)下降沿存储电容Cs、寄生电容Cgd的反向放电形成线性压降，在对存储电容Cs、寄生电容Cgd充电过程中修正电容C0先于寄生电容Cgd饱和，且其上的电压值为VC0，VC0小于使寄生电容Cgd饱和时的电压VCgd，同时由于寄生电容Cgd与修正电容C0是并联结构，所以寄生电容Cgd上的实际电压V’Cgd等于修正电容C0上的电压VC0；在栅极电压Vg(i，j)下降沿存储电容Cs、寄生电容Cgd的反向放电过程中，与正向情况相同，放电时间减小，反向放电的反馈电压幅值较小，带来的延时时间较短，即ΔT’j＜ΔTj，从图5中栅极驱动电压波形可以看出处于大于栅极G的阈值电压VT值时的栅极电压V’g(j)单位时间变化量比起没有添加此修正电容C0时的栅极电压Vg(j)的单位时间内下降变化量要少，也就是说本该截止的薄膜晶体T(i，j)管在寄生电容Cgd的影响下导通的可能性减小了。

[0034] 综上所述，本发明提供一种液晶面板的驱动电路，通过在薄膜晶体管的栅极与漏极之间并联一修正电容，对栅极与漏极产生的寄生电容的电压进行限制，从而减少寄生电容因放电带来的延长薄膜晶体管导通的时间，进而减小薄膜晶体管非导通状态下的异常导通的可能性，进一步提高薄膜晶体管控制的精度，避免了液晶分子异常偏转带来的透射率的改变和对比度异常的现象，提高大尺寸使用该电路的液晶显示器的质量。

[0035] 以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。