一种具有动态补偿特性的线性稳压器

摘要

本发明公开了一种具有动态补偿特性的线性稳压器，其包括：电平移位电路，误差放大器，动态补偿电路，电源抑制提升电路，以及功率管和分压电阻。其中，误差放大器输入前级接电平移位电路，误差放大器采用两级放大器形式实现，第一级为共源差分放大器形式，第二级负载为二极管连接形式的PMOS管。功率管栅极与另一PMOS栅极连接实现电流镜像，该PMOS管漏端连接到二极管形式连接的NMOS管栅漏极，同时该NMOS管栅漏极也连接到误差放大器第一级的输出端，作为第一级误差放大器的负载。本发明的优点：在不同负载条件下自动调节负反馈环路的频率稳定性使线性稳压器稳定工作。本发明的线性稳压器结构简单，适用于通用CMOS工艺。

权利要求

1. 一种具有动态补偿特性的线性稳压器，其特征是包括：第八NMOS管（M8）源极和第九NMOS管（M9）源极分别接偏置电流（Ib），第八NMOS管（M8）栅极接基准电压（VREF），第八NMOS管（M8）和第九NMOS管（M9）构成两个源极跟随器，第八NMOS管（M8）源极输出连接误差放大器第一级的正输入端，即第一PMOS管（M1）的栅极，第九NMOS管（M9）源极输出连接误差放大器第一级的负输入端，即第二PMOS管（M2）的栅极；第一PMOS管（M1）与第二PMOS管（M2）为共源差分对，源极连接到偏置尾电流（Id）；第一PMOS管（M1）的漏极与第三PMOS管（M3）的栅、漏极连接，第二PMOS管（M2）的漏极与第四PMOS管（M4）的漏极连接，第三PMOS管（M3）、第四PMOS管（M4）栅极共用；第四PMOS管（M4）的漏极为第一级误差放大器的输出，连接到第二级放大器的输入，即第五NMOS管（M5）的栅极，第五NMOS管（M5）的漏极与第六PMOS管（M6）的栅、漏极连接，第六PMOS管（M6）的栅极连接到第七PMOS管（M7）栅极和第一功率管（MP）的栅极；第七PMOS管（M7）的漏极与第二功率管（MC）的栅、漏极连接，第二功率管（MC）的栅、漏极同时连接第四PMOS管（M4）的漏极；第二功率管（MC）是一个二极管连接形式的频率补偿管；第一功率管（MP）的漏极为线性稳压器的输出端，与分压电阻串连接；所述分压电阻串由第一电阻（R1）、第二电阻（R2）串联组成，第一功率管（MP）漏极先连接到第一电阻（R1），再通过第二电阻（R2）接地，第一电阻（R1）和第二电阻（R2）的共用端产生反馈电压，连接到第九NMOS管（M9）栅极，组成负反馈回路；所述第三PMOS管（M3）源极、第四PMOS管（M4）源极、第二功率管（MC）源极、第五NMOS管（M5）源极接地；所述第八NMOS管（M8）漏极、第九NMOS管（M9）漏极、第六PMOS管（M6）源极、第七PMOS管（M7）源极、第一功率管（MP）源极接电源电压（VDD）。

2.根据权利要求1所述的具有动态补偿特性的线性稳压器，其特征在于，所述第一功率管（MP）漏极，即线性稳压器的输出端和地之间连接负载电容（CL），为负载（IL）提供稳压。

3.根据权利要求1所述的具有动态补偿特性的线性稳压器，其特征在于，所述第八NMOS管（M8）和第九NMOS管（M9），两管尺寸及偏置电流严格保持相等，以实现相等的栅源电压。

4.根据权利要求2所述的具有动态补偿特性的线性稳压器，其特征在于，所述负载电容（CL）采用片外电容的形式实现，或采用片上MOS电容实现，实现稳压滤波的功能。

说明书

一种具有动态补偿特性的线性稳压器

技术领域

[0001] 本发明涉及集成电路设计技术领域，具体地，涉及一种能够实现在不同负载条件下进行动态频率补偿的线性稳压器。

背景技术

[0002] 随着便携式移动终端市场的急剧扩大以及集成电路领域对系统集成度日益严格的要求，越来越多的功能电路模块被集成到一个系统中，因此需要提供不同类型的电源，如不同电压值，不同电源抑制比等。电源管理模块已成为系统中不可或缺的组成部分，其中，线性稳压器是最为重要的电路，通常接在开关电源的后级，它实现电平转换和抑制电源噪声的功能，为系统提供稳定干净的电源。

[0003] 频率稳定性是线性稳压器设计中的关键。线性稳压器是依靠负反馈环路保持输出电压的稳定，当环路不满足频率稳定性条件时，在瞬态电压或电流突变的时刻就会引起振荡甚至饱和，使电路不能正常工作，因此需要进行频率补偿。

[0004] 目前常用的补偿方式有ESR补偿、密勒补偿、嵌套密勒补偿等技术。ESR补偿方式是最为传统的一种补偿技术，但其非常具有局限性，只针对外接片外电容的情况，且电容的选择受到限制，在稳定性和瞬态响应上存在一定矛盾；密勒补偿及嵌套密勒补偿技术最大的缺点在于负反馈环路的带宽很小，对于稍高频率的电源噪声的抑制能力较差。针对这几种技术在针对一些应用时的缺陷，还有一些技术被采用，如零极点跟随补偿方式和压控电流源方式。压控电流源方式收负载变化的影响较大，而零极点跟随技术能够近似实现添加零点对极点的跟随，但也需要同时采用ESR补偿一定程度的辅助。

[0005] 线性稳压器的另一个功能是对电源噪声的抑制。随着芯片集成度的提高，越来越多的不同类型的功能模块被集成到一块芯片上，或更多的芯片被集成到面积越来越小的一块PCB板上，因此不同电源上的耦合变得越来越明显，噪声的相互串扰会引起电路性能的下降甚至功能错误，因此，不同分组的电源均需要一定的噪声抑制能力。

发明内容

[0006] 本发明的目的在于，提出一种稳定性不受负载变化影响的具有动态补偿特性的线性稳压器，该稳压器具有较好的电源噪声抑制能力，尤其是对高频电源噪声的抑制能力，能够有效减小瞬态电源噪声的影响。

[0007] 按照本发明提供的技术方案，所述具有动态补偿特性的线性稳压器包括：第八NMOS管源极和第九NMOS管源极分别接偏置电流，第八NMOS管栅极接基准电压，第八NMOS管和第九NMOS管构成两个源极跟随器，第八NMOS管源极输出连接误差放大器第一级的正输入端，即第一PMOS管的栅极，第九NMOS管源极输出连接误差放大器第一级的负输入端，即第二PMOS管的栅极；第一PMOS管与第二PMOS管为共源差分对，源极连接到偏置尾电流；第一PMOS管的漏极与第三PMOS管的栅、漏极连接，第二PMOS管的漏极与第四PMOS管的漏极连接，第三PMOS管、第四PMOS管栅极共用；第四PMOS管的漏极为第一级误差放大器的输出，连接到第二级放大器的输入，即第五NMOS管的栅极，第五NMOS管的漏极与第六PMOS管的栅、漏极连接，第六PMOS管的栅极连接到第七PMOS管栅极和第一功率管的栅极；第七PMOS管的漏极与第二功率管的栅、漏极连接，第二功率管的栅、漏极同时连接第四PMOS管的漏极；第二功率管是一个二极管连接形式的频率补偿管；第一功率管的漏极为线性稳压器的输出端，与分压电阻串连接；所述分压电阻串由第一电阻、第二电阻串联组成，第一功率管漏极先连接到第一电阻，再通过第二电阻接地，第一电阻和第二电阻的共用端产生反馈电压，连接到第九NMOS管栅极，组成负反馈回路；所述第三PMOS管源极、第四PMOS管源极、第二功率管源极、第五NMOS管源极接地；所述第八NMOS管漏极、第九NMOS管漏极、第六PMOS管源极、第七PMOS管源极、第一功率管源极接电源电压。

[0008] 所述第一功率管漏极，即线性稳压器的输出端和地之间连接负载电容，为负载提供稳压。

[0009] 所述第八NMOS管和第九NMOS管，两管尺寸及偏置电流严格保持相等，以实现相等的栅源电压。

[0010] 所述负载电容采用片外电容的形式实现，或采用片上MOS电容实现，实现稳压滤波的功能。

[0011] 本发明的优点是：本发明提出的具有动态补偿特性的线性稳压器能够实现根据负载变化动态调节稳定性的功能，并在此基础上增加了对电源噪声的抑制能力，同时满足低电源电压的应用。本发明提出的电路结构简单，便于实现。

附图说明

[0012] 图1为本发明实施例的电路结构图。

[0013] 图2为本发明实施例所述电路对应的反馈环路的信号流图。

[0014] 图3为本发明实施例所述电路电源抑制原理示意图。

具体实施方式

[0015] 下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

[0016] 本发明所述的具有动态补偿特性的线性稳压器主要包括：电平移位电路，误差放大器，动态补偿电路，电源抑制提升电路，以及功率管和分压电阻。其中，误差放大器输入前级接电平移位电路，电平移位电路采用源极跟随器形式实现，也可以采用射极跟随器实现，以满足低电源电压工作条件。误差放大器采用两级放大器形式实现，第一级为共源差分放大器形式，第二级负载为二极管连接形式的PMOS管，该管的栅极电压为功率管和补偿管的偏置PMOS管提供栅极偏压，实现电流呈比例镜像，其作用在于提升电源抑制比。功率管栅极与另一PMOS栅极连接实现电流镜像，该PMOS管漏端连接到二极管形式连接的NMOS管栅漏极，同时该NMOS管栅漏极也连接到误差放大器第一级的输出端，作为第一级误差放大器的负载。动态补偿电路采用偏置电流与负载电流成比例的二极管连接形式的MOS管实现，电源抑制提升电路采用为功率管提供栅压的二极管连接形式的PMOS管实现。

[0017] 如图1所示，根据本发明的实施例，电路采用CMOS工艺实现。具体结构包括：误差放大器前级为两个源极跟随器，第八NMOS管M8和第九NMOS管M9源极分别接偏置电流Ib，第八NMOS管M8栅极接基准电压，通常为带隙基准电压，约为1.25V左右，第九NMOS管M9栅极接接经电阻分压后反馈的输出稳压，第八NMOS管M8源极输出连接误差放大器第一级的正输入端，即第一PMOS管M1的栅极，第九NMOS管M9源极输出连接误差放大器第一级的负输入端，即第二PMOS管M2的栅极。第一PMOS管M1与第二PMOS管M2为共源差分对，源极连接到偏置尾电流Id，第一PMOS管M1的漏极与第三PMOS管M3的栅漏极连接，第二PMOS管M2的漏极与第四PMOS管M4的漏极连接，第三PMOS管M3、第四PMOS管M4栅极共用。第四PMOS管M4的漏极为第一级误差放大器的输出，连接到第二级放大器的输入，即第五NMOS管M5的栅极，第五NMOS管M5的漏极与第六PMOS管M6的栅、漏极连接，第六PMOS管M6的栅极连接到第七PMOS管M7和第一功率管MP的栅极。第七PMOS管M7的漏极与第二功率管MC的栅漏极连接，第二功率管MC的栅漏极同时连接到第一级误差放大器的输出，即第四PMOS管M4的漏极。第一功率管MP的漏极为稳压器输出端，与串联形式的分压电阻串连接。分压电阻串由第一电阻R1、第二电阻R2串联组成，第二电阻R2一端接地，第一电阻R1一端接第一功率管MP漏极，第一电阻R1、第二电阻R2共用端产生反馈电压，连接到第九NMOS管M9栅极，组成负反馈回路。第一功率管MP漏极即稳压输出端连接大电容CL，为负载IL提供稳压。电容CL通常为片外电容，也可采用片上MOS电容来实现。

[0018] 本发明通过与第一功率管MP共栅极的第七PMOS管M7对负载电流采用成比例镜像，同时将采样电流作为第二功率管MC的偏置，第二功率管MC是一个二极管连接形式的频率补偿管，使得MC作为第一级误差放大器的输出能够随负载变化而调节误差放大器增益，从而动态调节稳压器的频率稳定性；通过引入与第一功率管MP共栅极的二极管连接形式的第六PMOS管M6改善了第一功率管MP对电源噪声的抑制能力；通过引入电平移位电路，能够满足输出稳压与电源电压低压差的应用和低电源电压的应用。

[0019] 如图2所示，具有动态补偿特性的线性稳压器负反馈环路的信号流图中，跟随器小信号增益为+1，第一级误差放大器增益为Gm1，输出电阻为ro1，输出电容Co1，二极管连接形式的补偿管MC的等效电阻为gmC，gmP为功率管跨导，gm5，gm6为M5，M6管的跨导，线性稳压器负载电阻 IL为负载电流，CL为负载电容，分压比为设定M7，M6和功率管MP的宽长比为 M7，M6，MP共栅极，
组成电流镜像，因此通过M7和MC的电流为IL/m。根据信号流图，环路的传递函数可以表示为： 该环
路有三个极点： 为稳压器输出端的主极点，其中，R12=R1||R2；
为环路次极点，即第一级放大器的输出端极点；
为环路第三极点，即第二级放大器输出端极点，CGP为功率管栅极寄生电容。需要注意的是，本发明提出的结构主要用于分别为内部模块提供稳压，因此满载能力在数毫安级，功率管尺寸适中，因此栅极寄生电容CGP不大，同时需满足m<

[0020] 补偿管MC的跨导与负载电流呈正比例关系，而次极点与gmc呈正比例关系，因此次极点fpn1与负载电流也呈正比例关系。同时，主极点fpd也与负载电流呈正比例关系，所以主极点与次极点都随负载变化而同向变化，因此，当调整电路参数使得fpn1≥10fpd，此时电路将会在不同负载条件下动态调整，使得环路时钟保持稳定性。

[0021] 由于第一级误差放大器的输出级采用了二极管连接方式的补偿管MC作为负载，因此输出阻抗变小，环路增益也随之变小，而电源抑制能力受到负反馈环路增益的影响，所以动态补偿电路减弱了线性稳压器的电源抑制能力。第二级误差放大器的连接形式基本不为环路引入增益，但能够改善对电源噪声的抑制，减小补偿电路对电源抑制能力的影响。

[0022] 如图3所示，功率管栅极与第二级误差放大器的负载为二极管连接形式的M6管，栅极为功率管MP提供栅压。当电源出现突变噪声时，由于环路响应时间长，因此流过M6的电流变化滞后，在电源电压突变时保持不变，根据 M6管栅源电压差Vdd-VgP保持不变，即M6栅压VgP跟随电源电压Vdd的变化，因此，功率管MP的栅压也跟随电源电压的变化，从而使得功率管MP的输出电流保持稳定，不受电源电压的影响，线性稳压器的输出稳压因此保持稳定。这种结构可以使有效提升线性稳压器对电源噪声的抑制能力，尤其是对高频噪声的抑制。

[0023] 综上所述，本发明技术方案具有以下特点：

[0024] 1、补偿电路动态的调整线性稳压器反馈环路极点分布，使得在不同负载条件下都能满足频率稳定性要求，且实现起来电路结构简单，占用面积小。

[0025] 2、电平移位电路的引入使稳压器电路可以满足压差较小或电源电压较低的情况，适宜于低压电路或小特征尺寸工艺条件下的电路。

[0026] 3、电源抑制能力尤其是对高频电源噪声的抑制能力得到了改善，克服了传统结构中环路响应时间长弱化了瞬态电源噪声抑制能力的缺点。

[0027] 4、本发明适用的结构中功率管尺寸对应的满载能力在数毫安级，不适用于更大负载能力要求的应用。

[0028] 5、本发明提出的电路结构适用于CMOS工艺。