液晶显示装置

摘要

在一个像素被分割为多个子像素的液晶显示装置，不使显示品质下降地通过配线区域的缩小而实现窄边框化。两个子像素部中的一个子像素部包括：栅极与第一扫描信号线（GL）连接、源极与数据信号线（SL）连接的第二晶体管（TB）；与第二晶体管（TB）的漏极连接像素电极（EB）；由共用电极（41）和像素电极（EB）形成的液晶电容（ClcB）；栅极与第二扫描信号线（G2L）连接、源极与配线SEL连接的第三晶体管（TC）；与第三晶体管（TC）的漏极连接的电容电极（EC）；和由像素电极（EB）和电容电极（EC）形成的电容（C1）。在配线SEL，按每一帧交替地施加高电位与低电位。第二扫描信号线（G2L）在第一扫描信号线（GL）被选择后被选择。

权利要求

1.一种液晶显示装置，其特征在于：

形成一个像素的像素形成部包括第一子像素部和第二子像素部，所述液晶显示装置包括：

多根数据信号线；

与所述多根数据信号线交叉地设置且有选择地被驱动的多根第一扫描信号线；

以分别对应于所述多根数据信号线与所述多根第一扫描信号线的交叉点的方式设置，形成像素矩阵的多个所述像素形成部；

与所述多根第一扫描信号线对应地设置且有选择地被驱动的多根第二扫描信号线；

多根电位变动用电容配线；和

共用电极，

所述第一子像素部包括：

第一开关元件，所述第一开关元件的第一电极与所述第一扫描信号线连接，所述第一开关元件的第二电极与所述数据信号线连接，在所述第一扫描信号线被选择时所述第一开关元件成为导通状态；和第一像素电极，其与所述第一开关元件的第三电极连接，且以在所述第一像素电极与所述共用电极之间形成电容的方式配置，所述第二子像素部包括：

第二开关元件，所述第二开关元件的第一电极与所述第一扫描信号线连接，所述第二开关元件的第二电极与所述数据信号线连接，在所述第一扫描信号线被选择时所述第二开关元件成为导通状态；

第二像素电极，其与所述第二开关元件的第三电极连接，且以在所述第二像素电极与所述共用电极之间形成电容的方式配置；

第三开关元件，所述第三开关元件的第一电极与所述第二扫描信号线连接，所述第三开关元件的第二电极与一根所述电位变动用电容配线连接，在所述第二扫描信号线被选择时所述第三开关元件成为导通状态；和电位变动用电容电极，其与所述第三开关元件的第三电极连接，且以在所述电位变动用电容电极与所述第二像素电极之间形成电容的方式配置，在各帧期间，与所述像素矩阵的各行对应的第二扫描信号线在与该各行对应的第一扫描信号线被选择之后被选择。

2.如权利要求1所述的液晶显示装置，其特征在于：

所述电位变动用电容配线按每一帧期间被施加不同的电位。

3.如权利要求1所述的液晶显示装置，其特征在于：

所述电位变动用电容配线以在与所述数据信号线延伸的方向平行的方向上延伸的方式配置，所述第一扫描信号线以在所述像素矩阵的各行通过所述第一像素电极与所述第二像素电极之间的方式配置，所述第二扫描信号线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于所述数据信号线与所述电位变动用电容配线之间。

4.如权利要求1所述的液晶显示装置，其特征在于：

所述电位变动用电容配线以在与所述数据信号线延伸的方向平行的方向上延伸的方式配置，所述第一扫描信号线和所述第二扫描信号线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于所述数据信号线与所述电位变动用电容配线之间。

5.如权利要求1所述的液晶显示装置，其特征在于：

所述电位变动用电容配线以在与所述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，所述第一扫描信号线以在所述像素矩阵的各行通过所述第一像素电极与所述第二像素电极之间的方式配置，所述第二扫描信号线和所述电位变动用电容配线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于相邻的两根所述数据信号线之间。

6.如权利要求5所述的液晶显示装置，其特征在于：

所述像素矩阵的各行的像素形成部所包括的所述电位变动用电容电极，以在所述电位变动用电容电极与该各行的下一行的像素形成部所包括的所述第一像素电极之间形成电容的方式配置，在所述像素矩阵的各列，配置于该各列的一侧的数据信号线与配置于该各列的另一侧的数据信号线，按每一行交替地与所述像素形成部内的所述第一开关元件和所述第二开关元件的第二电极连接，与所述像素矩阵的各行对应的第二扫描信号线在与该各行的下一行对应的第一扫描信号线被选择之后被选择。

7.如权利要求1所述的液晶显示装置，其特征在于：

所述数据信号线按所述像素矩阵的各列包括第一数据信号线和第二数据信号线，所述电位变动用电容配线以在与所述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，所述第一扫描信号线以在所述像素矩阵的各行通过所述第一像素电极与所述第二像素电极之间的方式配置，所述第二扫描信号线和所述电位变动用电容配线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于所述第一数据信号线与所述第二数据信号线之间，在所述像素矩阵的各列，所述第一数据信号线与所述第二数据信号线按每一行交替地与所述像素形成部内的所述第一开关元件和所述第二开关元件的第二电极连接，所述像素矩阵的各行的像素形成部所包括的所述电位变动用电容电极，以在所述电位变动用电容电极与该各行的下一行的像素形成部所包括的所述第一像素电极之间形成电容的方式配置，所述多根第一扫描信号线以两根为一组地逐组依次被驱动，与构成各组的两根第一扫描信号线对应的两根第二扫描信号线，在构成该各组的下一个被驱动的组的两根第一扫描信号线被选择之后被选择。

8.如权利要求1所述的液晶显示装置，其特征在于：

所述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，所述第一电位变动用电容配线和所述第二电位变动用电容配线以按每一行或每一列交替地与所述像素矩阵对应的方式设置，在所述第一电位变动用电容配线被施加比较高的电平的第一电位时，所述第二电位变动用电容配线被施加比较低的电平的第二电位，在所述第一电位变动用电容配线被施加所述第二电位时，所述第二电位变动用电容配线被施加所述第一电位。

9.如权利要求1所述的液晶显示装置，其特征在于：

所述液晶显示装置还包括被施加一定的电位的多根保持电容配线，在所述第一子像素部，由所述保持电容配线和所述第一像素电极形成电容，在所述第二子像素部，由所述保持电容配线和所述第二像素电极形成电容。

10.如权利要求9所述的液晶显示装置，其特征在于：

所述保持电容配线以在与所述数据信号线延伸的方向平行的方向上延伸的方式配置。

11.如权利要求9所述的液晶显示装置，其特征在于：

所述保持电容配线以在与所述第一扫描信号线延伸的方向平行的方向上延伸的方式配置。

12.如权利要求10所述的液晶显示装置，其特征在于：所述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与所述数据信号线延伸的方向平行的方向上延伸的方式配置，所述第一电位变动用电容配线和所述第二电位变动用电容配线以按每一列交替地与所述像素矩阵对应的方式设置，在所述第一电位变动用电容配线被施加比较高的电平的第一电位时，所述第二电位变动用电容配线被施加比较低的电平的第二电位，在所述第一电位变动用电容配线被施加所述第二电位时，所述第二电位变动用电容配线被施加所述第一电位，所述第一扫描信号线以在所述像素矩阵的各行通过所述第一像素电极与所述第二像素电极之间的方式配置，所述第二扫描信号线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于所述数据信号线与所述电位变动用电容配线之间。

13.如权利要求10所述的液晶显示装置，其特征在于：所述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与所述数据信号线延伸的方向平行的方向上延伸的方式配置，所述第一电位变动用电容配线和所述第二电位变动用电容配线以按每一列交替地与所述像素矩阵对应的方式设置，在所述第一电位变动用电容配线被施加比较高的电平的第一电位时，所述第二电位变动用电容配线被施加比较低的电平的第二电位，在所述第一电位变动用电容配线被施加所述第二电位时，所述第二电位变动用电容配线被施加所述第一电位，所述第一扫描信号线和所述第二扫描信号线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于所述数据信号线与所述电位变动用电容配线之间。

14.如权利要求10所述的液晶显示装置，其特征在于：所述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与所述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，所述第一电位变动用电容配线和所述第二电位变动用电容配线以按每一行交替地与所述像素矩阵对应的方式设置，在所述第一电位变动用电容配线被施加比较高的电平的第一电位时，所述第二电位变动用电容配线被施加比较低的电平的第二电位，在所述第一电位变动用电容配线被施加所述第二电位时，所述第二电位变动用电容配线被施加所述第一电位，所述第一扫描信号线以在所述像素矩阵的各行通过所述第一像素电极与所述第二像素电极之间的方式配置，所述第二扫描信号线和所述电位变动用电容配线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于相邻的两根所述数据信号线之间。

15.如权利要求10所述的液晶显示装置，其特征在于：所述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与所述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，所述第一电位变动用电容配线和所述第二电位变动用电容配线以按每一行交替地与所述像素矩阵对应的方式设置，在所述第一电位变动用电容配线被施加比较高的电平的第一电位时，所述第二电位变动用电容配线被施加比较低的电平的第二电位，在所述第一电位变动用电容配线被施加所述第二电位时，所述第二电位变动用电容配线被施加所述第一电位，所述数据信号线按所述像素矩阵的各列包括第一数据信号线和第二数据信号线，所述第一扫描信号线以在所述像素矩阵的各行通过所述第一像素电极与所述第二像素电极之间的方式配置，所述第二扫描信号线和所述电位变动用电容配线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于所述第一数据信号线与所述第二数据信号线之间，在所述像素矩阵的各列，所述第一数据信号线和所述第二数据信号线按每一行交替地与所述像素形成部内的所述第一开关元件和所述第二开关元件的第二电极连接，所述像素矩阵的各行的像素形成部所包括的所述电位变动用电容电极，以在所述电位变动用电容电极与该各行的下一行的像素形成部所包括的所述第一像素电极之间形成电容的方式配置，所述多根第一扫描信号线以两根为一组地逐组依次被驱动，与构成各组的两根第一扫描信号线对应的两根第二扫描信号线，在构成该各组的下一个被驱动的组的两根第一扫描信号线被选择之后被选择。

16.如权利要求11所述的液晶显示装置，其特征在于：所述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与所述数据信号线延伸的方向平行的方向上延伸的方式配置，所述第一电位变动用电容配线和所述第二电位变动用电容配线以按每一列交替地与所述像素矩阵对应的方式设置，在所述第一电位变动用电容配线被施加比较高的电平的第一电位时，所述第二电位变动用电容配线被施加比较低的电平的第二电位，在所述第一电位变动用电容配线被施加所述第二电位时，所述第二电位变动用电容配线被施加所述第一电位，所述第一扫描信号线以在所述像素矩阵的各行通过所述第一像素电极与所述第二像素电极之间的方式配置，所述第二扫描信号线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于所述数据信号线与所述电位变动用电容配线之间。

17.如权利要求1所述的液晶显示装置，其特征在于：

所述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与所述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，所述第一电位变动用电容配线和所述第二电位变动用电容配线以按每一行交替地与所述像素矩阵对应的方式设置，在所述第一电位变动用电容配线被施加比较高的电平的第一电位时，所述第二电位变动用电容配线被施加比较低的电平的第二电位，在所述第一电位变动用电容配线被施加所述第二电位时，所述第二电位变动用电容配线被施加所述第一电位，所述第一扫描信号线以在所述像素矩阵的各行通过所述第一像素电极与所述第二像素电极之间的方式配置，所述第二扫描信号线和所述电位变动用电容配线以在所述像素矩阵通过相邻的两行之间的方式配置，所述像素矩阵的各列的像素形成部所包括的所述第一像素电极和所述第二像素电极，配置于相邻的两根所述数据信号线之间，所述像素矩阵的各行的像素形成部所包括的所述电位变动用电容电极，以在所述电位变动用电容电极与该各行的下一行的像素形成部所包括的所述第一像素电极之间形成电容的方式配置，在所述像素矩阵的各列，配置于该各列的一侧的数据信号线和配置于该各列的另一侧的数据信号线，按每一行交替地与所述像素形成部内的所述第一开关元件和所述第二开关元件的第二电极连接，与所述像素矩阵的各行对应的第二扫描信号线在与该各行的下一行对应的第一扫描信号线被选择之后被选择。

18.如权利要求17所述的液晶显示装置，其特征在于：所述液晶显示装置还包括被施加一定的电位的多根保持电容配线，在所述第一子像素部，由所述保持电容配线和所述第一像素电极形成电容，在所述第二子像素部，由所述保持电容配线和所述第二像素电极形成电容，所述保持电容配线以在与所述数据信号线延伸的方向平行的方向上延伸的方式配置。

19.如权利要求1所述的液晶显示装置，其特征在于：

所述第一开关元件、所述第二开关元件和所述第三开关元件是包括金属氧化物半导体的薄膜晶体管。

20.如权利要求19所述的液晶显示装置，其特征在于：驱动频率为240Hz以上。

21.如权利要求19所述的液晶显示装置，其特征在于：所述金属氧化物半导体为氧化铟镓锌。

说明书

液晶显示装置

技术领域

[0001] 本发明涉及液晶显示装置，详细而言，涉及为了改善视角特性、一个像素被分割为多个子像素的结构的液晶显示装置。

背景技术

[0002] 作为液晶显示装置的一种驱动方式，历来已知有“通过由多个（典型的是两个）子像素构成一个像素，以使得这多个子像素的亮度成为相互不同的亮度的方式驱动液晶”的方式（以下，称为“像素分割方式”）。该像素分割方式是为了改善液晶显示装置的视角特性而采用的方式。

[0003] 图49是示意地表示采用像素分割方式的现有的液晶显示装置的电路结构的一个例子的图。如图49所示，形成一个像素的像素形成部93包括两个子像素部（第一子像素部94和第二子像素部95）。两个子像素部（94、95）包括：栅极电极与扫描信号线GL连接并且源极电极与数据信号线SL连接的晶体管（T1、T2）；与该晶体管（T1、T2）的漏极电极连接的像素电极（E1、E2）；由作为对置电极被施加一定的电位COM的共用电极41和像素电极（E1、E2）形成的液晶电容（Clc1、Clc2）；和由像素电极（E1、E2）和保持电容配线（CS1、CS2）形成的保持电容（Ccs1、Ccs2）。在这样的结构中，当扫描信号线GL成为选择状态时，晶体管T1、T2成为导通（ON）状态。因为晶体管T1的源极电极和晶体管T2的源极电极与相同的数据信号线SL连接，所以第一子像素部94内的像素电极E1的电位与第二子像素部95内的像素电极E2的电位相等。之后，当使保持电容配线CS1、CS2中的一根保持电容配线的电位上升、使另一根保持电容配线的电位下降时，像素电极E1的电位和像素电极E2的电位向彼此相反的方向变动。由此，像素电极E1和像素电极E2成为不同的电位，第一子像素部94和第二子像素部95成为不同的亮度。

[0004] 图50是采用像素分割方式的现有的另一液晶显示装置的等效电路图。如图50上述，在该液晶显示装置中，像素形成部96也包括两个子像素部（第一子像素部97和第二子像素部98）。在两个子像素部（97、98），作为共用的构成要素，与图49所示的例子同样地包括晶体管（T1、T2）、像素电极（E1、E2）、液晶电容（Clc1、Clc2）和保持电容（Ccs1、Ccs2）。此处，第二子像素部98还包括：栅极电极与第二扫描信号线G2L连接并且源极电极与像素电极E2连接的晶体管T3；与该晶体管T3的漏极电极连接的电容电极E3；和由电容电极E3和保持电容配线CS2形成的电容Ccs3。在这样的结构中，当扫描信号线GL为选择状态时，第一子像素部97内的像素电极E1的电位与第二子像素部98内的像素电极E2的电位相等。之后，当第二扫描信号线G2L成为选择状态时，晶体管T3成为导通状态。由此，电荷在像素电极E2与电容电极E3之间移动，像素电极E2的电位发生变动。其结果是，像素电极E1和像素电极E2成为不同的电位，第一子像素部97和第二子像素部98成为不同的亮度。 [0005] 现有技术文献

[0006] 专利文献

[0007] 专利文献1：日本特开2008-33218号公报

[0008] 专利文献2：日本特开2008-58941号公报

[0009] 专利文献3：日本特开2008-65334号公报

发明内容

[0010] 发明所要解决的问题

[0011] 根据图49所示的结构，在显示面板的周边区域形成有规定根数的（典型的是12根）保持电容配线干线，配置在显示区域的保持电容配线在周边区域聚集于保持电容配线干线。即使在将保持电容配线CS1、CS2在图中上下方向上连接的像素间共用的情况下，具体而言，在具有1080根扫描信号线GL的液晶显示装置设置有1080根保持电容配线，这1080根保持电容配线也在周边区域例如聚集于12根保持电容配线干线。但是，一根保持电容配线干线的负载电容的大小为，由该保持电容配线干线与其它电极和/或配线形成的电容、和由与该保持电 容配线干线连接的保持电容配线与其它电极和/或配线形成的电容的合计。即，一根保持电容配线干线的负载电容的大小很大程度地依赖于与该保持电容配线干线连接的保持电容配线的根数。此外，为了使像素电极的电位在第一子像素部94与第二子像素部95不同，对保持电容配线进行交流驱动。即，对保持电容配线干线也进行交流驱动。因此，特别在大型的液晶显示装置中，产生起因于从外部被施加的信号电位的延迟的显示品质的下降。关于这一点，考虑为了防止信号电位的延迟而加大保持电容配线干线的宽度（配线图案宽度）从而减小配线电阻的方式。但是，边框尺寸会由于加大保持电容配线干线的宽度而变大，因此不能实现装置的小型化。

[0012] 此外，根据图50所示的结构，由于以下的理由而不能保持充分的显示品质。当第二扫描信号线G2L成为选择状态时，晶体管T3成为导通状态，由此，电荷在像素电极E2与电容电极E3之间移动。之后，当晶体管T3成为断开（OFF）状态时，电容电极E3的电位在至晶体管T3下一次成为导通状态为止的期间被保持。但是，因为在晶体管T2成为导通状态时被施加至像素电极E2的电位根据显示图像的不同而不同，所以由于晶体管T3成为导通状态而被施加至电容电极E3的电位也根据显示图像的不同而不同。即，在从晶体管T3成为断开状态起至晶体管T3成为导通状态为止的期间被保持的电容电极E3的电位不是一定的电位。因此，晶体管T3成为导通状态时的像素电极E2的电位的变动也不是一定的。因此，例如存在在第一子像素部97内的像素电极E1与第二子像素部98内的像素电极E2之间不产生充分的电位差的情况。

[0013] 因此，本发明的目的在于，在一个像素被分割为多个子像素的液晶显示装置中，不使显示品质下降地通过配线区域的缩小实现窄边框化。

[0014] 用于解决问题的方式

[0015] 本发明的第一方面是一种液晶显示装置，其特征在于：

[0016] 形成一个像素的像素形成部包括第一子像素部和第二子像素部，

[0017] 上述液晶显示装置包括：

[0018] 多根数据信号线；

[0019] 与上述多根数据信号线交叉地设置且有选择地被驱动的多根第一扫描信号线； [0020] 以分别对应于上述多根数据信号线与上述多根第一扫描信号线的交叉点的方式设置，形成像素矩阵的多个上述像素形成部；

[0021] 与上述多根第一扫描信号线对应地设置且有选择地被驱动的多根第二扫描信号线；

[0022] 多根电位变动用电容配线；和

[0023] 共用电极，

[0024] 上述第一子像素部包括：

[0025] 第一开关元件，上述第一开关元件的第一电极与上述第一扫描信号线连接，上述第一开关元件的第二电极与上述数据信号线连接，在上述第一扫描信号线被选择时上述第一开关元件成为导通状态；和

[0026] 第一像素电极，其与上述第一开关元件的第三电极连接，且以在上述第一像素电极与上述共用电极之间形成电容的方式配置，

[0027] 上述第二子像素部包括：

[0028] 第二开关元件，上述第二开关元件的第一电极与上述第一扫描信号线连接，上述第二开关元件的第二电极与上述数据信号线连接，在上述第一扫描信号线被选择时上述第二开关元件成为导通状态；

[0029] 第二像素电极，其与上述第二开关元件的第三电极连接，且以在上述第二像素电极与上述共用电极之间形成电容的方式配置；

[0030] 第三开关元件，上述第三开关元件的第一电极与上述第二扫描信号线连接，上述第三开关元件的第二电极与一根上述电位变动用电容配线连接，在上述第二扫描信号线被选择时上述第三开关元件成为导通状态；和

[0031] 电位变动用电容电极，其与上述第三开关元件的第三电极连接，且以在上述电位变动用电容电极与上述第二像素电极之间形成电容的方式配置，

[0032] 在各帧期间，与上述像素矩阵的各行对应的第二扫描信号线在与该各行对应的第一扫描信号线被选择之后被选择。

[0033] 本发明的第二方面的特征在于，在本发明的第一方面中，

[0034] 上述电位变动用电容配线按每一帧期间被施加不同的电位。

[0035] 本发明的第三方面的特征在于，在本发明的第一方面中，

[0036] 上述电位变动用电容配线以在与上述数据信号线延伸的方向平行的方向上延伸的方式配置，

[0037] 上述第一扫描信号线以在上述像素矩阵的各行通过上述第一像素电极与上述第二像素电极之间的方式配置，

[0038] 上述第二扫描信号线以在上述像素矩阵通过相邻的两行之间的方式配置， [0039] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于上述数据信号线与上述电位变动用电容配线之间。

[0040] 本发明的第四方面的特征在于，在本发明的第一方面中，

[0041] 上述电位变动用电容配线以在与上述数据信号线延伸的方向平行的方向上延伸的方式配置，

[0042] 上述第一扫描信号线和上述第二扫描信号线以在上述像素矩阵通过相邻的两行之间的方式配置，

[0043] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于上述数据信号线与上述电位变动用电容配线之间。

[0044] 本发明的第五方面的特征在于，在本发明的第一方面中，

[0045] 上述电位变动用电容配线以在与上述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，

[0046] 上述第一扫描信号线以在上述像素矩阵的各行通过上述第一像素电极与上述第二像素电极之间的方式配置，

[0047] 上述第二扫描信号线和上述电位变动用电容配线以在上述像素矩阵通过相邻的两行之间的方式配置，

[0048] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于相邻的两根上述数据信号线之间。

[0049] 本发明的第六方面的特征在于，在本发明的第五方面，

[0050] 上述像素矩阵的各行的像素形成部所包括的上述电位变动用电容电极，以在上述电位变动用电容电极与该各行的下一行的像素形成部所包括的上述第一像素电极之间形成电容的方式配置，

[0051] 在上述像素矩阵的各列，配置于该各列的一侧的数据信号线与配置于该各列的另一侧的数据信号线，按每一行交替地与上述像素形成部内的上述第一开关元件和上述第二开关元件的第二电极连接，

[0052] 与上述像素矩阵的各行对应的第二扫描信号线在与该各行的下一行对应的第一扫描信号线被选择之后被选择。

[0053] 本发明的第七方面的特征在于，在本发明的第一方面中，

[0054] 上述数据信号线按上述像素矩阵的各列包括第一数据信号线和第二数据信号线， [0055] 上述电位变动用电容配线以在与上述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，

[0056] 上述第一扫描信号线以在上述像素矩阵的各行通过上述第一像素电极与上述第二像素电极之间的方式配置，

[0057] 上述第二扫描信号线和上述电位变动用电容配线以在上述像素矩阵通过相邻的两行之间的方式配置，

[0058] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于上述第一数据信号线与上述第二数据信号线之间，

[0059] 在上述像素矩阵的各列，上述第一数据信号线与上述第二数据信号线按每一行交替地与上述像素形成部内的上述第一开关元件和上述第二开关元件的第二电极连接， [0060] 上述像素矩阵的各行的像素形成部所包括的上述电位变动用电容电极，以在上述电位变动用电容电极与该各行的下一行的像素形成部所包括的上述第一像素电极之间形成电容的方式配置，

[0061] 上述多根第一扫描信号线以两根为一组地逐组依次被驱动，

[0062] 与构成各组的两根第一扫描信号线对应的两根第二扫描信号线，在构成该各组的下一个被驱动的组的两根第一扫描信号线被选择之后被选择。

[0063] 本发明的第八方面的特征在于，在本发明的第一方面中，

[0064] 上述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，

[0065] 上述第一电位变动用电容配线和上述第二电位变动用电容配线以 按每一行或每一列交替地与上述像素矩阵对应的方式设置，

[0066] 在上述第一电位变动用电容配线被施加比较高的电平的第一电位时，上述第二电位变动用电容配线被施加比较低的电平的第二电位，

[0067] 在上述第一电位变动用电容配线被施加上述第二电位时，上述第二电位变动用电容配线被施加上述第一电位。

[0068] 本发明的第九方面的特征在于，在本发明的第一方面中，

[0069] 上述液晶显示装置还包括被施加一定的电位的多根保持电容配线，

[0070] 在上述第一子像素部，由上述保持电容配线和上述第一像素电极形成电容， [0071] 在上述第二子像素部，由上述保持电容配线和上述第二像素电极形成电容。 [0072] 本发明的第十方面的特征在于，在本发明的第九方面中，

[0073] 上述保持电容配线以在与上述数据信号线延伸的方向平行的方向上延伸的方式配置。

[0074] 本发明的第十一方面的特征在于，在本发明的第九方面中，

[0075] 上述保持电容配线以在与上述第一扫描信号线延伸的方向平行的方向上延伸的方式配置。

[0076] 本发明的第十二方面的特征在于，在本发明的第十方面中，

[0077] 上述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与上述数据信号线延伸的方向平行的方向上延伸的方式配置，

[0078] 上述第一电位变动用电容配线和上述第二电位变动用电容配线以按每一列交替地与上述像素矩阵对应的方式设置，

[0079] 在上述第一电位变动用电容配线被施加比较高的电平的第一电位时，上述第二电位变动用电容配线被施加比较低的电平的第二电位，

[0080] 在上述第一电位变动用电容配线被施加上述第二电位时，上述第二电位变动用电容配线被施加上述第一电位，

[0081] 上述第一扫描信号线以在上述像素矩阵的各行通过上述第一像素电极与上述第二像素电极之间的方式配置，

[0082] 上述第二扫描信号线以在上述像素矩阵通过相邻的两行之间的方 式配置， [0083] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于上述数据信号线与上述电位变动用电容配线之间。

[0084] 本发明的第十三方面的特征在于，在本发明的第十方面中，

[0085] 上述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与上述数据信号线延伸的方向平行的方向上延伸的方式配置，

[0086] 上述第一电位变动用电容配线和上述第二电位变动用电容配线以按每一列交替地与上述像素矩阵对应的方式设置，

[0087] 在上述第一电位变动用电容配线被施加比较高的电平的第一电位时，上述第二电位变动用电容配线被施加比较低的电平的第二电位，

[0088] 在上述第一电位变动用电容配线被施加上述第二电位时，上述第二电位变动用电容配线被施加上述第一电位，

[0089] 上述第一扫描信号线和上述第二扫描信号线以在上述像素矩阵通过相邻的两行之间的方式配置，

[0090] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于上述数据信号线与上述电位变动用电容配线之间。

[0091] 本发明的第十四方面的特征在于，在本发明的第十方面中，

[0092] 上述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与上述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，

[0093] 上述第一电位变动用电容配线和上述第二电位变动用电容配线以按每一行交替地与上述像素矩阵对应的方式设置，

[0094] 在上述第一电位变动用电容配线被施加比较高的电平的第一电位时，上述第二电位变动用电容配线被施加比较低的电平的第二电位，

[0095] 在上述第一电位变动用电容配线被施加上述第二电位时，上述第二电位变动用电容配线被施加上述第一电位，

[0096] 上述第一扫描信号线以在上述像素矩阵的各行通过上述第一像素电极与上述第二像素电极之间的方式配置，

[0097] 上述第二扫描信号线和上述电位变动用电容配线以在上述像素矩阵通过相邻的两行之间的方式配置，

[0098] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于相邻的两根上述数据信号线之间。

[0099] 本发明的第十五方面的特征在于，在本发明的第十方面中，

[0100] 上述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与上述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，

[0101] 上述第一电位变动用电容配线和上述第二电位变动用电容配线以按每一行交替地与上述像素矩阵对应的方式设置，

[0102] 在上述第一电位变动用电容配线被施加比较高的电平的第一电位时，上述第二电位变动用电容配线被施加比较低的电平的第二电位，

[0103] 在上述第一电位变动用电容配线被施加上述第二电位时，上述第二电位变动用电容配线被施加上述第一电位，

[0104] 上述数据信号线按上述像素矩阵的各列包括第一数据信号线和第二数据信号线， [0105] 上述第一扫描信号线以在上述像素矩阵的各行通过上述第一像素电极与上述第二像素电极之间的方式配置，

[0106] 上述第二扫描信号线和上述电位变动用电容配线以在上述像素矩阵通过相邻的两行之间的方式配置，

[0107] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于上述第一数据信号线与上述第二数据信号线之间，

[0108] 在上述像素矩阵的各列，上述第一数据信号线和上述第二数据信号线按每一行交替地与上述像素形成部内的上述第一开关元件和上述第二开关元件的第二电极连接， [0109] 上述像素矩阵的各行的像素形成部所包括的上述电位变动用电容电极，以在上述电位变动用电容电极与该各行的下一行的像素形成部所包括的上述第一像素电极之间形成电容的方式配置，

[0110] 上述多根第一扫描信号线以两根为一组地逐组依次被驱动，

[0111] 与构成各组的两根第一扫描信号线对应的两根第二扫描信号线， 在构成该各组的下一个被驱动的组的两根第一扫描信号线被选择之后被选择。

[0112] 本发明的第十六方面的特征在于，在本发明的第十一方面中，

[0113] 上述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与上述数据信号线延伸的方向平行的方向上延伸的方式配置，

[0114] 上述第一电位变动用电容配线和上述第二电位变动用电容配线以按每一列交替地与上述像素矩阵对应的方式设置，

[0115] 在上述第一电位变动用电容配线被施加比较高的电平的第一电位时，上述第二电位变动用电容配线被施加比较低的电平的第二电位，

[0116] 在上述第一电位变动用电容配线被施加上述第二电位时，上述第二电位变动用电容配线被施加上述第一电位，

[0117] 上述第一扫描信号线以在上述像素矩阵的各行通过上述第一像素电极与上述第二像素电极之间的方式配置，

[0118] 上述第二扫描信号线以在上述像素矩阵通过相邻的两行之间的方式配置， [0119] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于上述数据信号线与上述电位变动用电容配线之间。

[0120] 本发明的第十七方面的特征在于，在本发明的第一方面中，

[0121] 上述电位变动用电容配线包括第一电位变动用电容配线和第二电位变动用电容配线，且以在与上述第一扫描信号线延伸的方向平行的方向上延伸的方式配置，

[0122] 上述第一电位变动用电容配线和上述第二电位变动用电容配线以按每一行交替地与上述像素矩阵对应的方式设置，

[0123] 在上述第一电位变动用电容配线被施加比较高的电平的第一电位时，上述第二电位变动用电容配线被施加比较低的电平的第二电位，

[0124] 在上述第一电位变动用电容配线被施加上述第二电位时，上述第二电位变动用电容配线被施加上述第一电位，

[0125] 上述第一扫描信号线以在上述像素矩阵的各行通过上述第一像素电极与上述第二像素电极之间的方式配置，

[0126] 上述第二扫描信号线和上述电位变动用电容配线以在上述像素矩阵通过相邻的两行之间的方式配置，

[0127] 上述像素矩阵的各列的像素形成部所包括的上述第一像素电极和上述第二像素电极，配置于相邻的两根上述数据信号线之间，

[0128] 上述像素矩阵的各行的像素形成部所包括的上述电位变动用电容电极，以在上述电位变动用电容电极与该各行的下一行的像素形成部所包括的上述第一像素电极之间形成电容的方式配置，

[0129] 在上述像素矩阵的各列，配置于该各列的一侧的数据信号线和配置于该各列的另一侧的数据信号线，按每一行交替地与上述像素形成部内的上述第一开关元件和上述第二开关元件的第二电极连接，

[0130] 与上述像素矩阵的各行对应的第二扫描信号线在与该各行的下一行对应的第一扫描信号线被选择之后被选择。

[0131] 本发明的第十八方面的特征在于，在本发明的第十七方面中，

[0132] 上述液晶显示装置还包括被施加一定的电位的多根保持电容配线，

[0133] 在上述第一子像素部，由上述保持电容配线和上述第一像素电极形成电容， [0134] 在上述第二子像素部，由上述保持电容配线和上述第二像素电极形成电容， [0135] 上述保持电容配线以在与上述数据信号线延伸的方向平行的方向上延伸的方式配置。

[0136] 本发明的第十九方面的特征在于，在本发明的第一方面中，

[0137] 上述第一开关元件、上述第二开关元件和上述第三开关元件是包括金属氧化物半导体的薄膜晶体管。

[0138] 本发明的第二十方面的特征在于，在本发明的第十九方面中，

[0139] 驱动频率为240Hz以上。

[0140] 发明的效果

[0141] 根据本发明的第一方面，在构成像素矩阵的各行，当第一扫描信号线被选择时，第一开关元件和第二开关元件成为导通状态。由此，第一像素电极的电位和第二像素电极的电位变得与数据信号的电位大致相等。即，第一像素电极的电位与第二像素电极的电位相等。之后， 当第二扫描信号线被选择时，第三开关元件成为导通状态。由此，根据被施加至电位变动用电容配线的电位，与第三开关元件的第三电极连接的电位变动用电容电极的电位发生变动。因为第二像素电极与电位变动用电容电极电容耦合，所以起因于电位变动用电容电极的电位的变动，第二像素电极的电位也发生变动。其结果是，第一像素电极的电位和第二像素电极的电位成为不同的电位。此处，即使在各帧期间直流驱动电位变动用电容配线，也能够如上述那样将第一像素电极的电位和第二像素电极的电位设为不同的电位。因此，即使将在显示面板的周边区域形成的配线干线的宽度设置得窄，也几乎不发生起因于信号电位的延迟的显示品质的下降。根据以上说明，在一个像素被分割为多个子像素的液晶显示装置，能够不使显示品质下降地通过配线区域的缩小而实现窄边框化。

[0142] 根据本发明的第二方面，能够在所有的帧期间得到通过像素分割方式实现的效果，因此能够最大限地改善视角特性。

[0143] 根据本发明的第三方面，电位变动用电容配线以在与数据信号线延伸的方向平行的方向上延伸的方式配置。因此，数据信号线与电位变动用电容配线不交叉，数据信号线的负载变得比较小。由此，在一个像素被分割为多个子像素的液晶显示装置，能够不使显示品质下降地通过配线区域的缩小而实现窄边框化。

[0144] 根据本发明的第四方面，能够得到与本发明的第三方面同样的效果。

[0145] 根据本发明的第五方面，电位变动用电容配线以在与第一扫描信号线延伸的方向平行的方向上延伸的方式配置。因此，第一扫描信号线和第二扫描信号线与电位变动用电容配线不交叉，第一扫描信号线和第二扫描信号线的负载变得比较小。由此，能够抑制起因于扫描信号的延迟的显示品质的下降。

[0146] 根据本发明的第六方面，由像素矩阵的各行的像素形成部内的电位变动用电容电极和该各行的下一行的像素形成部内的第一像素电极形成电容。此外，与像素矩阵的各行对应的第二扫描信号线在与该各行的下一行对应的第一扫描信号线被选择之后被选择。因此，在构成像素矩阵的各行，由于第一扫描信号线被选择而第二像素电极的电位 与第二像素电极的电位变得相等，之后，与该各行的前一行对应的第二扫描信号线被选择，由此，通过电容，第一像素电极的电位发生变动。之后，与该各行对应的第二扫描信号线被选择，由此，第二像素电极的电位发生变动。其结果是，第一像素电极的电位与第二像素电极的电位成为不同的电位。根据以上说明，在一个像素被分割为多个子像素的液晶显示装置中，能够得到很大的视角特性改善的效果，并且能够不使显示品质下降地通过配线区域的缩小而实现窄边框化。

[0147] 根据本发明的第七方面，与本发明的第六方面同样，在各像素形成部，在第一像素电极的电位与第二像素电极的电位变得相等之后，第一像素电极的电位和第二像素电极的电位的双方发生变动。因此，在一个像素被分割为多个子像素的液晶显示装置中，能够得到很大的视角特性改善的效果，并且能够不使显示品质下降地通过配线区域的缩小而实现窄边框化。此外，数据信号线包括第一数据信号线和第二数据信号线，如果着眼于像素矩阵的各列，则像素形成部按每一行交替地与第一数据信号线和第二数据信号线连接。因此，一根数据信号线要供给数据信号的像素形成部的个数成为在该液晶显示装置设置的扫描信号线的根数的2分之1。由此，能够使液晶显示装置高速动作。

[0148] 根据本发明的第八方面，能够使由于第二扫描信号线被选择而导致的第一像素电极的电位的变化的方向在相邻的像素形成部之间不同。由此，能够抑制显示品质的下降。 [0149] 根据本发明的第九方面，在以可靠地在液晶电容保持电荷的方式或为了使馈通电压稳定而设置有电容（保持电容）的液晶显示装置，能够不使显示品质下降地通过配线区域的缩小而实现窄边框化。

[0150] 根据本发明的第十方面，数据信号线与保持电容配线不交叉，数据信号线的负载比较小。由此，在一个像素被分割为多个子像素且设置有保持电容的液晶显示装置，能够不使显示品质下降地实现高速驱动和通过配线区域的缩小而实现的窄边框化。

[0151] 根据本发明的第十一方面，第一扫描信号线和第二扫描信号线与保持电容配线不交叉，第一扫描信号线和第二扫描信号线的负载变得比较小。由此，能够抑制起因于扫描信号的延迟的显示品质的下降。

[0152] 根据本发明的第十二方面，在一个像素被分割为多个子像素且设 置有保持电容的液晶显示装置，能够得到与本发明的第三方面同样的效果。

[0153] 根据本发明的第十三方面，在一个像素被分割为多个子像素且设置有保持电容的液晶显示装置，能够得到与本发明的第三方面同样的效果。

[0154] 根据本发明的第十四方面，在一个像素被分割为多个子像素且设置有保持电容的液晶显示装置，能够得到与本发明的第五方面同样的效果。

[0155] 根据本发明的第十五方面，在一个像素被分割为多个子像素且设置有保持电容的液晶显示装置，能够得到与本发明的第七方面同样的效果。

[0156] 根据本发明的第十六方面，在一个像素被分割为多个子像素且设置有保持电容的液晶显示装置，能够得到与本发明的第一方面同样的效果。

[0157] 根据本发明的第十七方面，能够得到与本发明的第六方面同样的效果。

[0158] 根据本发明的第十八方面，在一个像素被分割为多个子像素且设置有保持电容的液晶显示装置，能够得到与本发明的第六方面同样的效果。

[0159] 根据本发明的第十九方面，在像素形成部内的开关元件使用高迁移率的晶体管，因此，在像素形成部，向电容的充电被迅速地进行。由此，能够抑制起因于开关元件（晶体管）的充电能力不足的显示品质的下降。此外，能够使开关元件（晶体管）的尺寸变小，能够进一步实现液晶显示装置的小型化。

[0160] 根据本发明的第二十方面，在一个像素被分割为多个子像素且被进行高速驱动的液晶显示装置，能够不使显示品质下降地通过配线区域的缩小而实现窄边框化。

附图说明

[0161] 图1是用于对所有的实施方式中共通的想法进行说明的等效电路图。

[0162] 图2是本发明的第一实施方式的液晶显示装置的概略结构图。

[0163] 图3是上述第一实施方式的有源矩阵基板的平面图。

[0164] 图4是上述第一实施方式中形成有像素形成部PIX1～PIX4的区域的平面图。 [0165] 图5是上述第一实施方式中形成有像素形成部PIX1的区域的一部分的放大平面图。

[0166] 图6A是图5的A-A线截面图。图6B是图5的B-B线截面图。图6C是图5的C-C线截面图。图6D是图5的D-D线截面图。

[0167] 图7是上述第一实施方式的像素形成部的等效电路图。

[0168] 图8是对上述第一实施方式的驱动方法进行说明的信号波形图。

[0169] 图9是对上述第一实施方式的驱动方法进行说明的信号波形图。

[0170] 图10是本发明的第二实施方式的有源矩阵基板的平面图。

[0171] 图11是上述第二实施方式中形成有像素形成部PIX1～PIX4的区域的平面图。 [0172] 图12是上述第二实施方式中形成有像素形成部PIX1的区域的一部分的放大平面图。

[0173] 图13A是图12的A-A线截面图。图13B是图12的B-B线截面图。图13C是图12的C-C线截面图。图13D是图12的D-D线截面图。

[0174] 图14是上述第二实施方式的像素形成部的等效电路图。

[0175] 图15是本发明的第三实施方式的有源矩阵基板的平面图。

[0176] 图16是上述第三实施方式中形成有像素形成部PIX1～PIX4的区域的平面图。 [0177] 图17是上述第三实施方式中形成有像素形成部PIX1的区域的一部分的放大平面图。

[0178] 图18是上述第三实施方式的像素形成部的等效电路图。

[0179] 图19是本发明的第四实施方式的有源矩阵基板的平面图。

[0180] 图20是上述第四实施方式中形成有像素形成部PIX1～PIX4的区域的平面图。 [0181] 图21是上述第四实施方式中形成有像素形成部PIX1的区域的一部分的放大平面图。

[0182] 图22A是图21的A-A线截面图。图22B是图21的B-B线截面图。

[0183] 图22C是图21的C-C线截面图。图22D是图21的D-D线截面图。

[0184] 图23是上述第四实施方式的像素形成部的等效电路图。

[0185] 图24是对上述第四实施方式的驱动方法进行说明的信号波形图。

[0186] 图25是本发明的第五实施方式的有源矩阵基板的平面图。

[0187] 图26是上述第五实施方式中形成有像素形成部PIX1～PIX4的区域的平面图。 [0188] 图27是上述第五实施方式中形成有像素形成部PIX1的区域的一部分的放大平面图。

[0189] 图28A是图27的A-A线截面图。图28B是图27的B-B线截面图。图28C是图27的C-C线截面图。图28D是图27的D-D线截面图。

[0190] 图29是上述第五实施方式的像素形成部的等效电路图。

[0191] 图30是对上述第五实施方式的驱动方法进行说明的信号波形图。

[0192] 图31是对上述第五实施方式的驱动方法进行说明的信号波形图。

[0193] 图32是对上述第五实施方式的驱动方法进行说明的信号波形图。

[0194] 图33是对上述第五实施方式的驱动方法进行说明的信号波形图。

[0195] 图34是上述第六实施方式中形成有像素形成部PIX1～PIX4的区域的平面图。 [0196] 图35是上述第六实施方式中形成有像素形成部PIX1的区域的一部分的放大平面图。

[0197] 图36A是图35的A-A线截面图。图36B是图35的B-B线截面图。图36C是图35的C-C线截面图。图36D是图35的D-D线截面图。

[0198] 图37是上述第六实施方式的像素形成部的等效电路图。

[0199] 图38是对上述第六实施方式的驱动方法进行说明的信号波形图。

[0200] 图39是对上述第六实施方式的驱动方法进行说明的信号波形图。

[0201] 图40是本发明的第七实施方式的有源矩阵基板的平面图。

[0202] 图41是上述第七实施方式中形成有像素形成部PIX1～PIX4的区域的平面图。 [0203] 图42是上述第七实施方式中形成有像素形成部PIX1的区域的一部分的放大平面图。

[0204] 图43A是图42的A-A线截面图。图43B是图42的B-B线截面图。图43C是图42的C-C线截面图。图43D是图42的D-D线截面图。

[0205] 图44是上述第七实施方式的像素形成部的等效电路图。

[0206] 图45是对上述第七实施方式的驱动方法进行说明的信号波形图。

[0207] 图46是表示使用本发明的液晶显示装置的电视接收机用的显示装置的结构例的框图。

[0208] 图47是表示使用本发明的液晶显示装置的电视接收机的包括调谐器部的整体结构的框图。

[0209] 图48是表示上述电视接收机的机械结构的分解立体图。

[0210] 图49是示意地表示现有例中采用像素分割方式的液晶显示装置的道路结构的一个例子的图。

[0211] 图50是采用像素分割方式的现有的另一液晶显示装置的等效电路图。

具体实施方式

[0212] 以下，参照附图，对本发明的实施方式进行说明。

[0213] <0.首先>

[0214] 首先，对后述的所有实施方式中共通的想法进行说明。不过，如在第七实施方式中说明的那样，并不必须具备保持电容配线CSL。

[0215] 图1是各像素形成部的等效电路图。在各像素形成部包括两个子像素部（第一子像素部和第二子像素部）。作为第一子像素部的构成要素，各像素形成部包括：第一晶体管TA，其是栅极电极（第一电极）与第一扫描信号线GL连接并且源极电极（第二电极）与数据信号线SL连接的开关元件；像素电极EA，其与第一晶体管TA的漏极电极（第三电极）连接；液晶电容ClcA，其由作为对置电极被施加一定的电位COM的共用电极41和像素电极EA形成；和保持电容CcsA，其由像素电极EA和保持电容配线CSL形成。此外，作为第二子像素部的构成要素，各像素形成部包括：第二晶体管TB，其是栅极电极与第一扫描信号线GL连接并且源极电极与数据信号线SL连接的开关元件；像素电极EB，其与第二晶体管TB的漏极电极连接；液晶电容ClcB，其由上述共用电极41和像素电极EB形成；保持电容CcsB，其由像素电极EB和保持电容配线CSL形成；第三晶体管TC，其是栅极电极与第二扫描信号线G2L连接并且源极电极与配线SEL连接的开关元件；电 容电极EC，其与第三晶体管TC的漏极电极连接；和电容C1，其由像素电极EB和电容电极EC形成。在保持电容配线CSL施加一定的电位（典型的是与被施加至共用电极41的电位COM相同的电位）。在配线SEL，比较高电平的电位与比较低的电平的电位按每一帧期间交替地被施加。另外，在以下的说明中，令栅极电极与第一扫描信号线GL或第二扫描信号线G2L连接的晶体管为导通状态的电位称为“栅极导通电位”，令它们为断开状态的电位称为“栅极断开电位”。此外，也将配线SEL称为“电位变动用电容配线”，也将电容电极EC称为“电位变动用电容电极”，也将电容C1称为“电位变动用电容”。此外，也将保持电容配线和电位变动用电容配线合称为“电容配线”。

[0216] 在上述那样的结构中，当在第一扫描信号线GL施加栅极导通电位时，第一晶体管TA和第二晶体管TB成为导通状态。由此，像素电极EA的电位和像素电极EB的电位变得与数据信号线SL的电位大致相等。即，在该时刻，像素电极EA的电位与像素电极EB的电位变为相等。之后，在第一扫描信号线GL施加栅极断开电位，在第二扫描信号线G2L施加栅极导通电位。由此，第一晶体管TA和第二晶体管TB成为断开状态，第三晶体管TC成为导通状态。如上所述，在电位变动用电容配线SEL按每一帧交替地施加比较高的电平的电位与比较低的电平的电位，因此，通过使第三晶体管TC成为导通状态，电容电极EC的电位发生变动。而且，起因于电容电极EC的电位的变动，像素电极EB的电位也发生变动。其结果是，像素电极EA的电位和像素电极EB的电位成为不同的电位。

[0217] 这样，在第一子像素部的像素电极EA和第二子像素部的像素电极EB施加不同的电位。此处，对保持电容配线CSL施加一定的电位，对电位变动用电容配线SEL在整个1帧期间施加一定的电位。即，对电容配线不被施加频率高的信号。因此，不易发生起因于信号延迟的显示品质的下降，能够在显示面板的周边区域以细的宽度实现电容配线干线。 [0218] 另外，在各实施方式中，共用电极41的电位和保持电容配线CSL的电位为一定，但是本发明并不仅限于此，只要能够实现所期望的图像显示，共用电极41的电位和保持电容配线CSL的电位也可以不为一 定。

[0219] <1.第一实施方式>

[0220] <1.1整体结构>

[0221] <1.1.1基板等的结构>

[0222] 图2是本发明的第一实施方式的液晶显示装置的概略结构图。该液晶显示装置包括：形成有TFT和像素电极的有源矩阵基板1；对置基板2，其形成有用于在隔着液晶层与像素电极之间施加电压的共用电极41和用于彩色图像显示的彩色滤光片；以SOF（System On Film：薄膜上系统）方式安装有栅极驱动器IC3的聚酰亚胺薄膜5；以SOF方式安装有源极驱动器IC4的聚酰亚胺薄膜6；控制栅极驱动器IC3和源极驱动器IC4的动作的控制装置和设置有电容配线驱动器等的外部基板7。有源矩阵基板1和对置基板2通过密封材料被贴合，由此，形成具有以附图标记8所示那样的显示区域的液晶面板11。聚酰亚胺薄膜5被安装在有源矩阵基板1，聚酰亚胺薄膜6被安装在有源矩阵基板1和外部基板7。通过多个栅极驱动器IC3实现后述的栅极驱动器部，通过多个源极驱动器IC4实现后述的源极驱动器部。另外，在有源矩阵基板1与对置基板2之间保持有取向膜、取向控制结构物和液晶材料，但是在图2中省略它们的图示。此外，在液晶显示装置，除了上述构成要素以外还设置有偏光薄膜等光学薄膜、背光源、其它光学部件、电路部件和用于将这些部件保持在规定的位置的边框等，在图2中，对它们也省略图示。

[0223] 另外，在本实施方式中，栅极驱动器IC3设置在有源矩阵基板1的两端侧（在图2中，有源矩阵基板1的左边侧和右边侧），但是本发明并不仅限于此，也可以为仅在有源矩阵基板1的一端侧设置栅极驱动器IC3的结构。此外，在本实施方式中，源极驱动器IC4设置在有源矩阵基板1的一端侧（在图2中，有源矩阵基板1的上边侧），但是本发明并不仅限于此，也可以为在有源矩阵基板1的两端侧设置有源极驱动器IC4的结构。

[0224] <1.1.2有源矩阵基板上的配线结构>

[0225] 图3是表示本实施方式的有源矩阵基板1的平面图。如图3所示，构成液晶面板11的有源矩阵基板1上的区域分为显示区域8和周边区 域9。在有源矩阵基板1，形成有：
m根第一扫描信号线GL1～GLm；m根第二扫描信号线G2L1～G2Lm；n根数据信号线SL1～SLn；以与第一扫描信号线与数据信号线的交叉点一对一地对应的方式设置的像素形成部（即，m×n个像素形成部）；以与数据信号线平行地延伸的方式设置的保持电容配线CSL；第一电位变动用电容配线（以下，简记为“第一电容配线”）SEL1和第二电位变动用电容配线（以下，简记为“第二电容配线”）SEL2；和主要配置在周边区域9中的显示区域8与源极驱动器部22之间的区域的保持电容配线干线18、第一电容配线干线19和第二电容配线干线
20。上述m、n例如为m=1080、n=5760，但是本发明当然并不仅限于此。

[0226] 由上述m×n个像素形成部形成m行×n列的像素矩阵。保持电容配线CSL以与数据信号线一对一对应的方式设置。第一电容配线SEL1和第二电容配线SEL2以在像素矩阵按每一列交替地对应的方式设置。

[0227] 在图3，仅表示m×n个像素形成部中的四个像素形成部PIX1～PIX4。在各像素形成部，包括两个子像素部（第一子像素部和第二子像素部）。在本实施方式中，以夹着第一扫描信号线的方式配置第一子像素部和第二子像素部。此外，第二子像素部配置在第一扫描信号线与第二扫描信号线之间的区域。

[0228] 像素形成部PIX1以对应于第i行的第一扫描信号线GLi与第j列数据信号线SLj的交叉点的方式设置。像素形成部PIX2以对应于第（i+1）行第一扫描信号线GLi+1与第j列数据信号线SLj的交叉点的方式设置。像素形成部PIX3以对应于第i行第一扫描信号线GLi与第（j+1）列数据信号线SLj+1的交叉点的方式设置。像素形成部PIX4以对应于第（i+1）行第一扫描信号线GLi+1与第（j+1）列数据信号线SLj+1的交叉点的方式设置。 [0229] 在像素形成部PIX1，包括第一子像素部PIX1A和第二子像素部PIX1B。在有源矩阵基板1，保持电容配线CSL以与像素形成部PIX1在上下方向上重叠的方式配置，由保持电容配线CSL与像素形成部PIX1内的电极形成电容。像素形成部PIX2～PIX4也同样。

[0230] 第一扫描信号线GL1～GLm和第二扫描信号线G2L1～G2Lm与栅极驱动器部21连接。栅极驱动器部21对第一扫描信号线GL1～GLm 和第二扫描信号线G2L1～G2Lm施加扫描信号。扫描线的电位为栅极导通电位或栅极断开电位。数据信号线SL1～SLn与源极驱动器部22连接。源极驱动器部22向数据信号线SL1～SLn施加与要显示的图像相应的数据信号。保持电容配线干线18、第一电容配线19和第二电容配线20与电容配线驱动器部23连接。电容配线驱动器部23对保持电容配线干线18施加一定的电位，对第一电容配线干线19和第二电容配线干线20按每一帧期间交替地施加比较高的电平的电位与比较低的电平的电位。

[0231] <1.2像素形成部的结构>

[0232] <1.2.1平面结构>

[0233] 图4是形成有像素形成部PIX1～PIX4的区域的平面图。如图4所示，沿像素形成部PIX1、PIX2的一个边（在图4中为左边）配置有数据信号线SLj，沿像素形成部PIX1、PIX2的另一个边（在图4中为右边）配置有第一电容配线SEL1。此外，沿像素形成部PIX3、PIX4的一边配置有数据信号线SLj+1，沿像素形成部PIX3、PIX4的另一边配置有第二电容配线SEL2。进一步，以分别从像素形成部PIX1、PIX2和像素形成部PIX3、PIX4上通过的方式配置有保持电容配线CSL。此外，以从像素形成部PIX1中包括的两个像素电极29a、29b间和像素形成部PIX3中包括的两个像素电极69a、69b间通过的方式配置有第一扫描信号线GLi，以从像素形成部PIX2中包括的两个像素电极49a、49b间和像素形成部PIX4中包括的两个像素电极89a、89b间通过的方式配置有第一扫描信号线GLi+1。进一步，沿像素形成部PIX1、PIX3的一边（在图4中为下边）配置有第二扫描信号线G2Li，沿像素形成部PIX2、PIX4的一边配置有第二扫描信号线G2Li+1。另外，所有的像素形成部为同样的结构，因此，在以下的说明中，主要仅着眼于像素形成部PIX1进行说明。

[0234] 图5是形成有像素形成部PIX1的区域的一部分的放大平面图。在像素形成部PIX1，第一晶体管TFT1a和第二晶体管TFT1b分别以与第一扫描信号线GLi连接的方式设置。第一晶体管TFT1a和第二晶体管TFT1b共用源极电极24，该源极电极24以从数据信号线SLj起与第一扫描信号线GLi平行地延伸的方式形成。第一晶体管TFT1a的漏极电 极25a通过漏极引出配线26a与电极27a连接。该电极27a经接触孔28a与像素电极29a连
接。第二晶体管TFT1b的漏极电极25b通过漏极引出配线26b与电极27b连接。该电极
27b经接触孔28b与像素电极29b连接。

[0235] 此外，在像素形成部PIX1，第三晶体管TFT1c以与第二扫描信号线G2Li连接的方式设置。第三晶体管TFT1c的源极电极24c与第一电容配线SEL1一体地形成。第三晶体管TFT1c的漏极电极25c通过漏极引出配线26c与电容电极（电位变动用电容电极）31连接。电容电极31以与第一电容配线SEL1平行地延伸的方式形成。

[0236] 而且，保持电容配线CSL与像素电极29a在有源矩阵基板1上以在上下方向上重叠的方式配置。由此，形成保持电容Ccs1a。同样，保持电容配线CSL与像素电极29b在有源矩阵基板1上以在上下方向上重叠的方式配置。由此，形成保持电容Ccs1b。此外，电容电极31与像素电极29b在有源矩阵基板1上以在上下方向上重叠的方式配置。由此，形成电位变动用电容C1。

[0237] <1.2.2截面结构>

[0238] 关于像素形成部的结构，参照液晶面板的截面图，进一步进行说明。图6A是图5的A-A线截面图。图6B是图5的B-B线截面图。图6C是图5的C-C线截面图。图6D是图5的D-D线截面图。有源矩阵基板1和对置基板2以夹着液晶层44相对的方式配置。 [0239] 首先，对有源矩阵基板1一侧的结构进行说明。在玻璃基板10上形成有第一扫描信号线GLi、第二扫描信号线G2Li、栅极电极32、32c和保持电容配线CSL，以覆盖它们的方式形成有包括作为无机材料的氮化硅的栅极绝缘层33。在第一晶体管TFT1a和第二晶体管TFT1b，栅极电极32与第一扫描信号线GLi一体地形成。在第三晶体管TFT1c，栅极电极
32c与第二扫描信号线G2Li一体地形成。

[0240] 在第一晶体管TFT1a和第二晶体管TFT1b的栅极绝缘层33上，形成有半导体层34、与该半导体层34相接的源极电极24和漏极电极25a、25b，在它们的附近形成有数据信号线SLj、漏极引出配线26a、26b和电极27a、27b。在更上层形成有层间绝缘层35。 [0241] 在第三晶体管TFT1c的栅极绝缘层33上形成有半导体层34c、与 该半导体层34c相接的源极电极24c和漏极电极25c，在它们的附近形成有引出配线26c和电容电极31。
在更上层形成有层间绝缘层35。另外，第三晶体管TFT1c的源极电极24c和第一电容配线SEL一体地形成。

[0242] 半导体层34、34c包括本真非晶硅层（i层）和掺杂有磷的n+型非晶硅层（n+层）。n+层具有在i层等半导体材料与源极电极24、24c、漏极电极25a、25b、25c等金属材料之间进行电连接的接触层的作用。另外，对于半导体层34、34c中的与源极电极24、24c、漏极电极25a、25b、25c不重叠的区域（典型的是晶体管的沟道部），n+层通过蚀刻等除去，仅有i层。层间绝缘层35包括作为无机材料的氮化硅。

[0243] 在层间绝缘层35上，形成有包括ITO（铟锡氧化物）的像素电极29a、29b。另外，以覆盖像素电极29a、29b的方式形成有取向膜，但是在图中省略取向膜的图示。在接触部28a，层间绝缘层35被挖通，使得像素电极29a与电极27a电连接。同样，在接触部28b，层间绝缘层35被挖通，使得像素电极29b与电极27b电连接。

[0244] 接着，对对置基板2一侧的结构进行说明。在玻璃基板40上形成有黑矩阵42和着色层43，在更上层形成有共用电极（对置电极41）。另外，以覆盖共用电极41的方式形成有取向膜，但是在图中省略取向膜的图示。另外，该对置基板2一侧的结构在第二实施方式以后的任一实施方式中均与本实施方式相同。

[0245] <1.2.3等效电路>

[0246] 图7是本实施方式的像素形成部的等效电路图。在像素形成部PIX1，作为第一子像素部PIX1A的构成要素，包括：栅极电极与第一扫描信号线GLi连接，并且源极电极与数据信号线SLj连接的第一晶体管TFT1a；与第一晶体管TFT1a的漏极电极连接的像素电极29a；由被施加一定的电位COM的共用电极41和像素电极29a形成的液晶电容Clc1a；和由像素电极29a和保持电容配线CSL形成的保持电容Ccs1a。此外，在像素形成部PIX1，作为第二子像素部PIX1B的构成要素，包括：栅极电极与第一扫描信号线GLi连接，并且源极电极与数据信号线SLj连接的第二晶体管TFT1b；与第二晶体管TFT1b的漏极电极连接的像素电极29b；由共用电极41和像素电极29b形成的液 晶电容Clc1b；由像素电极29b和保持电容配线CSL形成的保持电容Ccs1b；栅极电极与第二扫描信号线G2Li连接，并且源极电极与第一电容配线SEL1连接的第三晶体管TFT1c；与第三晶体管TFT1c的漏极电极连接的电容电极31；和由像素电极29b和电容电极31形成的电位变动用电容C1。

[0247] <1.3有源矩阵基板的制造方法>

[0248] 接着，对本实施方式的有源矩阵基板1的制造方法的一个例子进行说明。另外，该制造方法与包括非晶硅晶体管的一般的有源矩阵基板的制造方法同样。因此，在第二实施方式以后，省略对有源矩阵基板1的制造方法的说明。

[0249] 首先，利用使用有氩（Ar）的溅射法，在玻璃、塑料等透明绝缘性基板（图6A～图6D的玻璃基板10）上依次沉积钛（Ti）、铝（Al）、钛（Ti），形成作为Ti/Al/Ti叠层膜的栅极金属膜。此时，钛的膜厚无论上层一侧还是下层一侧均例如为100nm，铝的膜厚例如为300nm。形成栅极金属膜时的玻璃基板10的温度为200～300℃。

[0250] 接着，通过光刻法，即，通过在成为处理对象的膜上利用光致抗蚀剂材料形成抗蚀剂图案膜，将该抗蚀剂图案膜作为掩模进行膜的图案形成的方法，从栅极金属膜形成第一扫描信号线GLi、第二扫描信号线G2Li、栅极电极32、32c和电容电极31。在栅极金属膜的蚀刻中例如采用主要使用有氯（Cl2）气体的干蚀刻法。蚀刻结束后，使用包含有机碱的剥离液，进行抗蚀剂图案膜的除去。

[0251] 关于栅极金属膜的材料，除了铝、钛以外，还可以使用铟锡氧化物（ITO）、或钨（W）、铜（Cu）、铬（Cr）、钼（Mo）、铝（Al）钛（Ti）等单体金属、或使它们含有氮、氧或其它金属而得到的材料。此外，关于金属膜，既可以为使用上述材料的单一的层，也可以为叠层结构。例如，第一扫描信号线和第二扫描信号线既可以利用钛和铜形成Ti/Cu/Ti叠层膜，或者，也可以利用铜和钼形成Mo/Cu/Mo叠层膜。关于栅极金属膜的形成方法，除了溅射法以外，还可以使用蒸镀法等。对于栅极金属膜的膜厚并没有特别限定。此外，关于栅极金属膜的蚀刻方法，也不限定于上述的干蚀刻法，还可以采用使用有酸等的蚀刻液的湿蚀刻法等。 [0252] 接着，利用等离子体CVD（化学气象沉积）法等，连续地进行成为栅极绝缘层33的第一氮化硅（SiNx）膜、成为本真非晶硅层（i层）的非晶硅膜和成为n+型非晶硅层（n+层）的n+型非晶硅膜的成膜。此时，第一氮化硅膜的膜厚例如为400nm、非晶硅膜的膜厚例如为200nm、n+型非晶硅膜的膜厚例如为50nm。形成这些膜时的玻璃基板10的温度为200～
300℃，作为成膜用的气体，适当组合地使用硅烷（SiH4）、氨（NH3）、氢（H2）和氮（N2）等。 [0253] 接着，利用光刻法，对非晶硅膜、n+型非晶硅膜实施形成为规定的形状的图案形成，得到被一次加工的非晶硅膜和n+型非晶硅膜。在此时的蚀刻中，例如采用使用有氯（Cl2）气体、四氯化碳（CF2）气体、氧（O2）气体被适当组合而得到的气体的干蚀刻法。蚀刻结束后，使用包含有机碱的剥离液进行抗蚀剂图案膜的除去。进而，利用同样的光刻法，对第一氮化硅膜实施形成为规定的形状的图案形成，从第一氮化硅膜形成栅极绝缘层33。在此时的蚀刻中，采用使用四氯化碳（CF2）气体、氧（O2）气体被适当组合而得到的气体的干蚀刻法，接着，同样地进行抗蚀剂图案膜的除去。

[0254] 接着，利用与栅极金属膜的形成同样的方法，在栅极绝缘层33上和（包括非晶硅膜和n+型非晶硅膜）半导体层34上依次沉积钛（Ti）、铝（Al）、钛（Ti），形成作为Ti/Al/Ti叠层膜的源极金属膜。此时，钛的膜厚无论上层一侧还是下层一侧均例如为100nm，铝的膜厚例如为300nm。

[0255] 接着，利用光刻法，从源极金属膜形成源极电极24、24c、漏极电极25a、25b、25c、保持电容配线CSL、第一电容配线SEL1、数据信号线SLj、漏极引出配线26a、26b、26c和电极27a、27b、27c等。在此时的蚀刻中，能够使用与栅极金属膜的蚀刻同样的方法。此处，在利用光刻法进行处理时使用的抗蚀剂图案膜不被除去，为了进行下一工序而留下。关于源极金属膜的材料，与栅极金属膜同样，也可以采用铝、钛以外的材料。

[0256] 接着，以在上一工序中留下的抗蚀剂图案膜为掩模，对非晶硅膜、n+型非晶硅膜再次实施蚀刻加工（沟道蚀刻），得到包括本真非晶硅层（i层）和n+型非晶硅膜（n+层）的半导体层34、34c。即，以用于形 成源极电极24、24c、漏极电极25a、25b、25c、保持电容配线CSL、第一电容配线SEL1、数据信号线SLj、漏极引出配线26a、26b、26c和电极27a、27b、27c的抗蚀剂图案膜为掩模，利用干蚀刻法，在n+型非晶硅膜、和非晶硅膜的一部分表面实施蚀刻。由此进行源极电极24与漏极电极25a、25b之间的分离和源极电极24c与漏极电极25c之间的分离。在此时的蚀刻中，例如采用使用有氯（Cl2）气体、四氯化碳（CF2）气体、氧（O2）气体被适当组合而得到的气体的干蚀刻法。另外，在非晶硅膜的一部分表面实施蚀刻的主要的理由是为了利用过蚀刻来可靠地去除n+型非晶硅膜。

[0257] 接着，成为层间绝缘层35的第二氮化硅膜以覆盖源极电极24、24c、漏极电极25a、25b、25c、保持电容配线CSL、第一电容配线SEL1、数据信号线SLj、漏极引出配线26a、26b、
26c和电极27a、27b、27c等的方式形成。此处，使用等离子体CVD法，形成第二氮化硅膜时的玻璃基板10的温度为200～300℃，作为成膜用的气体，适当组合地使用硅烷（SiH4）、氨（NH3）、氢（H2）和氮（N2）等。第二氮化硅膜的膜厚例如为300nm。

[0258] 接着，利用光刻法，对成为层间绝缘膜35的第二氮化硅膜以使其成为规定的图案的方式实施蚀刻，形成层间绝缘层35和接触部28a、28b、30。此时，能够使用与成为栅极绝缘层33的氮化硅的蚀刻同样的方法。

[0259] 接着，在层间绝缘层35上，例如利用溅射法等以成为100nm左右的膜厚的方式形成ITO（铟锡氧化物）膜。进一步，利用光刻法，对ITO膜实施形成为规定的形状的图案形成，形成像素电极29a、29b和连接电极36。在ITO膜的蚀刻中，例如使用草酸（HOOC-COOH）或氯化亚铁液。最后，以覆盖像素电极29a、29b的方式，利用喷墨法等涂敷包含取向膜材料的溶液，形成取向膜。根据以上说明制作在本实施方式的液晶显示装置中使用的有源矩阵基板1。另外，层间绝缘层35也可以为氮化硅膜和使用感光性材料制作的有机绝缘膜从玻璃基板10一侧起叠层而得到的叠层膜。

[0260] <1.4驱动方法>

[0261] 接着，参照图8和图9，对本实施方式的驱动方法进行说明。在图 8，表示有第一扫描信号线GLi、第二扫描信号线G2Li、第一扫描信号线GLi+1、第二扫描信号线G2Li+1、数据信号线SLj、SLj+1、保持电容配线CSL、第一电容配线SEL1。和第二电容配线SEL2的电位的变化。在图9，表示有电容电极31、像素电极29a、29b、电容电极51、像素电极49a、49b、电容电极71、像素电极69a、69b、电容电极91、像素电极89a、89b的电位的变化。关于图8和图9，假定在左方表示奇数帧的波形，在右方表示偶数帧的波形。此外，在图8和图9，在左右方向上相邻的虚线间的时间的间隔为1水平扫描期间。另外。在本实施方式中，例如液晶显示装置以120Hz的帧速率被驱动，1水平扫描期间为7.4μs，1垂直扫描期间（1帧期间）为8.3μs。但是本发明并不仅限于此。例如对以240Hz的帧速率被驱动的液晶显示装置，也能够适用本发明。

[0262] 如图8所示，对第一扫描信号线GLi，仅在1水平扫描期间施加栅极导通电位Vgh，之后，对第一扫描信号线GLi+1，仅在1水平扫描期间施加栅极导通电位Vgh。这样，对第一扫描信号线GL1～GLm，逐行依次施加栅极导通电位Vgh。对各第一扫描信号线，在1帧期间中仅1水平扫描期间施加导通电位Vgh，在此以外的期间施加栅极断开电位Vgl。另外，对相邻的两根第一扫描信号线施加栅极导通电位Vgh的定时仅错开1水平扫描期间。 [0263] 如图8所示，对第二扫描信号线G2Li，仅在1水平扫描期间施加栅极导通电位Vgh，之后，对第二扫描信号线G2Li+1，仅在1水平扫描期间施加栅极导通电位Vgh。这样，对第二扫描信号线GL1～GLm也逐行依次施加栅极导通电位Vgh。对各第二扫描信号线，在1帧期间中仅1水平扫描期间施加导通电位Vgh，在此以外的期间施加栅极断开电位Vgl。另外，对相邻的两根第二扫描信号线施加栅极导通电位Vgh的定时错开1水平扫描期间。此外，在各行，向第二扫描信号线施加栅极导通电位Vgh的定时比向第一扫描信号线施加栅极导通电位Vgh的定时迟1水平扫描期间。

[0264] 如图8所示，对数据信号线SLj，在奇数帧施加比共用电极41的电位COM高的电位Vsh，在偶数帧施加比电位COM低的电位Vsl。此外，对数据信号线SLj+1，在奇数帧施加电位Vsl，在偶数帧施加电 位Vsh。这样，对数据信号线SL1～SLn，按每一帧期间交替地施加以共用电极41的电位COM为基准的正极性的电位和负极性的电位。在正极性的电位与负极性的电位之间的极性反转在消隐期间进行。此外，相邻的两根数据信号线的电位彼此成为相反极性。即，当对某根数据信号线施加正极性的电位时，对与之相邻的数据信号线施加负极性的电位。另外，施加至数据信号线的电位成为与要显示的图像相应的大小，但是此处假定在整个画面显示一个颜色的静止图像进行说明。

[0265] 对保持电容配线CSL施加与共用电极41的电位COM相等的电位。在本实施方式中，共用电极41的电位COM被维持为一定的值。因此，保持电容配线CSL的电位也被维持为一定的值。另外，也可以令保持电容配线CSL的电位为与共用电极41的电位COM稍有不同的一定的值以防止起因于施加至像素电极的直流成分的闪烁的发生和视频残留。 [0266] 对第一电容配线SEL1和第二电容配线SEL2，按每一帧期间交替地施加比较高的电平的电位Vcsh与比较低的电平的电位Vcsl。当对第一电容配线SEL1和第二电容配线SEL2中的一根配线施加电位Vcsh时，对另一根配线施加电位Vcsl。另外，关于施加至第一电容配线SEL1和第二电容配线SEL2的电位发生变化的定时，优选为消隐期间，以不产生显示上的问题。

[0267] 对在以上那样的前提下、像素形成部内的电容电极和像素电极的电位怎样变化进行说明（参照图8和图9）。

[0268] 在奇数帧，当成为时刻t10时，第一扫描信号线GLi的电位成为栅极导通电位Vgh。由此，第一晶体管TFT1a、TFT3a和第二晶体管TFT1b、TFT3b成为导通状态。在奇数帧，数据信号线SLj的电位成为正极性的电位Vsh，数据信号线SLj+1的电位成为负极性的电位Vsl。因此，在时刻t10，像素形成部PIX1内的像素电极29a、29b的电位向Vsh上升，像素形成部PIX3内的像素电极69a、69b的电位向Vsl下降。

[0269] 当成为时刻t11时，第二扫描信号线G2Li的电位成为栅极导通电位Vgh。由此，第三晶体管TFT1c、TFT3c成为导通状态。在奇数帧，第一电容配线SEL1成为比较高的电平的电位Vcsh，第二电容配线SEL2成为比较低的电平的电位Vcsl。因此，在时刻t11，像素形成部 PIX1内的电容电极31的电位向Vcsh上升，像素形成部PIX3内的电容电极71的电位向Vcsl下降。此处，由于电容电极31与像素电极29b电容耦合，起因于电容电极31的电位的变化，像素电极29b的电位也发生变化。另外，在像素电极29b中，此时的电位变化的大小ΔV通过以下的式（1）求取。

[0270] ΔV=（Vcsh-Vcsl）×K （1）

[0271] 此外，上式（1）的K通过以下的式（2）求取。

[0272] K=C1/（Clc1b+Ccs1b+C1） （2）

[0273] 此处，为了能够简单地进行说明，对第二晶体管TFT1b、TFT3b的电极间所寄生的电容，由于小而不予考虑，此外，对本发明不产生直接影响的其它的小的寄生电容也不予考虑。

[0274] 由此，在时刻t11，像素电极29b的电位从Vsh向Vsh+ΔV上升。同样，电容电极71与像素电极69b电容耦合，因此，起因于电容电极71的电位的变化，像素电极69b的电位也发生变化。其结果是，在时刻t11，像素电极69b的电位从Vsl向Vsl-ΔV下降。此处，关于ΔV，为了便于说明，使用与像素电极29b时相同的附图标记。ΔV通过上述（1）求取，K通过以下的式（2-1）求取。

[0275] K=C3/（Clc3b+Ccs3b+C3） （2-1）

[0276] 此处，为了便于说明，关于表示电位的变化的数学式，对任一像素电极均使用相同的记号（ΔV、K），以下相同。关于像素电极49b、89b的电位变化的大小，分别将通过以下的式（2-2）、（2-3）求取的K的值代入上式（1）而求取。

[0277] K=C2/（Clc2b+Ccs2b+C2） （2-2）

[0278] K=C4/（Clc4b+Ccs4b+C4） （2-3）

[0279] 此外，如后述的例子所述，在不具备保持电容配线CSL的结构的情况下，也能够将Ccs1b、Ccs2b、Ccs3b、Ccs4b等的值设为0，同样地求取ΔV。

[0280] 此外，在时刻t11，第一扫描信号线GLi+1的电位成为栅极导通电位Vgh。由此，第一晶体管TFT2a、TFT4a和第二晶体管TFT2b、TFT4b成为导通状态。由此，在时刻t11，像素形成部PIX2内的像素电极49a、49b的电位向Vsh上升，像素形成部PIX4内的像素电极89a、89b的 电位向Vsl下降。

[0281] 当成为时刻t12时，第二扫描信号线G2Li+1的电位成为栅极导通电位Vgh。由此，第三晶体管TFT2c、TFT4c成为导通状态。由此，在时刻t12，像素形成部PIX2内的电容电极51的电位向Vcsh上升，像素形成部PIX4内的电容电极91的电位向Vcsl下降。此处，因为电容电极51与像素电极49b电容耦合，所以像素电极49b的电位也发生变化。同样，因为电容电极91与像素电极89b电容耦合，所以像素电极89b的电位也发生变化。其结果是，在时刻t12，像素电极49b的电位从Vsh向Vsh+ΔV上升，像素电极89b的电位从Vsl向Vsl-ΔV下降。

[0282] 像素电极29a、29b、69a和69b的电位在偶数帧被维持直至第一扫描信号线GLi的电位成为栅极导通电位Vgh为止的期间（至时刻t20为止的期间）。像素电极49a、49b、89a和89b的电位在偶数帧被维持直至第一扫描信号线GLi+1的电位成为栅极导通电位Vgh为止的期间（至时刻t21为止的期间）。

[0283] 在偶数帧也与奇数帧进行同样的动作（不过，像素电极的电位和电容电极的电位的变化方向与奇数帧相反）。这样，在各像素形成部，对第一子像素部内的像素电极和第二子像素部内的像素电极施加不同的电位。

[0284] <1.5效果>

[0285] 根据本实施方式，在各像素形成部，从对第一子像素部的像素电极和第二子像素部的像素电极施加相同电位起1水平扫描期间后，第二子像素部的像素电极的电位稍有变动。由此，在1帧期间中的大半期间，对第一子像素部的像素电极和第二子像素部的像素电极施加不同的电位。在本实施方式中，为了使第二子像素部的像素电极的电位变动，设置有：栅极电极与第二数据信号线连接并且源极电极与电位变动用电容配线连接的第三晶体管；与第三晶体管的漏极电极连接的电容电极（电位变动用电容电极）；和由像素电极与电容电极形成的电容（电位变动用电容）。在这样的结构中，第二子像素部的像素电极的电位基于第三晶体管成为导通状态时的电位变动用电容配线的电位而变动。此处，对电位变动用电容配线，按每一帧期间交替地施加比较高的电平的电位Vcsh与比较低的电平的电位Vcsl。此外，对保持电容 配线施加一定的电位COM。这样，在各帧期间，电容配线被直流驱动。因此，即使将在显示面板的周边区域形成的电容配线干线的宽度设置得窄，也几乎不会发生起因于信号电位的延迟的显示品质的下降。根据以上说明，在为了改善视角特性而将一个像素分割为多个子像素的液晶显示装置中，不使显示品质下降地通过配线区域的缩小实现窄边框化。

[0286] <1.6关于在晶体管的半导体层使用金属氧化物半导体膜的结构>

[0287] 在第一实施方式中，关于玻璃基板10上的晶体管，采用了在半导体层使用非晶硅的晶体管。但是本发明并不仅限于此，也可以在半导体层采用使用有微晶硅膜、多晶硅膜、金属氧化物半导体膜等的晶体管。此外，关于这些半导体层，与采用非晶硅TFT的情况同样，也可以为包括本真层和低电阻的接触层的二层结构或多层结构。

[0288] 其中，微晶硅膜是在内部具有包括微晶的晶相和非晶相的混合状态的硅膜。多晶硅膜包括晶相和位于其间的少许晶粒边界，是结晶率非常高的膜。此外，在大多数的金属氧化物半导体膜中，作为主要成分包括作为构成金属元素的锌（Zn）、铟（In）、镓（Ga）、钛（Ti）等。作为该金属氧化物半导体膜的具体例，能够列举Zn-O类半导体（ZnO）膜、In-Ga-Zn-O类半导体（IGZO）膜、In-Zn-O类半导体（IZO）膜、Zn-Ti-O类半导体（ZTO）膜、Ti-O类半导体（二氧化钛）膜等。特别优选IGZO膜和ZTO膜为非晶（amorphous），以使得晶体管的开关比（on-off ratio）优异。

[0289] 如果在半导体层采用微晶硅膜、多晶硅膜和金属氧化物半导体膜，则能够制作与非晶硅晶体管相比迁移率高的晶体管。因此，在各像素形成部能够迅速地向电容充电。由此，能够抑制起因于晶体管的充电能量不足的显示品质的下降。此外，因为迁移率高所以能够使晶体管尺寸变小，能够实现液晶显示装置的更小型化。

[0290] 另外，在以下说明的各实施方式中，也能够采用在半导体层使用有微晶硅膜、多晶硅膜、金属氧化物半导体膜等的晶体管。不过在以下说明的各实施方式中，特别是在采用在半导体层使用有金属氧化物半导体膜的晶体管的情况下，栅极绝缘层33和层间绝缘层35也可以由氧化硅（SiOx）膜、氮化氧化硅（SiNxOy）膜、或氧化硅膜和氮化 硅膜的叠层膜形成。

[0291] <2.第二实施方式>

[0292] <2.1整体结构>

[0293] 关于液晶显示装置的概略结构，因为与上述第一实施方式同样所以省略说明（参照图2）。图10是本发明的第二实施方式的有源矩阵基板1的平面图。在本实施方式中，以夹着第一扫描信号线和第二扫描信号线的方式配置有（一个像素形成部内的）第一子像素部和第二子像素部。关于此外的结构，与上述第一实施方式相样。另外，在以下的说明中也只对与上述第一实施方式不同的方面进行说明，对与上述第一实施方式同样的方面省略说明。

[0294] <2.2像素形成部的结构>

[0295] <2.2.1平面结构>

[0296] 图11是形成有像素形成部PIX1～PIX4的区域的平面图。在本实施方式中，以从像素形成部PIX1所包括的两个像素电极29a、29b间和像素形成部PIX3所包括的两个像素电极69a、69b间通过的方式配置有第一扫描信号线GLi和第二扫描信号线G2Li，以从像素形成部PIX2所包括的两个像素电极49a、49b间和像素形成部PIX4所包括的两个像素电极89a、89b间通过的方式配置有第一扫描信号线GLi+1和第二扫描信号线G2Li+1。

[0297] 图12是形成有像素形成部PIX1的区域的一部分的放大平面图。在本实施方式中，第一扫描信号线GLi和第二扫描信号线G2Li在比较接近的位置形成。此外，第三晶体管TFT1c的漏极电极25c与漏极引出配线26c连接，漏极引出配线26c经连接电极36和接触部30与电容电极31连接。此外，在形成有用于连接电极27b与像素电极29b的接触部28b的区域，电容电极31与电极27b在有源矩阵基板1上以在上下方向上重叠的方式配置。
由此，形成电位变动用电容C1。

[0298] <2.2.2截面结构>

[0299] 图13A是图12的A-A线截面图。图13B是图12的B-B线截面图。图13C是图12的C-C线截面图。图13D是图12的D-D线截面图。在本实施方式中，在玻璃基板10上形成有第一扫描信号线GLi、第二扫描信号线G2Li、栅极电极32、32c和电容电极31，以覆盖它们的方式 形成有栅极绝缘层33。在第三晶体管TFT1c的栅极绝缘层33上形成有半导体层34c、与该半导体层34c相接的源极电极24c和漏极电极25c，在它们的附近形成有漏极引出配线26c。在更上层形成有层间绝缘层35。此外，在层间绝缘层35上，形成有连接电极36。在接触部30，层间绝缘层35和栅极绝缘层33被挖通，以经连接电极36电连接电容电极31与漏极引出配线26c。另外，接触部30通过在从第一氮化硅膜形成栅极绝缘层33的过程（参照上述第一实施方式）中挖通（在接触部30的部位）第一氮化硅膜而形成。 [0300] <2.2.3等效电路>

[0301] 图14是本实施方式的像素形成部的等效电路图。与上述第一实施方式相比仅第二扫描信号线的配置位置不同，电路结构自身与上述第一实施方式相同。

[0302] <2.3驱动方法>

[0303] 如上所述，本实施方式与上述第一实施方式关于电路结构自身相同。因此，本实施方式的驱动方法与上述第一实施方式的驱动方法相同。

[0304] <2.4效果>

[0305] 根据本实施方式，与上述第一实施方式相比较，电位变动用电容附近的结构复杂，因此制造工序变得有些复杂，但是能够得到与上述第一实施方式同样的效果。

[0306] <3.第三实施方式>

[0307] <3.1整体结构>

[0308] 关于液晶显示装置的概略结构，因为与上述第一实施方式同样所以省略说明（参照图2）。图15是本发明的第三实施方式的有源矩阵基板1的平面图。在本实施方式中，保持电容配线干线18以延伸至周边区域9中的显示区域8与栅极驱动器部21之间的区域为止的方式配置，以从保持电容配线干线18与第一扫描信号线和第二扫描信号线平行地向显示区域8内延伸的方式形成有保持电容配线CSL。这样，在本实施方式中，与上述第一实施方式不同，保持电容配线CSL以与第一扫描信号线和第二扫描信号线平行地延伸的方式配置。

[0309] <3.2像素形成部的结构>

[0310] <3.2.1平面结构>

[0311] 图16是形成有像素形成部PIX1～PIX4的区域的平面图。在本实施方式中，以从第一子像素部PIX1A、PIX3A上、第二子像素部PIX1B、PIX3B上、第一子像素部PIX2A、PIX4A上和第一子像素部PIX2B、PIX4B上分别通过的方式配置有保持电容配线CSL。

[0312] 图17是形成有像素形成部PIX1的区域的一部分的放大平面图。在上述第一实施方式中，保持电容配线CSL以与数据信号线平行地延伸的方式配置，因此，电容电极31也以与数据信号线平行地延伸的方式形成。这是因为，假如电容电极31以与第一扫描信号线和第二扫描信号线平行地延伸的方式形成，则在有源矩阵基板1上能够产生保持电容配线CSL与电容电极31在上下方向上重叠的部分。与此相对，在本实施方式中，保持电容配线CSL以与第一扫描信号线和第二扫描信号线平行地延伸的方式配置。因此，电容电极31以与第一扫描信号线和第二扫描信号线平行地延伸的方式形成。另外，只要由电容电极31和像素电极29b形成具有所期望的电容值的电容C1，电容电极31的形状就没有特别限定。 [0313] <3.2.2截面结构>

[0314] 图17的A-A线截面图与图6A所示的截面图同样。图17的B-B线截面图与图6B所示的截面图同样。图17的C-C线截面图与图6C所示的截面图同样。图17的D-D线截
面图与图6D所示的截面图同样。因此省略对截面结构的说明。

[0315] <3.2.3等效电路>

[0316] 图18是本实施方式的像素形成部的等效电路图。在本实施方式和上述第一实施方式中，与各保持电容配线CSL连接的子像素部不同。具体而言，在上述第一实施方式中，在数据信号线延伸的方向上连续地配置的子像素部（例如图3的PIX1A、PIX1B、PIX2A和PIX2B）与相同保持电容配线连接。与此相对，在本实施方式中，在第一扫描信号线和第二扫描信号线延伸的方向上连续地配置的子像素部（例如图15的PIX1A和PIX3A）与相同保持电容配线连接。

[0317] <3.3驱动方法>

[0318] 在本实施方式和上述第一实施方式，作为电路结构，仅保持电容 配线CSL与子像素部的连接关系不同。此处，配置在显示区域8内的所有的保持电容配线CSL以相同的方式被驱动。因此，本实施方式的驱动方法与上述第一实施方式的驱动方法相同。

[0319] <3.4效果>

[0320] 在上述第一实施方式中，与第一扫描信号线和第二扫描信号线交叉的配线按每一个像素存在三根（数据信号线、保持电容配线、第一电容配线或第二电容配线）。与此相对，根据本实施方式，与第一扫描信号线和第二扫描信号线交叉的配线按每一个像素存在两根（数据信号线、第一电容配线或第二电容配线）。这样，根据本实施方式，第一扫描信号线和第二扫描信号线与其它配线的交叉部变少。

[0321] 根据以上说明，不仅能够得到与上述第一实施方式同样的效果，而且与上述第一实施方式相比较还能够降低第一扫描信号线和第二扫描信号线的负载。不过，因为数据信号线与其它配线的交叉部变多，所以数据信号线的负载变大。

[0322] <4.第四实施方式>

[0323] <4.1整体结构>

[0324] 关于液晶显示装置的概略结构，因为与上述第一实施方式同样所以省略说明（参照图2）。图19是本发明的第四实施方式的有源矩阵基板1的平面图。在本实施方式中，第一电容配线干线19和第二电容配线干线20以延伸至周边区域9中的显示区域8与栅极驱动器部21之间的区域为止的方式配置，以从第一电容配线干线19与第一扫描信号线和第二扫描信号线平行地向显示区域8内延伸的方式形成有第一电容配线SEL1，以从第二电容配线干线20与第一扫描信号线和第二扫描信号线平行地向显示区域8内延伸的方式形成有第二电容配线SEL2。这样，在本实施方式中，与上述第一～第三实施方式不同，第一电容配线SEL1和第二电容配线SEL2以与第一扫描信号线和第二扫描信号线平行地延伸的方式配置。另外，第一电容配线SEL1和第二电容配线SEL2以与像素矩阵按每一行交替地对应的方式设置。

[0325] <4.2像素形成部的结构>

[0326] <4.2.1平面结构>

[0327] 图20是形成有像素形成部PIX1～PIX4的区域的平面图。在本实 施方式中，沿像素形成部PIX1、PIX3的一边（在图20中为下边）配置有第二扫描信号线G2Li，并进一步沿第二扫描信号线G2Li配置有第一电容配线SEL1。此外，沿像素形成部PIX2、PIX4的一边配置有第二扫描信号线G2Li+1，并进一步沿第二扫描信号线G2Li+1配置有第二电容配线SEL2。

[0328] 图21是形成有像素形成部PIX1的区域的一部分的放大平面图。在本实施方式中，第三晶体管TFT1c的源极电极24c与源极引出配线37连接。该源极引出配线37经连接电极36和接触部30与第一电容配线SEL1连接。

[0329] <4.2.2截面结构>

[0330] 图22A是图21的A-A线截面图。图22B是图21的B-B线截面图。图22C是图21的C-C线截面图。图22D是图21的D-D线截面图。在本实施方式中，在玻璃基板10上形成有第一扫描信号线GLi、第二扫描信号线G2Li、栅极电极32、32c和第一电容配线SEL1，以覆盖它们的方式形成有栅极绝缘层33。在第三晶体管TFT1c的栅极绝缘层33上形成有半导体层34c、与该半导体层34c相接的源极电极24c和漏极电极25c，在它们的附近形成有源极引出配线37、漏极引出配线26c和电容电极31。在更上层形成有层间绝缘层35。此外，在层间绝缘层35上，形成有连接电极36。在接触部30，层间绝缘层35和栅极绝缘层33被挖通，以经连接电极36电连接第一电容配线SEL1与源极引出配线37。另外，如图22D上述，在栅极绝缘层33上还形成有保持电容配线CSL。

[0331] <4.2.3等效电路>

[0332] 图23是本实施方式的像素形成部的等效电路图。在本实施方式和上述第一实施方式中，与各第一电容配线SEL1连接的像素形成部不同。具体而言，在上述第一实施方式中，在数据信号线延伸的方向上连续地配置的像素形成部（例如图7的PIX1和PIX2）与相同第一电容配线SEL1连接。与此相对，在本实施方式中，在第一扫描信号线和第二扫描信号线延伸的方向上连续地配置的像素形成部（例如图23的PIX1和PIX3）与相同第一电容配线SEL1连接。对第二电容配线SEL2也是同样的。

[0333] <4.3驱动方法>

[0334] 在上述第一实施方式中，第一电容配线SEL1和第二电容配线SEL2以与数据信号线平行地延伸的方式形成，与此相对，在本实施方式中，第一电容配线SEL1和第二电容配线SEL2以与第一扫描信号线和第二扫描信号线平行地延伸的方式形成。此外，对第一电容配线SEL1和第二电容配线SEL2按每一帧期间交替地施加比较高的电平的电位Vcsh与比较低的电平的电位Vcsl。

[0335] 根据以上说明，本实施方式的像素形成部PIX2所包括的像素电极49a、49b和电容电极51的电位的变化与上述第一实施方式中的像素形成部PIX3所包括的像素电极69a、69b和电容电极71的电位的变化相同。进一步，本实施方式的像素形成部PIX3所包括的像素电极69a、69b和电容电极71的电位的变化与上述第一实施方式中的像素形成部PIX2所包括的像素电极49a、49b和电容电极51的电位的变化相同。即，在本实施方式中，电容电极31、像素电极29a、29b、电容电极51、像素电极49a、49b、电容电极71、像素电极69a、69b、电容电极91、像素电极89a、89b的电位的变化成为图24所示那样。

[0336] <4.4效果>

[0337] 在上述第一实施方式中，与第一扫描信号线和第二扫描信号线交叉的配线按每一个像素存在三根（数据信号线、保持电容配线、第一电容配线或第二电容配线）。与此相对，根据本实施方式，与第一扫描信号线和第二扫描信号线交叉的配线按每一个像素存在两根（数据信号线、保持电容配线）。这样，根据本实施方式，第一扫描信号线和第二扫描信号线与其它配线的交叉部变少。

[0338] 根据以上说明，不仅能够得到与上述第一实施方式同样的效果，而且与上述第一实施方式相比较还能够降低第一扫描信号线和第二扫描信号线的负载，抑制起因于扫描信号的延迟的显示品质的下降。不过，因为数据信号线与其它配线的交叉部变多，所以数据信号线的负载变大。

[0339] <5.第五实施方式>

[0340] <5.1整体结构>

[0341] 关于液晶显示装置的概略结构，因为与上述第一实施方式同样所 以省略说明（参照图2）。图25是本发明的第五实施方式的有源矩阵基板1的平面图。在本实施方式中，第一电容配线干线19、第二电容配线干线20、第一电容配线SEL1和第二电容配线SEL2与上述第四实施方式同样地形成（参照图19）。此外，在本实施方式中，按像素矩阵的各列设置有两根数据信号线。详细而言，设置有在图25配置于像素形成部的左方的第一数据信号线SL1～SLn和在图25配置于像素形成部的右方的第二数据信号线S2L1～S2Ln。

[0342] <5.2像素形成部的结构>

[0343] <5.2.1平面结构>

[0344] 图26是形成有像素形成部PIX1～PIX4的区域的平面图。在本实施方式中，沿像素形成部PIX1、PIX2的一边（在图26中为左边）配置有第一数据信号线SLj，沿像素形成部PIX1、PIX2的另一边（在图26中为右边）配置有第二数据信号线S2Lj。此外，沿像素形成部PIX3、PIX4的一边配置有第一数据信号线SLj+1，沿像素形成部PIX3、PIX4的另一边配置有第二数据信号线S2Lj+1。

[0345] 在像素形成部PIX1，第一晶体管TFT1a和第二晶体管TFT1b以与第一数据信号线SLj连接的方式设置。在像素形成部PIX2，第一晶体管TFT2a和第二晶体管TFT2b以与第二数据信号线S2Lj连接的方式设置。在像素形成部PIX3，第一晶体管TFT3a和第二晶体管TFT3b以与第一数据信号线SLj+1连接的方式设置。在像素形成部PIX4，第一晶体管TFT4a和第二晶体管TFT4b以与第二数据信号线S2Lj+1连接的方式设置。这样，当着眼于像素矩阵的各列时，像素形成部按每一行交替地与第一数据信号线和第二数据信号线连接。 [0346] 此外，在本实施方式中，沿像素形成部PIX1、PIX3的一边（在图26中为下边）配置有第二扫描信号线G2Li，并进一步沿第二扫描信号线G2Li配置有第一电容配线SEL1。此外，沿像素形成部PIX2、PIX4的一边配置有第二扫描信号线G2Li+1，并进一步沿第二扫描信号线G2Li+1配置有第二电容配线SEL2。

[0347] 但是，在本实施方式中，由与像素矩阵的各行所包括的第二子像素部内的电容电极电连接的电极和其下一行所包括的第一子像素部内的像素电极形成电容。例如，由与像素形成部PIX1的第二子像素部内 的电容电极31连接的电极39（电容电极31与电极39一体地形成）和像素形成部PIX2的第一子像素部内的像素电极49a形成电容Cc11。

[0348] 图27是形成有像素形成部PIX1的区域的一部分的放大平面图。在本实施方式中，第三晶体管TFT1c的源极电极24c与源极引出配线37连接，源极引出配线37经连接电极36和接触部30与第一电容配线SEL1连接。此外，在第一子像素部PIX1A，在保持电容配线CSL与第二数据信号线S2Lj之间的区域形成有电容电极100。另外，电容电极100与像素电极29a在有源矩阵基板1上以在上下方向上重叠的方式配置。由此，形成电容Cc01。 [0349] <5.2.2截面结构>

[0350] 图28A是图27的A-A线截面图。图28B是图27的B-B线截面图。图28C图27的C-C线截面图。图28D是图27的D-D线截面图。关于第一晶体管TFT1a、第二晶体管TFT1b和第三晶体管TFT1c附近的截面结构，与上述第四实施方式同样。在本实施方式中，如图
28D所示，在栅极绝缘层33上，还形成有保持电容配线CSL、电容电极100和第二数据信号线S2Lj。

[0351] <5.2.3等效电路>

[0352] 图29是本实施方式的像素形成部的等效电路图。第一数据信号线和第二数据信号线与像素形成部PIX1～PIX4内的晶体管连接，使得在像素形成部PIX1、PIX3分别从第一数据信号线SLj、SLj+1被供给数据信号，且在像素形成部PIX2、PIX4分别从第二数据信号线S2Lj、S2Lj+1被供给数据信号。

[0353] 此外，在本实施方式中，在像素形成部PIX1，作为第一子像素部PIX1A的构成要素，包括：栅极电极与第一扫描信号线GLi连接，并且源极电极与第一数据信号线SLj连接的第一晶体管TFT1a；与第一晶体管TFT1a的漏极电极连接的像素电极29a；由施加一定的电位COM的共用电极41和像素电极29a形成的液晶电容Clc1a；由像素电极29a和保持电容配线CSL形成的保持电容Ccs1a；和由电容电极100和像素电极29a形成的电容Cc01。此外，在像素形成部PIX1，作为第二子像素部PIX1B的构成要素，包括：栅极电极与第一扫描信号线GLi连接，并且源极电极与第一数据信号线SLj连接的第二晶体管TFT1b； 与第二晶体管TFT1b的漏极电极连接的像素电极29b；由共用电极41和像素电极29b形成的液晶电容Clc1b；由像素电极29b与保持电容配线CSL形成的保持电容Ccs1b；栅极电极与第二扫描信号线G2Li连接，并且源极电极与第一电容配线SEL1连接的第三晶体管TFT1c；与第三晶体管TFT1c的漏极电极连接的电容电极31；和由像素电极29b和电容电极31形成的电位变动用电容C1。关于像素形成部PIX2，除了第一晶体管TFT1a和第二晶体管TFT1b的源极电极的连接目标为第二数据信号线S2Lj这点以外，与像素形成部PIX1为同样的结构。

[0354] <5.3驱动方法>

[0355] 接着，参照图30、图31和图32对本实施方式的驱动方法进行说明。在图30，表示第一扫描信号线的电位的波形。如图30所示，在本实施方式中，在第一扫描信号线，每两行依次地施加栅极导通电位Vgh。在某两根第一扫描信号线施加栅极导通电位Vgh的定时与在之后的两根第一扫描信号线施加栅极导通电位Vgh的定时错开1水平扫描期间。

[0356] 如图31所示，在第一扫描信号线GLi、GLi+1，仅在1水平扫描期间施加栅极导通电位Vgh，之后，在第二扫描信号线G2Li、G2Li+1，仅在1水平扫描期间施加栅极导通电位Vgh。在第一扫描信号线GLi、GLi+1施加栅极导通电位Vgh的定时与在第二扫描信号线G2Li、G2Li+1施加栅极导通电位Vgh的定时错开2水平扫描期间。这样，在各行，在第二扫描信号线施加栅极导通电位Vgh的定时比在第一扫描信号线施加栅极导通电位Vgh的定时迟2水平扫描期间。

[0357] 如图31所示，在第一数据信号线SLj和第二数据信号线S2Lj+1，在奇数帧施加比共用电极41的电位COM高的电位Vsh，在偶数帧施加比电位COM低的电位Vsl。此外，在第二数据信号线S2Lj和第一数据信号线SLj+1，在奇数帧施加电位Vsl，在偶数帧施加电位Vsh。这样，相邻的两根第一数据信号线的电位彼此成为相反极性。同样，相邻的两根第二数据信号线的电位也彼此成为相反极性。此外，在各列，第一数据信号线的电位与第二数据信号线的电位彼此成为相反极性。

[0358] 对在以上那样的前提下、像素形成部内的电容电极和像素电极的电位怎样变化进行说明（参照图31和图32）。

[0359] 在奇数帧，当成为时刻t10时，第一扫描信号线GLi、GLi+1的电 位成为栅极导通电位Vgh。由此，第一晶体管TFT1a～TFT4a和第二晶体管TFT1b～TFT4b成为导通状态。在奇数帧，第一数据信号线SLj和第二数据信号线S2L j+1的电位成为正极性的电位Vsh，第二数据信号线S2Lj和第一数据信号线SLj+1的电位成为负极性的电位Vsl。因此，在时刻t10，像素形成部PIX1内的像素电极29a、29b的电位和像素形成部PIX4内的像素电极
89a、89b的电位向Vsh上升，像素形成部PIX2内的像素电极49a、49b的电位和像素形成部PIX3内的像素电极69a、69b的电位向Vsl下降。

[0360] 当成为时刻t11时，在包括像素形成部PIX1、PIX3的行的前一行，第二扫描信号线的电位成为栅极导通电位Vgh。此外，在奇数帧，第二电容配线SEL2成为比较低的电平的电位Vcsl。根据以上说明，在包括像素形成部PIX1、PIX3的行的前一行，电容电极100、101的电位下降。此处，如图29所示，电容电极100与像素电极29a电容耦合。因此，像素电极29a的电位从Vsh向Vsh-ΔV下降。同样，如图29所示，电容电极101与像素电极69a电容耦合。因此，像素电极69a的电位从Vsl向Vsl-ΔV下降。另外，像素电极29a、69a的电位变化的大小ΔV如上式（1）所示。其中，作为求取ΔV的大小的数学式的上式（1）中的K通过以下的式（3）求取。

[0361] K=Cc01/（Clc1a+Ccs1a+Cc01） （3）

[0362] 当成为时刻t12时，第二扫描信号线G2Li、G2Li+1的电位成为栅极导通电位Vgh。因此，第三晶体管TFT1c～TFT4c成为导通状态。此外，在奇数帧，第一电容配线SEL1成为比较高的电平的电位Vcsh，第二电容配线SEL2成为比较低的电平的电位Vcsl。由此，在时刻t12，像素形成部PIX1内的电容电极31和像素形成部PIX3内的电容电极71的电位向Vcsh上升，像素形成部PIX2内的电容电极51和像素形成部PIX4内的电容电极91的电位向Vcsl下降。根据以上说明，在时刻t12，像素电极29b的电位从Vsh向Vsh+ΔV上升，像素电极69b的电位从Vsl向Vsl+ΔV上升，像素电极49b的电位从Vsl向Vsh-ΔV下降，像素电极89b的电位从Vsh向Vsh-ΔV下降。

[0363] 此外，像素形成部PIX1内的电容电极31与像素形成部PIX2内的电容电极39连接，像素形成部PIX3内的电容电极71与像素形成部 PIX4内的电容电极79连接。在像素形成部PIX2，由电容电极39和像素电极49a形成电容Cc11，在像素形成部PIX4，由电容电极79和像素电极89a形成电容Cc13。根据以上说明，在时刻t12，像素电极49a的电位从Vsl向Vsl+ΔV上升，像素电极89a的电位从Vsh向Vsh+ΔV上升。

[0364] 时刻t12以后，像素形成部PIX1～PIX4内的像素电极29a、29b、49a、49b、69a、69b、89a和89b的电位在偶数帧被维持直至第一扫描信号线GLi、GLi+1的电位成为栅极导通电位Vgh为止的期间（至时刻t20为止的期间）。

[0365] 在偶数帧也与奇数帧进行同样的动作（不过，像素电极的电位和电容电极的电位的变化方向与奇数帧相反）。这样，在各像素形成部，在第一子像素部内的像素电极和第二子像素部内的像素电极施加不同的电位。

[0366] 此处，对在第二扫描信号线施加栅极导通电位Vgh的定时比在第一扫描信号线施加栅极导通电位Vgh的定时迟2水平扫描期间的理由进行说明。假如与上述第一～第四实施方式同样，在第二扫描信号线施加栅极导通电位Vgh的定时比在第一扫描信号线施加栅极导通电位Vgh的定时迟1水平扫描期间，则例如在包括像素形成部PIX1的行的前一行的第二扫描信号线的电位成为栅极导通电位Vgh的定时，与施加至像素形成部PIX1的第一扫描信号线GLi的电位成为栅极导通电位Vgh的定时相同。这样，在像素电极29a的电位要为数据信号SLj的电位Vsh的期间，电容电极100的电位发生变动。因为电容电极100与像素电极29a电容耦合，所以像素电极29a的电位变得不稳定。此外，像素电极29a基于数据信号SLj被充电后，不发生像素电极29a的电位如图32的时刻t11那样变动的情况。 [0367] 因此，当假设令像素矩阵的第一行和第二行为“组1”、令第三行和第四行为“组2”时，第一扫描信号线和第二扫描信号线如图33那样被驱动。即，第一扫描信号线以两根为一组逐组依次被选择。此外，各组的两根第二扫描信号线从该各组的下一组的两根第一扫描信号线被选择起1水平扫描期间后被选择。其中，该间隔也可以不是1水平扫描期间，各组的第二扫描信号线被选择的定时也可以为通过该各组 的下一组的第一扫描信号线被选择而使像素电极被充分地充电后的适当的定时。

[0368] <5.4效果>

[0369] 根据本实施方式，在各像素形成部，在第一子像素部的像素电极和第二子像素部的像素电极施加相同的电位，之后，一个子像素部的电位稍有上升，另一个子像素部的电位稍有下降。因此，与仅使一个子像素部的电位发生变动的上述第一～第四实施方式相比较，能够较大地得到视角特性改善的效果。此外，在本实施方式中，当着眼于像素矩阵的各列时，显示形成部按每一行交替地与第一数据信号线和第二数据信号线连接。即，与上述第一实施方式相比较，一根数据信号线要供给数据信号的像素形成部的个数成为2分之1。因此，能够不使显示品质下降地使显示装置高速动作。例如，能够在驱动频率为240Hz的显示装置中应用本实施方式的结构。此外，与上述第一实施方式同样，能够不使显示品质下降地通过配线区域的缩小而实现窄边框化。

[0370] <6.第六实施方式>

[0371] <6.1整体结构>

[0372] 关于液晶显示装置的概略结构，因为与上述第一实施方式同样所以省略说明（参照图2）。本实施方式的有源矩阵基板1的平面图与上述第四实施方式同样，是图19所示那样的平面图。不过，当着眼于像素矩阵的各列时，像素形成部按每一行交替地与沿该各列的一边（在图19中为左边）配置的数据信号线和沿该各列的另一边（在图19中为右边）配置的数据信号线连接。

[0373] <6.2像素形成部的结构>

[0374] <6.2.1平面结构>

[0375] 图34是形成有像素形成部PIX1～PIX4的区域的平面图。像素形成部PIX1～PIX4与第一扫描信号线GLi、GLi+1、第二扫描信号线G2Li、G2Li+1、保持电容配线CSL、第一电容配线SEL1和第二电容配线SEL2的位置关系与上述第四实施方式同样（参照图20）。
像素形成部PIX1～PIX4与数据信号线的连接关系与上述第四实施方式不同。例如着眼于像素形成部PIX1～PIX4与数据信号线SLj+1的连接关系。在上述第四实施方式中，如图20所示，数据信号线SLj+1与像素形成 部PIX3内的晶体管TFT3a、TFT3b和像素形成部PIX4内的晶体管TFT4a、TFT4b连接。与此相对，在本实施方式中，如图34所示，数据信号线SLj+1与像素形成部PIX3内的晶体管TFT3a、TFT3b和像素形成部PIX2内的晶体管TFT2a、TFT2b连接。这样，在本实施方式中，与各数据信号线连接的像素形成部呈交错状配置。 [0376] 图35是形成有像素形成部PIX1的区域的一部分的放大平面图。在本实施方式中，第三晶体管TFT1c的源极电极24c与源极引出配线37连接，源极引出配线37经连接电极
36和接触部30与第一电容配线SEL1连接。此外，在第一子像素部PIX1A，在电容配线CSL与数据信号线SLj+1之间的区域形成有电容电极100。另外，电容电极100与像素电极29a在有源矩阵基板1上以在上下方向上重叠的方式配置。由此，形成电容Cc01。

[0377] <6.2.2截面结构>

[0378] 图36A是图35的A-A线截面图。图36B是图35的B-B线截面图。图36C图35的C-C线截面图。图36D是图35的D-D线截面图。在本实施方式中，如图36D所示，在栅极绝缘层33上，还形成有保持电容配线CSL和电容电极100。

[0379] <6.2.3等效电路>

[0380] 图37是本实施方式的像素形成部的等效电路图。如图37所示，像素形成部PIX1内的第一晶体管TFT1a和第二晶体管TFT1b与数据信号线SLj连接，像素形成部PIX2内的第一晶体管TFT2a和第二晶体管TFT2b与数据信号线SLj+1连接，像素形成部PIX3内的第一晶体管TFT3a和第二晶体管TFT3b与数据信号线SLj+1连接，像素形成部PIX4内的第一晶体管TFT4a和第二晶体管TFT4b与数据信号线SLj+2连接。此外，关于各像素形成部内的第一子像素部和第二子像素部的结构，除了晶体管与数据信号线的连接关系以外，与上述第五实施方式（参照图29）同样。

[0381] <6.3驱动方法>

[0382] 接着，参照图38和图39对本实施方式的驱动方法进行说明。第一扫描信号线GLi、GLi+1、数据信号线SLj、SLj+1、保持电容配线CSL、第一电容配线SEL1和第二电容配线SEL2与上述第一实施方式 同样地被驱动，此外，与上述第一实施方式同样，在第二扫描信号线GL1～GLm，逐行依次施加栅极导通电位Vgh。不过，在本实施方式中，与上述第一实施方式不同，在各行，在第二扫描信号线施加栅极导通电位Vgh的定时比在第一扫描信号线施加栅极导通电位Vgh的定时迟2水平扫描期间。另外，在第二扫描信号线施加栅极导通电位Vgh的定时比在第一扫描信号线施加栅极导通电位Vgh的定时迟2水平扫描期间的理由与上述第五实施方式相同。

[0383] 对在以上那样的前提下、像素形成部内的电容电极和像素电极的电位怎样变化进行说明（参照图38和图39）。

[0384] 在奇数帧，当成为时刻t10时，第一扫描信号线GLi的电位成为栅极导通电位Vgh。由此，第一晶体管TFT1a、TFT3a和第二晶体管TFT1b、TFT3b成为导通状态。在奇数帧，数据信号线SLj的电位成为正极性的电位Vsh，数据信号线SLj+1的电位成为负极性的电位Vsl。因此，在时刻t10，像素形成部PIX1内的像素电极29a、29b的电位向Vsh上升，像素形成部PIX3内的像素电极69a、69b的电位向Vsl下降。

[0385] 当成为时刻t11时，在第一扫描信号线GLi+1的电位成为栅极导通电位Vgh。由此，第一晶体管TFT2a、TFT4a和第二晶体管TFT2b、TFT4b成为导通状态。此外，因为假定显示整个画面为一个颜色的静止图像，所以数据信号线SLj+2的电位与数据信号线SLj的电位相同。即，在奇数帧，数据信号线SLj+2的电位成为正极性的电位Vsh。根据以上说明，在时刻t11，像素形成部PIX2内的像素电极49a、49b的电位向Vsl下降，像素形成部PIX4内的像素电极89a、89b的电位向Vsh上升。

[0386] 此外，在时刻t11，在包括像素形成部PIX1、PIX3的行的前一行，第二扫描信号线的电位成为栅极导通电位Vgh。在奇数帧，第二电容配线SEL2成为比较低的电平的电位Vcsl。由此，在包括像素形成部PIX1、PIX3的行的前一行，电容电极100、101的电位下降。此处，如图37所示，电容电极100与像素电极29a电容耦合。因此，像素电极29a的电位从Vsh向Vsh-ΔV下降。同样，如图37所示，电容电极101与像素电极69a电容耦合。因此，像素电极69a的电位从Vsl向Vsl-ΔV下降。

[0387] 当成为时刻t12时，第二扫描信号线G2Li的电位成为栅极导通电位Vgh。因此，晶体管TFT1c、TFT3c成为导通状态。此外，在奇数帧，第一电容配线SEL1成为比较高的电平的电位Vcsh。由此，在时刻t12，像素形成部PIX1内的电容电极31的电位和像素形成部PIX3内的电容电极71的电位向Vcsh上升。根据以上说明，在时刻t12，像素电极29b的电位从Vsh向Vsh+ΔV上升，像素电极69b的电位从Vsl向Vsl+ΔV上升。

[0388] 此外，像素形成部PIX1内的电容电极31与像素形成部PIX2内的电容电极39连接，像素形成部PIX3内的电容电极71与像素形成部PIX4内的电容电极79连接。在像素形成部PIX2，由电容电极39和像素电极49a形成电容Cc11，在像素形成部PIX4，由电容电极79和像素电极89a形成电容Cc13。根据以上说明，在时刻t12，像素电极49b的电位从Vsl向Vsl+ΔV上升，像素电极89a的电位从Vsh向Vsh+ΔV上升。

[0389] 当成为时刻t13时，第二扫描信号线G2Li+1的电位成为栅极导通电位Vgh。因此，第三晶体管TFT2c、TFT4c成为导通状态。此外，在奇数帧，第二电容配线SEL2成为比较低的电平的电位Vcsl。由此，在时刻t13，像素形成部PIX2内的电容电极51的电位和像素形成部PIX4内的电容电极91的电位向Vcsl下降。根据以上说明，在时刻t13，像素电极49b的电位从Vsl向Vsl-ΔV上升，像素电极89b的电位从Vsh向Vsh-ΔV下降。

[0390] 像素电极29a、29b、69a和69b的电位在偶数帧被维持直至第一扫描信号线GLi的电位成为栅极导通电位Vgh为止的期间（至时刻t20为止的期间）。像素电极49a、49b、89a和89b的电位在偶数帧被维持直至第一扫描信号线GLi+1的电位成为栅极导通电位Vgh为止的期间（至时刻t21为止的期间）。

[0391] 在偶数帧也进行与奇数帧同样的动作（不过，像素电极的电位和电容电极的电位的变化方向与奇数帧相反）。这样，在各像素形成部，在第一子像素部内的像素电极和第二子像素部内的像素电极施加不同的电位。

[0392] <6.4效果>

[0393] 根据本实施方式，与上述第五实施方式同样，在各像素形成部，在第一子像素部的像素电极和第二子像素部的像素电极施加相同的电位，之后，一个子像素部的电位稍有上升，另一个子像素部的电位稍有下降。因此，能够较大地得到视角特性改善的效果。此外，与上述第一实施方式同样，能够不使显示品质下降地通过配线区域的缩小而实现窄边框化。 [0394] <7.第七实施方式>

[0395] <7.1整体结构>

[0396] 关于液晶显示装置的概略结构，因为与上述第一实施方式同样所以省略说明（参照图2）。图40是本发明的第七实施方式的有源矩阵基板1的平面图。在本实施方式中，除了不设置保持电容配线CSL和保持电容配线干线18这点以外，是与上述第六实施方式相同的结构。因此，以下主要对与上述第六实施方式不同的方面进行说明，对与上述第六实施方式同样的方面省略说明。

[0397] <7.2像素形成部的结构>

[0398] <7.2.1平面结构>

[0399] 图41是形成有像素形成部PIX1～PIX4的区域的平面图。此外，图42是形成有像素形成部PIX1的区域的一部分的放大平面图。如上所述，在本实施方式中不设置保持电容配线CSL。因此，例如在像素形成部PIX1，与上述第六实施方式（参照图34）不同，不包括由保持电容配线CSL和像素电极29a、29b形成的保持电容Ccs1a、Ccs1b。

[0400] <7.2.2截面结构>

[0401] 图43A是图42的A-A线截面图。图43B是图42的B-B线截面图。图43C图42的C-C线截面图。图43D是图42的D-D线截面图。在本实施方式中，如图43D所示，在栅极绝缘层33上不形成保持电容配线CSL。

[0402] <7.2.3等效电路>

[0403] 图44是本实施方式的像素形成部的等效电路图。如上所述，在本实施方式中，不设置保持电容配线CSL。因此，在各像素形成部，不包括由第一子像素部内的像素电极和保持电容配线CSL形成的电容和由第二子像素部内的像素电极和保持电容配线CSL形成的电容。

[0404] <7.3驱动方法>

[0405] 接着，参照图45和图39对本实施方式的驱动方法进行说明。如图45所示，第一扫描信号线GLi、第二扫描信号线G2Li、第一扫描信号线GLi+1、第二扫描信号线G2Li+1、数据信号线SLj、SLj+1、第一电容配线SEL1和第二电容配线SEL2与上述第六实施方式同样地被驱动。因此，各像素形成部内的像素电极的电位和电容电极的电位与上述第六实施方式同样地变化（参照图39）。不过，在本实施方式中，作为求取ΔV的大小的数学式的上式（1）中的K通过下式（4）求取。

[0406] K=C1/（Clc1b+C1） （4）

[0407] 在本实施方式中，如果假设电位变动用电容C1的电容值的大小与上述第一～第六实施方式相同，则像素电极的电位变化的大小ΔV成为与上述第一～第六实施方式不同的大小。因此，需要对电位变化用电容C1的电容值的大小进行调整，以使得像素电极的电位变化成为所期望的大小。

[0408] <7.4效果>

[0409] 根据本实施方式，与上述第六实施方式同样，在各像素形成部，在第一子像素部的像素电极和第二子像素部的像素电极施加相同的电位，之后，一个子像素部的电位稍有上升，另一个子像素部的电位稍有下降。因此，能够较大地得到视角特性改善的效果。此外，与上述第一实施方式同样，能够不使显示品质下降地通过配线区域的缩小而实现窄边框化。此外，因为是不具有保持电容配线CSL的结构，所以能够有效地缩小配线区域，进一步实现窄边框化。

[0410] <8.将液晶显示装置用于电视接收机的例子>

[0411] 接着，对将本发明的液晶显示装置用于电视接收机的例子进行说明。图46是表示该电视接收机用的显示装置800的结构的框图。该显示装置800包括：Y/C分离电路80；视频色度电路81；A/D转换器82；液晶控制器83；液晶显示单元84；背光源驱动电路85；背光源86；微机（微型计算机）87和灰度等级电路88。其中，上述液晶显示单元84包括液晶面板、用于驱动液晶面板的源极驱动器和栅极驱动器。

[0412] 在上述结构的显示装置800，首先，作为电视信号的复合彩色视频信号Scv从外部被输入至Y/C分离电路80，该复合视频信号Scv被分 离为亮度信号和颜色信号。亮度信号和颜色信号通过视频色度电路81被转换为与光的三原色对应的模拟RGB信号。进一步，该模拟RGB信号通过A/D转换器82转换为数字RGB信号。该数字RGB信号被输入至液晶控制器83。此外，在Y/C分离电路80，还从自外部输入的复合彩色视频信号Scv取出水平同步信号和垂直同步信号。这些同步信号也经微机87被输入液晶控制器83。

[0413] 液晶控制器83基于从A/D转换器82被施加的数字RGB信号输出驱动器用数据信号。此外，液晶控制器83基于上述同步信号生成用于使液晶显示单元84内的源极驱动器和栅极驱动器动作的定时控制信号，并将这些定时控制信号向源极驱动器和栅极驱动器施加。此外，在灰度等级电路88，生成彩色显示的三原色R、G、B各自的灰度等级电压，并将这些灰度等级电压也供给至液晶显示单元84。

[0414] 在液晶显示单元84，基于这些驱动器用数据信号、定时控制信号和灰度等级电压，由内部的源极驱动器和栅极驱动器等生成驱动用信号（数据信号、扫描信号等）。而且，基于这些驱动用信号，在内部的液晶面板显示彩色图像。另外，为了通过该液晶显示单元84来显示图像，需要从液晶显示单元84内的液晶面板的后方照射光。在该显示装置800，在微机87的控制下背光源驱动电路85驱动背光源86，由此，光被照射向液晶面板的背面。 [0415] 包括上述的处理，整个系统的控制通过微机87进行。另外，作为从外部被输入的视频信号（复合彩色视频信号），不仅能够使用基于电视播放的视频信号，还能够使用利用照相机拍摄的视频信号和经国际互联网线路供给的视频信号等。即，在显示装置800，能够基于各种各样的视频信号进行图像显示。

[0416] 在通过上述结构的显示装置800显示基于电视播放的图像的情况下，如图47所示，在该显示装置800连接调谐器部90。调谐器部90从由天线接收的受信波（高频信号）中抽出要接收的频道的信号并转换为中间频率信号。进一步，调谐器部90通过对该中间频率信号进行检测，取出作为电视信号的复合彩色视频信号Scv。该复合彩色视频信号Scv如上述那样被输入显示装置800，通过显示装置800显示基于该复合彩色视频信号Scv的图像。 [0417] 图48是表示令上述结构的显示装置800为电视接收机时的机械结构的一个例子的分解立体图。在图48所示的例子中，电视接收机，作为其构成要素，除了具有上述显示装置800以外还具有第一箱体801和第二箱体806，且构成为以通过第一箱体801和第二箱体806进行包围的方式夹持显示装置800。在第一箱体801，形成有使在显示装置800显示的图像透过的开口部801a。此外，第二箱体806是覆盖显示装置800的背面侧的部件，设置有用于操作该显示装置800的操作用电路805，并且在下方安装有支承用部件808。

[0418] <9.其它>

[0419] 上述第七实施方式的显示区域8内的结构为从上述第六实施方式的结构中除去保持电容配线CSL的结构。与此同样地，能够采用从上述第一～第五实施方式的结构中除去保持电容配线CSL而得的结构。由此，上述第一～第五实施方式也能够有效地缩小配线区域，进一步实现窄边框化。

[0420] 附图标记的说明

[0421] 1 有源矩阵基板

[0422] 8 显示区域

[0423] 9 周边区域

[0424] 10 （有源矩阵基板的）玻璃基板

[0425] 11 液晶面板

[0426] 18 保持电容配线干线

[0427] 19 第一电容配线干线

[0428] 20 第二电容配线干线

[0429] 29a、29b、49a、49b、69a、69b、89a、89b 像素电极

[0430] 31、51、71、91 电容电极

[0431] PIX1～PIX4 像素形成部

[0432] PIX1A～PIX4A 第一子像素部

[0433] PIX1B～PIX4B 第二子像素部

[0434] GL1～GLm 第一扫描信号线

[0435] G2L1～G2Lm 第二扫描信号线

[0436] SL1～SLn 数据信号线

[0437] CSL 保持电容配线

[0438] SEL1 第一电容配线

[0439] SEL2 第二电容配线