原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法

摘要

本发明公开了一种原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法，主要解决目前增强型高电子迁移率晶体管阈值电压均匀性及工艺重复性差的问题。其制作过程为：(1)在SiC或蓝宝石基片上生长本征GaN层，然后生长厚度为8~16nm、Al组分为25~35％的AlGaN势垒层；(2)在AlGaN势垒层表面生长原位SiN帽层，并进行栅槽刻蚀露出栅区域；(3)在露出栅区域的AlGaN势垒层表面淀积金属Ni和Al；(4)在800℃~860℃下采用快速热退火炉进行氧气环境的高温热处理，形成NiO和Al2O3层；(5)在原位SiN帽层上进行有源区台面隔离，完成源、漏欧姆接触电极，并在Al2O3层上制作栅电极。本发明具有器件阈值电压高，栅泄漏电流小，工艺重复性和可控性高的优点，可用于高工作电压增强型AlGaN/GaN异质结高压开关，以及GaN基组合逻辑电路的基本单元。

权利要求

1.一种原位SiN帽层AlGaN/GaN异质结增强型器件，包括蓝宝石或SiC衬底、本征GaN层、AlGaN势垒层、介质层和电极，介质层位于AlGaN势垒层之上，栅电极位于介质层之上，介质层两边的AlGaN势垒层上为原位SiN帽层，源电极和漏电极分别位于原位SiN帽层两侧的AlGaN势垒层上，其特征在于：所述介质层，是通过在原位SiN帽层之间的AlGaN势垒层上依次淀积金属Ni和金属Al，再在氧气环境下高温氧化而形成的NiO层和Al2O3层，以增加对n型沟道二维电子气的耗尽作用。

2.根据权利要求1所述的原位SiN帽层AlGaN/GaN异质结增强型器件，其特征在于AlGaN势垒层的厚度为8～16nm，其Al组分为25～35％。

3.根据权利要求1所述的原位SiN帽层AlGaN/GaN异质结增强型器件，其特征在于NiO层的厚度h1为2～6nm，Al2O3层的厚度h2为2～6nm，总的介质层厚度为h＝h1+h2＝

8nm。

4.一种原位SiN帽层AlGaN/GaN异质结增强型高电子迁移率晶体管的制作方法，包括如下步骤：(1)在蓝宝石或SiC基片上，利用MOCVD工艺，生长GaN缓冲层；

(2)在GaN缓冲层上，利用MOCVD工艺，生长本征GaN层；

(3)在本征GaN层上利用MOCVD工艺，生长厚度为8～16nm，Al组分为25～35％的AlGaN势垒层；

(4)采用MOCVD工艺，在AlGaN势垒层上生长50nm～100nm厚的原位SiN帽层；

(5)对原位SiN帽层进行栅槽开孔，刻蚀露出栅区域；

(6)在AlGaN势垒层上的栅槽中依次淀积2～6nm的金属Ni和2～6nm的金属Al，保证总的金属层厚度为8nm；

(7)对栅槽中已淀积的金属Ni和金属Al进行800℃～860℃下氧气环境的2～10min高温热处理，形成NiO层和Al2O3层；

(8)在AlGaN势垒层上进行有源区台面隔离，并在台面两侧的AlGaN势垒层上制作源、漏欧姆接触电极，在Al2O3层上制作栅电极，进行压焊点引出,完成整个器件的制作。

5.根据权利要求4所述的原位SiN帽层AlGaN/GaN异质结增强型高电子迁移率晶体管的制作方法，其中步骤(6)所述的在AlGaN势垒层上的栅槽中依次淀积2～6nm的金属Ni和2～6nm的金属Al，按如下步骤进行：-6

5a)采用Ohmiker-50电子束蒸发台，在真空度为10 pa条件下，采用0.1nm/s的速率，在AlGaN势垒层上方的SiN栅槽中先进行Ni电子束蒸发，再进行Al电子束蒸发；

5b)对栅区域以外区域的Ni和Al进行剥离，形成栅区域的金属Ni层和金属Al层。

6.根据权利要求4所述的原位SiN帽层AlGaN/GaN异质结增强型高电子迁移率晶体管的制作方法，其中所述步骤(7)中的高温热处理，是先采用RTP退火炉在20s时间内升温至

800℃～860℃，然后保持2～10min，接着通入氮气将温度快速降低到室温。

说明书

原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法

技术领域

[0001] 本发明属于微电子技术领域，涉及半导体器件制作，具体的说是一种原位SN帽层AlGaN/GaN异质结增强型器件及制作方法，可用于制作增强型的高电子迁移率晶体管。

背景技术

[0002] 近年来以SiC和GaN为代表的第三带宽禁带隙半导体以其禁带宽度大、击穿电场高、热导率高、饱和电子速度大和异质结界面二维电子气浓度高等特性，使其受到广泛关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、发光二极管LED、激光二极管LD等器件比现有器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究，并取得了令人瞩目的研究成果。

[0003] AlGaN/GaN异质结高电子迁移率晶体管HEMT在高温器件及大功率微波器件方面已显示出了得天独厚的优势，追求器件高频率、高压、高功率吸引了众多的研究。近年来，由于高压开关和高速电路的驱动，GaN增强型器件成为关注的又一研究热点。由于AlGaN/GaN异质结生长完成后，异质结界面就存在大量二维电子气2DEG，当材料制作成器件加负栅压后才能将2DEG耗尽而使沟道夹断，即常规AlGaN/GaNHEMT为耗尽型器件。但在数字电路、高压开关等领域应用时需要增强型器件，确保只加正栅压才有工作电流，所以对增强型高电子迁移率晶体管的需求越来越紧迫。随着对AlGaN/GaN异质结研究逐渐深入，目前主要有如下几种制作基于AlGaN/GaN异质结的增强型器件的方法。

[0004] 1．采用刻蚀掉AlGaN/GaN异质结的一部分AlGaN势垒层制作槽栅结构，利用肖特基结对2DEG的耗尽作用来实现增强型器件。参见Lanford W B,Tanaka T，Otoki Y，et al,Recessed-gate enhancement-mode GaN HEMT with high threshold voltage,Electronics Letters,2005,41(7):449～450。该方法刻蚀掉AlGaN/GaN异质结的一部分AlGaN势垒层制作槽栅结构，利用肖特基结对2DEG的耗尽作用来实现增强型器件。该方法已经实现了阈值电压为0.47V的增强型器件。但该方法在刻蚀完成槽栅后，栅下方沟道中还存在少量二维电子气，需要靠肖特基的势垒来耗尽这些二维电子气。通常肖特基势垒高度仅1eV左右，所以制作出的器件阈值电压通常小于0.5V，而且当槽栅刻蚀较深时肖特基势垒才能完全耗尽栅下方剩余的二维电子气，而较深的槽栅刻蚀有可能对沟道的载流子迁移率造成损伤。所以该种增强型器件结构很难进一步提高正向的阈值电压，而且器件饱和电流较小，阈值电压受刻蚀深度影响很大。

[0005] 2．采用对栅下方区域材料注入F离子的方法形成AlGaN/GaN异质结增强型HEMT。参见Wang Ruonan,Cai Yong,Tang Wilson,et al，Planar Integration of E/D-ModeAlGaN/GaN HEMTs Using Fluoride-Based Plasma Treatment,IEEE Electron DeviceLetters,2006,27(8):633～635。该方法在异质结材料栅下方进行F离子注入，利用产生的表面负电荷对二维电子气进行耗尽，来制作增强型器件。该种方法制作增强型器件容易在离子注入的过程造成注入损伤，而且该方法形成的耗尽型是依靠电荷感应，该耗尽效应的稳定性问题还有待验证。王冲等人报道的结果证明，在高温退火的条件下，F注入增强型器件的阈值电压有负方向漂移的可能，参见王冲，全思，马晓华等，增强型AlGaN/GaN高电子迁移率晶体管高温退火研究，2010，59(10):7333~7337。

[0006] 3．采用薄AlGaN势垒层结构制作AlGaN/GaN异质结增强型HEMT。参见 Guowang Li,Tom Zimmermann，Yu Cao，Thresho ld Vo ltage Control in Al0.72Ga0.28N/AlN/GaN HEMTs by Work-Function Engineering，IEEE Electron Device Letters,2010,31(9):954～956。该方法采用8nm厚度以下的薄AlGaN势垒层，使得栅肖特基势垒较容易对沟道二维电子气产生耗尽作用。但采用薄AlGaN势垒层使得整个源漏之间的二维电子气密度下降，栅源和栅漏串联电阻增大，影响器件特性。而且该方案仅采用薄势垒层，并不采用槽栅或者F注入进行栅区域处理，所以制作出的器件阈值电压较低。

发明内容

[0007] 本发明的目的在于针对以上增强型器件的不足，提供一种原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法，以提高增强型高电子迁移率晶体管阈值电压的均匀性，增强工艺的可控性和重复性，满足GaN基电子器件在高压开关、数字电路领域的应用要求。

[0008] 本发明是这样实现的:

[0009] 本发明的技术思路是：使用生长带有原位SiN帽层的AlGaN/GaN异质结材料，对AlGaN/GaN异质结材料表面栅区域采用热氧化的方法制作NiO层和Al2O3层。在栅区域热氧化工艺中，栅区域的材料表层先依次淀积纳米级的Ni和Al覆盖层，金属Ni层在栅区域热氧化过程中能形成NiO层，而呈现p型半导体的特性，对栅下方的二维电子气产生耗尽作用，有利于栅下方在未加偏压时形成关态，而栅区域以外其余部分的沟道始终保持良好导电性。金属Al在栅区域热氧化过程中能形成Al2O3层，该层呈现绝缘介质的特性，能有效降低栅泄漏电流。原位SiN帽层在热氧化过程中保护栅区域以外的材料表面不会在热氧化过程中被氧化。同时原位SiN帽层在MOCVD的材料生长过程中淀积完成，该帽层和AlGaN材料表面不存在界面问题和热稳定性问题。

[0010] 依据上述技术思路，本发明的原位SiN帽层AlGaN/GaN异质结增强型器件，包括蓝宝石或SiC衬底、本征GaN层、AlGaN势垒层、介质层和电极，介质层位于AlGaN势垒层之上，栅电极位于介质层之上，介质层两边的AlGaN势垒层上为原位SiN帽层，源电极和漏电极分别位于原位SiN帽层两侧的AlGaN势垒层上，其特征在于所述介质层，是通过在原位SiN帽层之间的AlGaN势垒层上依次淀积金属Ni和金属Al，再在氧气环境下高温氧化而形成的NiO层和Al2O3层，以增加对n型沟道二维电子气的耗尽作用。

[0011] 作为优选，上述的AlGaN/GaN异质结增强型高电子迁移率晶体管，其特征在于AlGaN势垒层厚度为8~16nm，其Al组分为25~35％。

[0012] 作为优选，上述原位SiN帽层AlGaN/GaN异质结增强型高电子迁移率晶体管，其特征在于NiO层的厚度h1为2~6nm，Al2O3层的厚度h2为2~6nm，总的介质层厚度为h＝h1+h2=8nm。

[0013] 依据上述技术思路，本发明的AlGaN/GaN异质结增强型高电子迁移率晶体管的制作方法，包括如下步骤：

[0014] （1）在蓝宝石或SiC基片上，利用MOCVD工艺，生长GaN缓冲层；

[0015] （2）在GaN缓冲层上，利用MOCVD工艺，生长本征GaN层；

[0016] （3）在本征GaN层上利用MOCVD工艺，生长厚度为8~16nm，Al组分为25~35％的AlGaN势垒层；

[0017] （4）采用MOCVD工艺，在AlGaN势垒层上生长50nm～100nm厚的原位SiN层；

[0018] （5）对原位SiN帽层进行栅槽开孔，刻蚀露出栅区域；

[0019] （6）在AlGaN势垒层上的栅槽中依次淀积2~6nm的金属Ni和2~6nm的金属Al，保证总的金属层厚度为8nm；

[0020] （7）对栅槽中已淀积的金属Ni和金属Al进行800℃~860℃下氧气环境的2~10min高温热处理，形成NiO层和Al2O3层；

[0021] （8）在AlGaN势垒层上进行有源区台面隔离，并在台面两侧的AlGaN势垒层上制作源、漏欧姆接触电极，在Al2O3层上制作栅电极，进行压焊点引出，完成整个器件的制作。

[0022] 上述的AlGaN/GaN高电子迁移率晶体管制作方法，其中步骤(6)所述的在AlGaN势垒层上的栅槽中依次淀积2~6nm的金属Ni和2~6nm的金属Al，按如下步骤进行：

[0023] 先采用Ohmiker-50电子束蒸发台，在真空度为10-6pa条件下，采用0.1nm/s的速率，在AlGaN势垒层上方的SiN栅槽中先进行Ni电子束蒸发，再进行Al电子束蒸发，再对栅区域以外区域的Ni和Al进行剥离，从而形成栅区域的金属Ni层和金属Al层。

[0024] 本发明具有如下优点：

[0025] (1)本发明的器件采用热氧化的方法，在栅与异质结材料表面之间形成了NiO层，由于NiO层呈现p型半导体的特性，对栅下方沟道的n型二维电子气有耗尽作用，容易使得器件的阈值电压大于0V。

[0026] (2)本发明中由于原位SiN帽层在热氧化过程中保护栅区域以外的材料表面不再热氧化过程中被氧化，同时原位SiN帽层在MOCVD的材料生长过程中淀积完成，因此AlGaN材料表面不存在界面问题和热稳定性问题。

[0027] (3)本发明中由于在热氧化过程中使栅与异质结材料表面之间同时形成了Al2O3层，该Al2O3层呈现介质绝缘体的特性，能明显的降低栅泄漏电流，并且增大了正向工作电压范围。

[0028] (4)本发明采用较长时间的高温热处理工艺来控制氧化的过程，与槽栅刻蚀或者F注入实现增强型器件的工艺相比，具有可控性好，易于实现器件间特性的均匀性和批次间的重复性等优点。

附图说明

[0029] 图1是本发明器件的剖面结构示意图；

[0030] 图2是本发明器件的制作工艺流程示意图。

具体实施方式

[0031] 参照图1，本发明器件的包括衬底，本征GaN层，AlGaN势垒层，原位SiN帽层，介质层和电极。其中衬底选用蓝宝石或SiC，位于器件的最底层，本征GaN层利用MOCVD工艺制备，位于衬底之上，AlGaN势垒层利用MOCVD工艺制备，位于本征GaN层之上，厚度为8~16nm，Al组份为25~35％，原位SiN帽层利用MOCVD工艺制备，位于AlGaN势垒层之上，对原位SiN帽层进行栅槽开孔刻蚀露出栅区域，栅区域的AlGaN势垒层上设有NiO和Al2O3介质层，栅电极位于Al2O3介质层之上，所述NiO和Al2O3介质层中NiO层的厚度h1为2~6nm，Al2O3层的厚度h2为2~6nm，总的介质层厚度为h＝h1+h2=8nm，源电极和漏电极分别位于原位SiN帽层两侧的AlGaN势垒层上。

[0032] 参照图2，本发明器件的制作给出以下三种实施例。

[0033] 实施例1:

[0034] 本发明器件的制作，包括如下步骤：

[0035] 步骤1．外延材料生长

[0036] 1.1）在SiC衬底基片上，利用MOCVD工艺，生长本征GaN层；

[0037] 1.2）在本征GaN层上，生长8nm厚的AlGaN势垒层，其中Al组份为35%，[0038] 在本征GaN层与AlGaN势垒层的接触位置形成2DEG；

[0039] 1.3）利用MOCVD工艺，在AlGaN势垒层上生长厚度为50nm的原位SiN帽层，得到具有外延材料的样片。

[0040] 步骤2.SiN栅槽刻蚀

[0041] 2.1）以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅电极图形；

[0042] 2.2）采用ICP98c型感应耦合等离子体刻蚀机以0.5nm/s的刻蚀速率刻蚀去除栅区域50nm厚的原位SiN帽层，形成槽栅结构。

[0043] 步骤3.金属Ni和金属Al的蒸发和剥离

[0044] 3.1）利用槽栅刻蚀采用的光刻图形做蒸发金属Ni和金属Al的掩模图形；

[0045] 3.2）将样片放入Ohmiker-50电子束蒸发台中，在真空度为10-6pa条件下采用0.1nm/s的速率在AlGaN势垒层上方的SiN栅槽中进行6nm金属Ni的电子束蒸发；

[0046] 3.3）在金属Ni上采用0.1nm/s进行2nm金属Al的电子束蒸发，然后对栅槽以外区域进行剥离形成栅区域的金属Ni/Al层。

[0047] 步骤4.金属Ni和金属Al的高温热氧化形成NiO层和Al2O3层

[0048] 4.1）将样片放入RTP500快速热退火炉中，在氧气环境下，将炉温在20s时间内由室温升高至800℃；

[0049] 4.2）将800℃的温度保持2min，再在高温氧气环境中将栅区域的Ni和Al热氧化为NiO和Al2O3；

[0050] 4.3）通入冷却氮气，将RTP500快速热退火炉温度迅速降到室温。

[0051] 步骤5.器件有源区隔离

[0052] 先采用甩胶机在2500转/min的转速下甩胶，得到光刻胶掩模厚度约为1μm；再采用NSR1755I7A光刻机进行曝光，形成台面有源区的掩模图形；然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机以1nm/s的刻蚀速率进行台面隔离的干法刻蚀，刻蚀深度为120nm。

[0053] 步骤6.源漏电极制作

[0054] 6.1）采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；

[0055] 6.2）在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；

[0056] 6.3）采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm，；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；

[0057] 6.4）将样片放入RTP500快速热退火炉中，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源、漏电极的制作。

[0058] 步骤7.栅电极制作

[0059] 7.1）采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；

[0060] 7.2）在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；

[0061] 7.3）采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。

[0062] 步骤8.完成互联引线的制作

[0063] 8.1）采用甩胶机在5000转/min的转速下甩正胶；

[0064] 8.2）采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；

[0065] 8.3）采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的样片进行引线电极金属蒸发，金属选用Ti和Au，其中Ti厚度为20nm，Au厚度为200nm；

[0066] 8.4）在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。

[0067] 实施例2

[0068] 步骤一、在SiC衬底基片上，利用MOCVD工艺，生长本征GaN层；再在本征GaN层上，生长厚度为12nm、Al组份为30%的AlGaN势垒层，75nm的原位SiN帽层，在本征GaN层与AlGaN势垒层的接触位置形成2DEG，得到具有外延材料的样片。

[0069] 步骤二、SiN栅槽刻蚀

[0070] 以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机光刻获得栅电极图形；再采用ICP98c型感应耦合等离子体刻蚀机以0.5nm/s的刻蚀速率刻蚀去除栅区域75nm厚的原位SiN帽层，形成槽栅结构；

[0071] 步骤三、金属Ni和金属Al的蒸发和剥离

[0072] 利用槽栅刻蚀采用的光刻图形做蒸发金属Ni和金属Al的掩模图形，将样片放入-6Ohmiker-50电子束蒸发台中，在真空度为10 pa条件下采用0.1nm/s的速率在AlGaN势垒层上方的SiN栅槽中进行4nm金属Ni的电子束蒸发，而后在金属Ni上采用0.1nm/s进行
4nm金属Al的电子束蒸发，然后对栅槽以外区域进行剥离形成栅区域的金属Ni/Al层；

[0073] 步骤四、金属Ni和金属Al的高温热氧化形成NiO层和Al2O3层

[0074] 将样片放入RTP500快速热退火炉中，在氧气环境下，将炉温在20s时间内由室温升高至830℃，将830℃的温度保持5min，再在高温氧气环境中将栅区域的Ni和Al热氧化为NiO层和Al2O3层，最后通入冷却氮气，将RTP500快速热退火炉温度迅速降到室温。

[0075] 步骤五．与实施例1中的步骤5相同。

[0076] 步骤六．与实施例1中的步骤6相同。

[0077] 步骤七．与实施例1中的步骤7相同。

[0078] 步骤八．与实施例1中的步骤8相同。

[0079] 实施例3

[0080] 步骤A．外延材料生长。

[0081] A1）在蓝宝石衬底基片上，利用MOCVD工艺，生长本征GaN层；

[0082] A2）在本征GaN层上，生长16nm厚的AlGaN势垒层，其中Al组份为25%，[0083] 在本征GaN层与AlGaN势垒层的接触位置形成2DEG，得到具有外延材料的样片。

[0084] 步骤B．SiN栅槽刻蚀；

[0085] B1）以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅电极图形；

[0086] B2）采用ICP98c型感应耦合等离子体刻蚀机以0.5nm/s的刻蚀速率刻蚀去除栅区域100nm厚的原位SiN帽层，形成槽栅结构。

[0087] 步骤C．金属Ni和金属Al的蒸发和剥离

[0088] C1）利用槽栅刻蚀采用的光刻图形做蒸发金属Ni和金属Al的掩模图形；

[0089] C2）将样片放入Ohmiker-50电子束蒸发台中，在真空度为10-6pa条件下采用0.1nm/s的速率在AlGaN势垒层上方的SiN栅槽中进行2nm金属Ni的电子束蒸发，而后在金属Ni上采用0.1nm/s进行6nm金属Al的电子束蒸发，然后对栅槽以外区域进行剥离形成栅区域的金属Ni层和金属Al层。

[0090] 步骤D．金属Ni和金属Al的高温热氧化形成NiO层和Al2O3层。

[0091] D1）将形成栅区域的金属Ni层的样片放入RTP500快速热退火炉中，在氧气环境下，将炉温在20s时间内由室温升高至860℃；

[0092] D2）将860℃的温度保持10min，再在高温氧气环境中将栅区域的Ni和Al热氧化为NiO和Al2O3层；

[0093] D3）通入冷却氮气，将RTP500快速热退火炉温度迅速降到室温。

[0094] 步骤E．与实施例1中的步骤5相同。

[0095] 步骤F．与实施例1中的步骤6相同。

[0096] 步骤G．与实施例1中的步骤7相同。

[0097] 步骤H．与实施例1中的步骤8相同。