一种单片集成功率半导体器件的固体继电器

摘要

一种单片集成功率半导体器件的固体继电器，属于电力电子技术领域。包括集成于同一衬底上的光电池阵列、控制电路和输出端功率半导体器件；光电池阵列由若干个光电池串联而成，每个光电池单独处于衬底的一个V型槽内；控制电路由双极型晶体管和二极管组成，每个晶体管或二极管单独处于衬底的一个V型槽内；输出端功率半导体器件作为整个固体继电器的输出元件，单独处于衬底的一个V型槽内。本发明在同一衬底的V型槽底部引入N+埋层，使得VDMOS、LDMOS或LIGBT等功率半导体器件能够与光电池阵列和控制电路集成于同一衬底，从而有效地减小了固体继电器的封装难度，减少了器件的寄生效应，并提高了器件的可靠性。

权利要求

1.一种单片集成功率半导体器件的固体继电器，包括一个光电池阵列、一个控制电路和一个输出端功率半导体器件；所述光电池阵列、控制电路和输出端功率半导体器件集成于同一衬底上；

所述光电池阵列由若干个光电池组成，每个光电池单独处于衬底的一个V型槽内，光电池之间通过金属连接形成串联结构；所述光电池阵列在耦合光输入控制信号时，产生光伏输出信号并提供给所述控制电路；

所述控制电路由双极型晶体管和二极管组成，每个双极型晶体管或二极管单独处于衬底的一个V型槽内，控制电路内部器件之间通过金属连接；所述控制电路对输出端功率半导体器件的栅源电容的充放电进行控制；

所述输出端功率半导体器件作为整个固体继电器的输出元件，单独处于衬底的一个V型槽内；其栅极接所述控制电路的输出端，源极接地，漏极作为整个固体继电器的输出端；

所述衬底包括N型半导体衬底(321)、位于N型半导体衬底(321)表面的第一SiO2氧化层(322)、位于第一SiO2氧化层(322)表面的多晶硅层(320)、位于多晶硅层(320)表面的第二SiO2氧化层(301)、位于第二SiO2氧化层(301)表面的N+埋层(302)、位于N+埋层(302)表面的N-层(303)；其中多晶硅层(320)、第二SiO2氧化层(301)和N+埋层(302)表面具有纵横交错的“倒V字形”隆起结构，将N-层(303)隔离成V型槽阵列结构。

2.根据权利要求1所述的单片集成功率半导体器件的固体继电器，其特征在于，所述衬底的制备工艺包括以下步骤：步骤1：在一块N-型半导体衬底(303)表面刻蚀纵横交错的“V字形”沟槽；

步骤2：在具有“V字形”沟槽的N-型半导体衬底(303)表面沉积一层N+埋层(302)；

步骤3：在N+埋层(302)表面热氧化生成第二SiO2氧化层(301)；

步骤4：在第二SiO2氧化层(301)表面沉积多晶硅层(320)；

步骤5：采用另一块表面具有第一SiO2氧化层(322)的N型半导体衬底(321)，将多晶硅层(320)与第一SiO2氧化层(322)进行键合；

步骤6：将N-型半导体衬底(303)背面减薄形成相互隔离的V型槽阵列结构。

3.根据权利要求1所述的单片集成功率半导体器件的固体继电器，其特征在于，所述输出端功率半导体器件为VDMOS器件、LDMOS器件或LIGBT器件。

说明书

一种单片集成功率半导体器件的固体继电器

技术领域

[0001] 本发明属于电力电子技术领域，涉及固体继电器，尤其是一种集成了功率半导体器件的固体继电器。

背景技术

[0002] 固体继电器(Solid State Relays,SSR)是一种无触点电子开关，它利用电子元件（如开关三极管、双向可控硅等半导体元件）的开关特性，可达到无触点无火花地接通和断开电路的目的，在其输入端加上直流或脉冲信号，输出端就能从关断状态转变成导通状态（无信号时呈阻断状态），即当输入端控制脚之间施加低电压时，固体继电器导通，而当控制脚之间的施加电压撤销则固体继电器断开，从而控制输出端的较大负载，达到“弱电”控制“强电”的目的。

[0003] 普通型固体继电器由于在输出端使用了双极型晶体管或者双向可控硅等半导体元件，因为双极型晶体管或者双向可控硅等半导体元件需要直流偏置电压，致使这类固体继电器无法控制小于几百毫伏的微电压或模拟信号。而光MOS继电器在其输出端使用了功率金属氧化物半导体场效应管（MOS）场效应管，而MOS器件无需直流偏置电压，故光MOS继电器可以不失真地控制微电压信号和模拟信号。这种器件除了具有半导体继电器的诸多优点，如寿命长、可靠性高、灵敏度高、导通稳定等之外，还综合了机械式继电器的各种特长，如输入、输出之间完全绝缘、耐压高、输出线性好等等。

[0004] 现有的光MOS继电器，其结构如图1所示，通常包括LED控制光部分、光伏阵列PDA部分、控制电路部分和输出端功率半导体器件。

[0005] 美国专利号4804866介绍了一种光MOS继电器，其基本原理为“将一个控制装置连接到光伏二极管阵列与输出金属氧化物场效应管的栅极之间，从而使控制装置在光伏输出时处于高阻状态，在光伏输出消失时处于低阻状态，以便光伏二极管阵列产生的充电电流流向输出端金属氧化物场效应管的栅极”。专利中提到的控制装置就是加速泄放电路，采用了N沟道JFET（常闭器件）、二极管及NPN三极管、二极管、电阻组合而成。工艺上其采用的是V型槽隔离方法实现了光伏二极管阵列与控制电路的单片集成，很好的实现了固体继电器的控制功能。

[0006] 类似的专利还包括：美国专利号5151602、美国专利号5278422和公开号CN1728553A等等。其共同点是采用V型槽隔离方式将光伏二极管阵列与控制电路单片集成，控制电路的输出端口再外接单片功率MOS元件的栅源端。

[0007] 上述多个技术方案均只能将光伏二极管阵列与控制电路进行单片集成，然后将LED芯片、光伏二极管阵列与控制电路集成芯片与功率MOS芯片进行多芯片封装，未能实现光伏二极管阵列、控制电路和功率MOS器件三者的单片集成，由于多芯片增加了封装的难度，并且控制电路和功率MOS器件的非单片集成会增加寄生效应，降低了整个固体继电器的可靠性。

发明内容

[0008] 本发明提供一种单片集成功率半导体器件的固体继电器，该固体继电器通过将固体继电器中的光伏二极管阵列、控制电路和功率半导体器件进行单片集成，降低了固体继电器的封装难度，减少了器件的寄生效应，并提高了器件的可靠性。

[0009] 本发明采用如下的技术方案：

[0010] 一种单片集成功率半导体器件的固体继电器，如图2所示，包括一个光电池阵列、一个控制电路和一个输出端功率半导体器件；所述光电池阵列、控制电路和输出端功率半导体器件集成于同一衬底上。

[0011] 所述光电池阵列由若干个光电池组成，每个光电池单独处于衬底的一个V型槽内，光电池之间通过金属连接形成串联结构；所述光电池阵列在耦合光输入控制信号时，产生光伏输出信号并提供给所述控制电路。

[0012] 所述控制电路由双极型晶体管和二极管组成，每个双极型晶体管或二极管单独处于衬底的一个V型槽内，控制电路内部器件之间通过金属连接；所述控制电路对输出端功率半导体器件的栅源电容的充放电进行控制。

[0013] 所述输出端功率半导体器件作为整个固体继电器的输出元件，单独处于衬底的一个V型槽内；其栅极接所述控制电路的输出端，源极接地，漏极作为整个固体继电器的输出端。

[0014] 上述技术方案中，所述衬底结构如图4所示，包括N型半导体衬底321、位于N型半导体衬底321表面的第一SiO2氧化层322、位于第一SiO2氧化层322表面的多晶硅层320、位于多晶硅层320表面的第二SiO2氧化层301、位于第二SiO2氧化层301表面的N+埋层302、位于N+埋层302表面的N-层303；其中多晶硅层320、第二SiO2氧化层301和N+埋层302表面具有纵横交错的“倒V字形”隆起结构，将N-层303隔离成V型槽阵列结构。

[0015] 图4所示衬底结构的制备工艺如图5所示，包括以下步骤：

[0016] 步骤1：在一块N-型半导体衬底303表面刻蚀纵横交错的“V字形”沟槽320；

[0017] 步骤2：在具有“V字形”沟槽320的N-型半导体衬底303表面沉积一层N+埋层302；

[0018] 步骤3：在N+埋层302表面热氧化生成第二SiO2氧化层301；

[0019] 步骤4：在第二SiO2氧化层301表面沉积多晶硅层320；

[0020] 步骤5：采用另一块表面具有第一SiO2氧化层322的N型半导体衬底321，将多晶硅层320与第一SiO2氧化层322进行键合；

[0021] 步骤6：将N-型半导体衬底303背面减薄形成相互隔离的V型槽阵列结构。

[0022] 本发明的实质是在现有的基于V型槽结构的光MOS继电器的基础上，在同一衬底的V型槽底部引入N+埋层，使得VDMOS、LDMOS或LIGBT等功率半导体器件能够与光电池阵列和控制电路集成于同一衬底，从而有效地减小了固体继电器的封装难度，减少了器件的寄生效应，并提高了器件的可靠性。与主流技术相比，本发明具有以下优点：

[0023] 1、本发明在一般V型槽基础上引入N+埋层结构使得VDMOS、LDMOS或LIGBT等功率半导体器件能够与光电池阵列和控制电路集成于同一衬底；

[0024] 2、本发明所集成的VDMOS、LDMOS或LIGBT等功率半导体器件可以通过调整V型槽腐蚀深度和版图面积来调节器件耐压和导通电阻，应用较为灵活；

[0025] 3、本发明提供的单片集成功率半导体器件的固体继电器可以效地减小封装难度和成本，降低寄生效应，并提高可靠性。

附图说明

[0026] 图1为光MOS继电器结构示意图。

[0027] 图2本发明提供的固体继电器结构示意图。

[0028] 图3为本发明具体实施例提供的固体继电器剖面结构示意图。

[0029] 图4为本发明提供的固体继电器中衬底结构示意图。

[0030] 图5为本发明提供的固体继电器中衬底结构的制备工艺示意图。

具体实施方式

[0031] 本发明提供的单片集成功率半导体器件的固体继电器，其版图结构如图2所示，包括一个光电池阵列、一个控制电路和一个输出端功率半导体器件；所述光电池阵列、控制电路和输出端功率半导体器件集成于同一衬底上；

[0032] 所述光电池阵列由若干个光电池组成，每个光电池单独处于衬底的一个V型槽内，光电池之间通过金属连接形成串联结构；所述光电池阵列在耦合光输入控制信号时，产生光伏输出信号并提供给所述控制电路；

[0033] 所述控制电路由双极型晶体管和二极管组成，每个双极型晶体管或二极管单独处于衬底的一个V型槽内，控制电路内部器件之间通过金属连接；所述控制电路对输出端功率半导体器件的栅源电容的充放电进行控制；

[0034] 所述输出端功率半导体器件作为整个固体继电器的输出元件，单独处于衬底的一个V型槽内；其栅极接所述控制电路的输出端，源极接地，漏极作为整个固体继电器的输出端。

[0035] 图2中光电池阵列中单个光电池为光伏二极管结构，单个光伏二极管101由阳极103和阴极102构成，阳极103为P+型掺杂，阴极102在N-阱内经由重掺杂欧姆接触形成；
控制电路中104为NPN型三极管，105、106和107分别为NPN三极管的基极、发射极和集电极；108为PNP型三极管，109、110和111分别为PNP型三极管的发射极集电极和基极。输出端功率半导体器件的源极为115，栅极为116，漏极为117。

[0036] 图3为本发明提供的一种具体固体继电器剖面结构示意图。其中A-A’段为图2中光电池阵列内沿A-A’的横截面图，201为V型的SiO2槽，202为位于槽上的N+埋层，203为槽内的N-掺杂区，204为阴极N+欧姆接触区，205为阳极P+掺杂区，212为抗反射材料用于减少由LED产生的入射光的损失，213与214分别为光伏二极管的阴、阳铝金属电极。B-B’段为图2中控制电路内沿B-B’的横截面图，201为V型的SiO2槽，202为位于槽上的N+埋层，203为槽内的N-掺杂区，206为集电极N+欧姆接触，207为发射极N+掺杂区，208为基极P型掺杂区，215、216和217分别为集电极、发射极和基极的铝金属电极。C-C’段为图2中输出端功率半导体器件（具体为VDMOS器件）内沿C-C’的横截面图，201为V型的SiO2槽，202为位于槽上的N+埋层此处作为VDMOS的漏极，203为槽内的N-掺杂区，209为源极N+掺杂区，210为P+掺杂区其与210短路连接抑制VDMOS的寄生效应，211为P型掺杂区，此区的掺杂和结深决定了沟道的长度和阈值电压，218、219、220分别为VDMOS的漏极、源极和栅极金属电极。另外所有的V型槽都位于多晶层221上。

[0037] 图4为本发明提供的固体继电器中衬底结构示意图。所述衬底包括N型半导体衬底321、位于N型半导体衬底321表面的第一SiO2氧化层322、位于第一SiO2氧化层322表面的多晶硅层320、位于多晶硅层320表面的第二SiO2氧化层301、位于第二SiO2氧化层301表面的N+埋层302、位于N+埋层302表面的N-层303；其中多晶硅层320、第二SiO2氧化层301和N+埋层302表面具有纵横交错的“倒V字形”隆起结构，将N-层303隔离成V型槽阵列结构。

[0038] 图5为本发明提供的固体继电器中衬底结构的制备工艺示意图。包括以下步骤：

[0039] 步骤1：在一块N-型半导体衬底303表面刻蚀纵横交错的“V字形”沟槽320；

[0040] 步骤2：在具有“V字形”沟槽320的N-型半导体衬底303表面沉积一层N+埋层302；

[0041] 步骤3：在N+埋层302表面热氧化生成第二SiO2氧化层301；

[0042] 步骤4：在第二SiO2氧化层301表面沉积多晶硅层320；

[0043] 步骤5：采用另一块表面具有第一SiO2氧化层322的N型半导体衬底321，将多晶硅层320与第一SiO2氧化层322进行键合；

[0044] 步骤6：将N-型半导体衬底303背面减薄形成相互隔离的V型槽阵列结构。

[0045] 本发明提供的单片集成功率半导体器件的固体继电器，将光电池阵列、控制电路和输出端功率半导体器件集成于同一衬底上，实现了光电转换、信号处理和大功率输出的不同功能的单片集成。和现有的固体继电器架构相比，在实现同样功能的情况下，两块芯片集成在一起，从而缩小了整体的芯片面积，减小了寄生效应，降低了封装难度和成本，并提高了芯片应用的可靠性。

[0046] 本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。