电子元器件

摘要

提供一种易于形成外部电极且能以高耦合度使主线路与副线路耦合的电子元器件。主线路（ML）具有螺旋状部（Sp1），该螺旋状部（Sp1）具有与z轴方向平行的中心轴（Ax1）。副线路（SL）具有螺旋状部（Sp2），该螺旋状部（Sp2）具有与z轴方向平行的中心轴（Ax2），且通过使该副线路（SL）与主线路（ML）电磁耦合来构成方向性耦合器。外部电极（14a,14b）设置于层叠体（12）的端面，且与主线路（ML）的两端分别电连接。外部电极（14c,14d）设置于层叠体（12）的端面，且与副线路（SL）的两端分别电连接。设有主线路（ML）的区域（A1）与设有副线路（SL）的区域（A2）在z轴层叠方向上重叠。

权利要求

1.一种电子元器件，其特征在于，具备：

层叠体，该层叠体通过层叠多个绝缘体层来构成；

主线路，该主线路具有第1螺旋状部，该第1螺旋状部具有与层叠方向平行的第1中心轴；

副线路，该副线路通过与所述主线路电磁耦合来构成方向性耦合器，且该副线路具有第2螺旋状部，该第2螺旋状部具有与层叠方向平行的第2中心轴；

第1外部电极及第2外部电极，该第1外部电极及第2外部电极设置在位于层叠方向的两端的所述层叠体的至少一方的端面，且分别电连接于所述主线路的两端；以及第3外部电极及第4外部电极，该第3外部电极及第4外部电极设置在位于层叠方向的两端的所述层叠体的至少一方的端面，且分别电连接于所述副线路的两端；

设有所述主线路的第1区域与设有所述副线路的第2区域在层叠方向上重叠，所述第1外部电极及所述第2外部电极设置于所述层叠体的一方的端面；

所述第3外部电极及所述第4外部电极设置于所述层叠体的另一方的端面。

2.如权利要求1所述的电子元器件，其特征在于，当从层叠方向俯视时，所述第1螺旋状部与所述第2螺旋状部重叠。

3.如权利要求2所述的电子元器件，其特征在于，当从层叠方向俯视时，所述第1中心轴与所述第2中心轴重叠。

4.如权利要求1至3项中任一项所述的电子元器件，其特征在于，还具备：第5外部电极，该第5外部电极设置于所述层叠体的端面；以及第1电容器及第2电容器，该第1电容器及第2电容器分别连接在所述第1螺旋状部的两端与所述第5外部电极之间。

5.如权利要求1至3项中任一项所述的电子元器件，其特征在于，还具备：第6外部电极，该第6外部电极设置于所述层叠体的端面；以及第1电阻器及第2电阻器，该第1电阻器及第2电阻器分别连接在所述第2螺旋状部的两端与所述第6外部电极之间。

6.如权利要求1至3项中任一项所述的电子元器件，其特征在于，所述第1螺旋状部通过连接第1信号导体及第1导通孔导体来构成，所述第2螺旋状部通过连接第2信号导体及第2导通孔导体来构成，所述第1信号导体的至少一部分与所述第2信号导体的至少一部分设置在相同的所述绝缘体层上。

7.如权利要求1至3项中任一项所述的电子元器件，其特征在于，以使多个所述绝缘体层的层叠方向与电路基板的安装面平行的方式将该电子元器件安装在电路基板上。

说明书

电子元器件

技术领域

[0001] 本发明涉及一种电子元器件，特别涉及一种内置有方向性耦合器的电子元器件。

背景技术

[0002] 作为现有的电子元器件，已知例如专利文献1中记载的芯片型方向性耦合器(以下，仅称为方向性耦合器)。在该方向性耦合器中，通过层叠长方形的多个电极基板来构成层叠结构体。另外，在电极基板上设有作为主线路的U字形的带状线电极(以下，仅称为主线路)以及作为副线路的U字形的带状线电极(以下，仅称为副线路)。然而，主线路设置在与副线路不同的电极基板上。即，主线路及副线路排列在层叠方向上。而且，在层叠结构体的侧面设有与主线路及副线路连接的外部电极。

[0003] 然而，若要使专利文献1中记载的方向性耦合器小型化，则具有制造困难的问题。更详细而言，在该方向性耦合器中，在层叠结构体的侧面形成有外部电极。因此，在切割母层叠结构体来制得层叠结构体后，通过实施导电糊的涂布来形成外部电极。因此，若方向性耦合器的小型化发展，则必须对较小的层叠结构体进行导电糊的涂布，因此，形成外部电极变得困难。

[0004] 另外，专利文献1中记载的方向性耦合器具有主线路与副线路的耦合度低的问题。更详细而言，主线路及副线路分别设置于一层电极基板，且在层叠方向上彼此耦合。因此，为了提高主线路与副线路的耦合度，将主线路与副线路之间的层形成得较薄，在层叠方向上使主线路与副线路仅可能地接近即可。然而，由于加工上的限制导致能使电介质层变薄的程度有限，因此，无法提高主线路与副线路的耦合度。

[0005] 专利文献1：日本特开平5－152814号公报

发明内容

[0006] 因此，本发明的目的在于提供一种易于形成外部电极且能以高耦合度使主线路与副线路耦合的电子元器件。

[0007] 本发明一形态的电子元器件，具备：层叠体，系藉由积层复数个绝缘体层而构成；主线路，具有第1螺旋状部，该第1螺旋状部具有与积层方向平行的第1中心轴；副线路，系藉由与该主线路电磁耦合构成方向性耦合器，且具有第2螺旋状部，该第2螺旋状部具有与积层方向平行的第2中心轴；第1外部电极及第2外部电极，系设在位于积层方向的两端的该层叠体的至少一方的端面，且分别电气连接于该主线路的两端；以及第3外部电极及第
4外部电极，系设在位于积层方向的两端的该层叠体的至少一方的端面，且分别电气连接于该副线路的两端；设有该主线路的第1区域与设有该副线路的第2区域在积层方向重迭。

[0008] 根据本发明，易于形成外部电极，且能以高耦合度使主线路与副线路耦合。

附图说明

[0009] 图1是实施方式所涉及的电子元器件的立体图。

[0010] 图2是实施方式所涉及的电子元器件的分解立体图。

[0011] 图3是变形例所涉及的电子元器件的外观立体图。

[0012] 图4是第1变形例所涉及的电子元器件的分解立体图。

[0013] 图5是第2变形例所涉及的电子元器件的分解立体图。

[0014] 图6是第2变形例所涉及的电子元器件的电路图。

[0015] 图7是第3变形例所涉及的电子元器件的分解立体图。

[0016] 图8是第3变形例所涉及的电子元器件的电路图。

[0017] 图9是第4变形例所涉及的电子元器件的分解立体图。

[0018] 图10是第5变形例所涉及的电子元器件的分解立体图。

[0019] 标号说明

[0020] A1,A2 区域

[0021] Ax1,Ax2 中心轴

[0022] C1～C3 电容器

[0023] ML 主线路

[0024] R1,R2 电阻

[0025] SL 副线路

[0026] Sp1,Sp2 螺旋状部

[0027] 10a～10f 电子元器件

[0028] 12 层叠体

[0029] 14a～14f 外部电极

[0030] 16a～16l 绝缘体层

具体实施方式

[0031] 以下，说明本发明的实施方式所涉及的电子元器件。

[0032] (电子元器件的结构)

[0033] 以下，参照附图来说明本发明的实施方式所涉及的电子元器件的结构。图1是实施方式所涉及的电子元器件10a的立体图。图2是实施方式所涉及的电子元器件10a的分解立体图。以下，将电子元器件10a的层叠方向定义为z轴方向，当从z轴方向俯视时，将沿着电子元器件10a的长边的方向定义为x轴方向，将沿着电子元器件10a的短边的方向定义为y轴方向。x轴、y轴、z轴彼此正交。

[0034] 电子元器件10a如图1及图2所示，具备层叠体12、外部电极14(14a～14d)、主线路ML及副线路SL。

[0035] 层叠体12如图1所示，呈长方体形，内置有主线路ML及副线路SL。在层叠体12中，将分别位于z轴方向的正方向侧及负方向侧的面设为端面S1,S2。另外，在层叠体12中，将分别位于y轴方向的正方向侧及负方向侧的面设为上表面S3及下表面S4。另外，在层叠体12中，将分别位于x轴方向的正方向侧及负方向侧的面设为侧面S5,S6。此处，下表面S4为安装面。即，在将电子元器件10a安装于电路基板时，下表面S4与电路基板的安装面相对。

[0036] 如图2所示，以从z轴方向的正方向侧向负方向侧依次排列的方式层叠绝缘体层16(16a～16h)，由此构成层叠体12。由此，层叠体12以z轴方向与电路基板的安装面平行的方式被安装于电路基板。绝缘体层16分别呈长方形， 且利用电介质材料来制作。以下，将绝缘体层16在z轴方向的正方向侧的面称为表面，将绝缘体层16在z轴方向的负方向侧的面称为背面。

[0037] 如图2所示，外部电极14a,14b分别设置于层叠体12的端面S1。即，设置在绝缘体层16a的表面。此外，相较于外部电极14b，外部电极14a位于x轴方向的正方向侧。外部电极14a,14b仅设置于层叠体12的端面S1，并未设置于层叠体12的上表面S3、下表面S4及侧面S5,S6。

[0038] 又，如图2所示，外部电极14c,14d分别设置于层叠体12的端面S2。即，设置于绝缘体层16h的背面。此外，相较于外部电极14d，外部电极14c位于x轴方向的正方向侧。外部电极14c,14d仅设置于层叠体12的端面S2，并未设置于层叠体12的上表面S3、下表面S4及侧面S5,S6。

[0039] 主线路ML连接在外部电极14a,14b之间，如图2所示，具有螺旋状部Sp1及导通孔导体b1,b7～b12。螺旋状部Sp1是当从z轴方向的正方向侧俯视时绕顺时针旋转、并从z轴方向的正方向侧向负方向侧行进的螺旋形状的信号线。即，螺旋状部Sp1具有与z轴方向平行的中心轴Ax1。螺旋状部Sp1具有信号导体18(18a～18f)及导通孔导体b2～b6。

[0040] 信号导体18分别由导电性材料构成，通过将线状导体弯折来制作。以下，当从z轴方向的正方向侧俯视时，将信号导体18顺时针方向的上游侧的端部称为上游端，将信号导体18顺时针方向的下游侧端部称为下游端。

[0041] 导通孔导体b2～b6分别在z轴方向贯通绝缘体层16b～16f，将信号导体18彼此连接起来。更详细而言，导通孔导体b2将信号导体18a的下游端与信号导体18b的上游端连接起来。导通孔导体b3将信号导体18b的下游端与信号导体18c的上游端连接起来。导通孔导体b4将信号导体18c的下游端与信号导体18d的上游端连接起来。导通孔导体b5将信号导体18d的下游端与信号导体18e的上游端连接起来。导通孔导体b6将信号导体18e的下游端与信号导体18f的上游端连接起来。

[0042] 如图2所示，导通孔导体b1在z轴方向上贯通绝缘体层16a，将螺旋状部Sp1在z轴方向的正方向侧的端部(亦即，信号导体18a的上游端)与外部电极14a连接起来。

[0043] 如图2所示，导通孔导体b7～b12分别在z轴方向上贯通绝缘体层16f,16e,16d,16c,16b,16a，将螺旋状部Sp1在z轴方向的负方向侧的端部(亦即，信号导体18f的下游端)与外部电极14b连接起来。导通孔导体b7～b12通过彼此连接来构成一个导通孔导体。如上所述，主线路ML电连接在外部电极14a,14b之间。此外，如图2所示，主线路ML设置于区域A1，该区域A1中设有绝缘体层16a～16g。

[0044] 副线路SL连接在外部电极14c,14d之间，并通过与主线路ML电磁耦合来构成方向性耦合器。如图2所示，副线路SL具有螺旋状部Sp2及导通孔导体b20,b21,b26～b31。

[0045] 螺旋状部Sp2是当从z轴方向的正方向侧俯视时绕逆时针旋转、并从z轴方向的负方向侧向正方向侧行进的螺旋形状的信号线。即，螺旋状部Sp2具有与z轴方向平行的中心轴Ax2。如图2所示，当从z轴方向俯视时，中心轴Ax2与中心轴Ax1一致。由此，当从z轴方向俯视时，螺旋状部Sp1与螺旋状部Sp2以一致的状态重叠。螺旋状部Sp2利用信号导体19(19a～19e)及导通孔导体b22～b25来构成。

[0046] 信号导体19分别由导电性材料构成，通过将线状导体弯折来制作。以下，当从z轴方向的正方向侧俯视时，将信号导体19逆时针方向的上游侧的端部称为上游端，将信号导体19逆时针方向的下游侧的端部称为下游端。

[0047] 导通孔导体b22～b25分别在z轴方向上贯通绝缘体层16f，16e,16d,16c，将信号导体19彼此连接起来。更详细而言，导通孔导体b22将信号导体19a的下游端与信号导体19b的上游端连接起来。导通孔导体b23将信号导体19b的下游端与信号导体19c的上游端连接起来。导通孔导体b24将信号导体19c的下游端与信号导体19d的上游端连接起来。导通孔导体b25将信号导体19d的下游端与信号导体19e的上游端连接起来。

[0048] 如图2所示，导通孔导体b20,b21在z轴方向上贯通绝缘体层16h,16g，将螺旋状部Sp2在z轴方向的负方向侧的端部(即，信号导体19a的上游端)与外部电极14c连接起来。通过将导通孔导体b20,b21彼此连接来构成一个导通孔导体。

[0049] 如图2所示，导通孔导体b26～b31分别在z轴方向上贯通绝缘体层16h,16g,16f,16e,16d,16c，将螺旋状部Sp2在z轴方向的正方向侧的端部(即，信号导体
19e的下游端)与外部电极14d连接起来。通过将导通孔导体b26～b31彼此连接来构成一个导通孔导体。如上所述，副线路SL电连接在外部电极14c,14d之间。此外，如图2所示，副线路SL设置于区域A2，该区域A2中设有绝缘体层16c～16h。由此，区域A1与区域A2在z轴方向上重叠。

[0050] 另外，在电子元器件10a中，信号线路18b,18c,18d,18e,18f与信号导体19e,19d,19c,19b,19a被设置在相同的绝缘体层16上。

[0051] 在如上构成的电子元器件10a中，外部电极14a被用作为输入端口，外部电极14b被用作为主输出端口，外部电极14c被用作为监测器输出端口，外部电极14d被用作为50Ω终端端口。

[0052] (方向性耦合器的制造方法)

[0053] 以下，参照图1及图2来说明电子元器件10a的制造方法。

[0054] 首先，准备要作为绝缘体层16的陶瓷生片。接着，在要作为绝缘体层16的陶瓷生片上分别形成导通孔导体b1～b12,b20～b31。在形成导通孔导体b1～b12,b20～b31时，对要作为绝缘体层16的陶瓷生片照射激光束来形成导通孔。然后，使用印刷涂布等方法向该导通孔填充Ag、Pd、Cu、Au或它们的合金等的导电糊。

[0055] 接着，在要作为绝缘体层16b～16g的陶瓷生片的表面上，用网版印刷法或光蚀刻微影法等方法涂布将Ag、Pd、Cu、Au或它们的合金等作为主要成分的导电糊，由此形成信号导体18,19。此外，在形成信号导体18,19时，也可对导通孔填充导电糊。

[0056] 又，在要作为绝缘体层16a的陶瓷生片的表面上、以及要作为绝缘体层16h的陶瓷生片的背面上，用网版印刷法或光蚀刻微影法等方法涂布将Ag、Pd、Cu、Au或它们的合金等作为主要成分的导电糊，由此形成外部电极14a～14d。

[0057] 接着，对各陶瓷生片进行层叠。具体而言，以从z轴方向的正方向侧向负方向侧依次排列的方式对要作为绝缘体层16a～16h的陶瓷生片逐一进行层叠和压接。通过上述步骤，形成母层叠体。利用静水压加压等对该母层叠体实施该压接。

[0058] 接着，利用切刀对母层叠体进行切割以获得规定尺寸的层叠体12。然后，对未烧成的层叠体12进行脱结合剂处理并进行烧成。

[0059] 通过以上步骤，获得烧成后的层叠体12。对层叠体12施加筒式加工，进行去角。

[0060] 最后，对外部电极14的表面实施镀镍（Ni）／镀锡（Sn）。经过以上的步骤，完成图1所示的电子元器件10a。

[0061] (效果)

[0062] 在如上构成的电子元器件10a中，易于形成外部电极14。更详细而言，在电子元器件10a中，外部电极14设置于层叠体12的端面S1,S2。因此，能够利用网版印刷等方法对层叠前的陶瓷生片形成外部电极14。即，无需在切割后的较小的层叠体12上形成外部电极14。因此，易于形成外部电极14。

[0063] 另外，在电子元器件10a中，能以高耦合度使主线路ML与副线路SL耦合。更详细而言，在电子元器件10a中，如图2所示，设有主线路ML的区域A1与设有副线路SL的区域A2在z轴方向上重叠。因此，主线路ML与副线路SL接近的部分变长。其结果是，能以高耦合度使主线路ML与副线路SL耦合。

[0064] 而且，在电子元器件10a中，当从z轴方向俯视时，中心轴Ax1与中心轴Ax2重叠。因此，由主线路ML所产生的电场或磁场的大部分会通过副线路SL内，由副线路SL所产生的电场或磁场的大部分会通过主线路ML内。其结果是，能以更高的耦合度使主线路ML与副线路SL耦合。

[0065] 而且，在电子元器件10a中，构成主线路ML的螺旋状部Sp1的信号导体18与构成副线路SL的螺旋状部Sp2的信号导体19形成在相同的绝缘体层上。由此，能减少信号导体18,19之间的浮游电容。因此，使信号导体18与信号导体19电容性耦合，且能够防止绝缘特性恶化。

[0066] (第1变形例)

[0067] 以下，参照附图来说明第1变形例所涉及的电子元器件10b。图3是变形例所涉及的电子元器件10b～10d的外观立体图。图4是第1变形例所涉及的电子元器件10b的分解立体图。

[0068] 在电子元器件10a中，在层叠体12上设有外部电极14a～14d。另一方面，在电子元器件10b中，如图3所示，除了外部电极14a～14d以外，还设有外部电极14e,14f。

[0069] 而且，在电子元器件10a中，在层叠体12内仅设有主线路ML及副线路SL。另一方面，在电子元器件10b中，如图4所示，在层叠体12内，除了主线路ML及副线路SL以外，还设有接地导体22(22a,22b)。

[0070] 外部电极14e以被外部电极14a,14b夹持的方式设置于端面S1。另一方面，外部电极14f以被外部电极14c,14d夹住的方式设置于端面S2。

[0071] 在绝缘体层16a与绝缘体层16b之间设有绝缘体层16i。在绝缘体层16i上设有导通孔导体b41,b42。导通孔导体b41将导通孔导体b1与导通孔导体b2连接起来。导通孔导体b42将导通孔导体b11与导通孔导体b12连接起来。

[0072] 另外，接地导体22a呈长方形，且设置于绝缘体层16i的表面。接地导体22a通过设置于绝缘体层16a的导通孔导体b43与外部电极14e连接。但是，该接地导体22a与导通孔导体b41,b42绝缘。

[0073] 在绝缘体层16g与绝缘体层16h之间设有绝缘体层16j。在绝缘体层16j上设有导通孔导体b44,b45。导通孔导体b44将导通孔导体b20与导通孔导体b21连接起来。导通孔导体b45将导通孔导体b30与导通孔导体b31连接起来。

[0074] 另外，接地导体22b呈长方形，且设置于绝缘体层16j的表面。接地导体22b通过设置于绝缘体层16j,16h的导通孔导体b46,b47与外部电极14f连接。但是，该接地导体22b与导通孔导体b44,b45绝缘。

[0075] 在如上构成的电子元器件10b中，外部电极14a用作为输入端口，外部电极14b用作为主输出端口，外部电极14c用作为监测器输出端口，外部电极14d用作为50Ω终端端口，外部电极14e,14f用作为接地端口。

[0076] 在如上构成的电子元器件10b，螺旋状部Sp1,Sp2被接地导体22a,22b从z轴方向的两侧夹持。因此，可抑制噪声侵入至螺旋状部Sp1,Sp2。

[0077] 另外，通过调整接地导体22a与螺旋状部Sp1的距离、以及接地导体22b与螺旋状部Sp2的距离，能将主线路ML与副线路SL的阻抗分别设定成期望的值。

[0078] (第2变形例)

[0079] 以下，参照附图来说明第2变形例所涉及的电子元器件10c。图5是第2变形例所涉及的电子元器件10c的分解立体图。图6是第2变形例所涉及的电子元器件10c的电路图。

[0080] 在电子元器件10b中，在层叠体12内仅设有主线路ML、副线路SL以及接地导体22。另一方面，在电子元器件10c中，如图5及图6所示，在层叠体12内，除了主线路ML、副线路SL以及接地导体22以外，还设有电容器C1～C3。

[0081] 在绝缘体层16i与绝缘体层16b之间设有绝缘体层16k,16l。在绝缘体层16k上设有导通孔导体b47,b48。在绝缘体层16l上设有导通孔导体b49,b50。导通孔导体b47,b49将导通孔导体b41与导通孔导体b2连接起来。导通孔导体b48,b50将导通孔导体b42与导通孔导体b11连接起来。

[0082] 在绝缘体层16k的表面设有电容器导体24a,24b。电容器导体24a,24b分别与接地导体22a相对，由此构成电容器C1,C2。另外，电容器导体24a,24b分别连接于导通孔导体b41,b42。由此，电容器C1,C2分别连接于螺旋状部Sp1的两端与外部电极14e之间。

[0083] 在绝缘体层16l的表面设有电容器导体26。电容器导体26与电容器导体24a,24b相对，由此构成电容器C3。由此，电容器C3如图6所示，与螺旋状部Sp1并联连接。

[0084] 上述的电容器C1～C3构成π型低通滤波器。由此，可抑制在主线路ML上产生噪声。

[0085] (第3变形例)

[0086] 以下，参照附图来说明第3变形例所涉及的电子元器件10d。图7是第3变形例所涉及的电子元器件10d的分解立体图。图8是第3变形例所涉及的电子元器件10d的电路图。

[0087] 在电子元器件10b中，在层叠体12内仅设有主线路ML、副线路SL以及接地导体22。另一方面，在电子元器件10d中，如图7及图8所示，在层叠体12内，除了主线路ML、副线路SL以及接地导体22以外，还设有电阻R1,R2。

[0088] 在绝缘体层16g与绝缘体层16j之间设有绝缘体层16k,16l。在绝缘体层16k上设有导通孔导体b51,b52以及连接导体30。在绝缘体层16l上设有导通孔导体b53,b54。导通孔导体b51,b53将导通孔导体b21与导通孔导体b44连接起来。导通孔导体b52,b54以及连接导体30将导通孔导体b30与导通孔导体b45连接起来。

[0089] 在绝缘体层16l的表面设有作为电阻R1,R2的电阻导体32a,32b。电阻导体32a,32b分别利用高电阻材料来构成，形成为蜿蜒状。电阻导体32a,32b的一端分别与导通孔导体b51,b52连接。电阻导体32a,32b的另一端彼此连接。此外，电阻导体32a,32b的另一端通过设置于绝缘体层16j的导通孔导体b55与接地导体22b连接。由此，电阻R1,R2分别设置于螺旋状部Sp2的两端与外部电极14f之间。

[0090] 利用电阻R1，外部电极14c与副线路SL的连接部连接于接地电极14f，利用电阻R2，外部电极14d与副线路SL的连接部连接于接地电极14f。此处，电阻R1,R2作用为衰减器，能使输出至监测器输出端口以及50Ω终端端口的信号衰减至规定的值。

[0091] (第4变形例)

[0092] 以下，参照附图来说明第4变形例所涉及的电子元器件10e。图9是第4变形例所涉及的电子元器件10e的分解立体图。

[0093] 在电子元器件10e中，对电子元器件10a追加信号导体19f以及导通孔导体b32,b33。信号导体19f构成副线路SL的一部分，是设置于绝缘体层16b上的线状导体。即，信号导体19f设置在与信号导体18a相同的绝缘体层16b上。

[0094] 以下，当从z轴方向的正方向侧俯视时，将信号导体19的逆时针方向的上游侧的端部称为上游端，将信号导体19的逆时针方向的下游侧的端部称为下游端。导通孔导体b32,b33在z轴方向上贯通绝缘体层16b。导通孔导体b32将信号导体19e的下游端与信号导体19f的上游端连接起来。导通孔导体b33将信号导体19f的下游端与导通孔导体b26连接起来。

[0095] 如 上 所 述，信 号 导 体 18a,18b,18c,18d,18e,18f 与 信 号 导 体19f,19e,19d,19c,19b,19a设置于在相同的绝缘体层16上。即，在电子元器件10e上，在设有信号导体18的所有绝缘体层16上，设有信号导体19。

[0096] 根据电子元器件10e，在电子元器件10e中，在设有信号导体18的所有绝缘体层16上设有信号导体19。因此，能以更高的耦合度使主线路ML与副线路SL耦合。

[0097] (第5变形例)

[0098] 以下，参照附图来说明第5变形例所涉及的电子元器件10f。图10是第5 变形例所涉及的电子元器件10f的分解立体图。

[0099] 在电子元器件10f中，主线路ML的两端分别连接于外部电极14a,14d。另外，副线路SL的两端分别连接于外部电极14b,14c。即，在电子元器件10f中，主线路ML、副线路SL的两端被引出至彼此相对的端面S1,S2。

[0100] 如上所述，通过形成电子元器件10f的外部电极14a～14d，能在维持高耦合度的状态下增加电子元器件10f连接至电路基板上的类型。因此，电路基板的设计自由度变高。

[0101] (其它实施方式)

[0102] 上述实施方式所示的电子元器件10a～10f并不限于上述说明的结构，在其要旨范围内可以进行变更。

[0103] 在电子元器件10a～10f中，当从z轴方向俯视时，中心轴Ax1,Ax2以一致的状态重叠。然而，中心轴Ax1,Ax2也可不一致地重迭。例如，当从z轴方向俯视时，使中心轴Ax1,Ax2不一致，通过调整中心轴Ax1与中心轴Ax2的距离，也可将主线路ML与副线路SL的耦合度自由调整为期望的状态。但是，在该情况下，优选当从z轴方向俯视时，螺旋状部Sp1,Sp2重叠。

[0104] 另外，外部电极14a,14b设置于端面S1，外部电极14c,14d设置于端面S2，但是，外部电极14a～14d的配置并不限于此。外部电极14a,14b的至少一方也可设置于端面S2，外部电极14c,14d的至少一方也可设置于端面S1。

[0105] 如上所述，本发明可用于电子元器件，特别具有易于形成外部电极﹑且能以高耦合度使主线路与副线路耦合的优异。