由四管有源像素与数字像素组成的像素阵列

摘要

本发明涉及集成电路领域。为提高基于PWM数字像素对外部光强尤其是偏弱光和偏强光的探测能力，即提高其动态范围，本发明采取的技术方案是，由四管有源像素与数字像素组成的像素阵列，由3×3的小单元组成，设置有内置存储器的4T有源像素位于小单元中心，周围8个像素为PWM型数字像素，4T有源像素的输出端Vout1经采样电路采样输出到PWM数字像素中的参考电压Vref上；4T有源像素的结构为：输出端Vout1经列输出线连接至ADC输入端，输出端Vout1连接至由简单放大器构成的采样电路输入端Vsam，该采样电路输出端连接至8个数字像素的Vref输入端。本发明主要应用于像素阵列设计。

权利要求

1.一种由四管有源像素与数字像素组成的像素阵列，其特征是，由3×3的小单元组成，设置有内置存储器的4T有源像素位于小单元中心，周围8个像素为PWM型数字像素，

4T有源像素的输出端Vout1经采样电路采样输出到PWM数字像素中的参考电压Vref上；

PWM的数字像素的结构为由PD、复位管、比较器、存储器构成的标准结构，4T有源像素的结构为：标准的4T像素单元输出端Vout1经列输出线连接至像素外的列级ADC输入端，该列级ADC输出端再经列输入线连接至4T有源像素内置存储器输入端，同时，输出端Vout1连接至由简单放大器构成的采样电路输入端Vsam，该采样电路输出端连接至3×3小单元中另外8个数字像素的Vref输入端。

说明书

由四管有源像素与数字像素组成的像素阵列

技术领域

[0001] 本发明涉及集成电路领域，尤其涉及一种由四管有源像素和数字像素组成的像素阵列。

背景技术

[0002] CMOS（Complementary Metal Oxide Semiconductor,互补金属氧化物半导体）图像传感器具有功耗低、集成度高、成本低、抗辐照性好等特点，在部分领域已逐渐取代CCD（ChargeCoupled Device,电感耦合器件）图像传感器。

[0003] 当今CMOS APS（Active Pixel Sensor，有源像素传感器）中广泛使用的是4T结构，其电路结构如图1所示，像素由PD（Pinned Photodiode，表面箝位光电二极管）、传输门(MTG)、复位管(MRS)、放大管(MSF)和选通管(MSEL)组成。其工作过程为：在复位操作时，ΦRS信号置为高电平，浮空扩散区（floating diffusion，FD）节点被复位。曝光结束后，传输栅ΦTG电压升高，在PD中收集到的光生电子进入FD节点，导出的电子数与曝光的强度有关，光强越大，流入FD的电子越多，输出电压VOUT越小；同理，光强越小，输出电压VOUT越大。即光敏节点的输出电压反映了光强信息。

[0004] 另一方面，随着CMOS工艺尺寸的进一步减小，使得在像素中可以集成更多的器件，甚至能集成复杂的数字处理单元，因此通过在像素级集成ADC、寄存器等处理单元而成的数字像素传感器（DPS，Digital Pixel Sensor）迅速发展。DPS相对于APS的优点有：与APS动态范围随供电电压下降而减小不同，DPS的动态范围是时间域的函数，其动态范围基本不受因CMOS工艺尺寸减小而供电电压下降的影响，因而可在低压下工作而具有高的动态范围；由于DPS在像素级有寄存器可直接输出数字值，因而没有像APS像素阵列的列FPN噪声和读出噪声，并且可以直接将像素输出直接进行数字处理。

[0005] CMOS DPS可由基于PWM（Pulse Width Modulation，脉冲宽度调制）的方式实现，参考图2，基于PWM的数字像素结构和工作过程如下：一个典型的PWM DPS像素由光电二极管PD、复位管MRST、像素级比较器和像素级存储器组成。像素级比较器的输入端分别为PD节点电压和设定的参考电压Vref。像素级存储器的输入数据由像素阵列外部的全局计数器输入。PD先复位至复位电压Vrst，在像素积分的过程中，PD节点电容因外界光强作用产生的光生电流而放电，节点电压下降，像素级比较器比较PD节点电压与Vref之间的关系，当它降低至Vref时，该比较器的输出Vout发生跳变，这一跳变信号控制像素级存储器进行一次“写”操作，保存当前全局计数器的数值。此时存储器中的数据即为该像素的积分时间tsig量化值，等价于像素从积分开始到其比较器输出翻转之间的时间间隔所形成的脉冲宽度，其值为：

[0006]

[0007] 其中，Iph为光生电流，CPD为PD节点电容。参考图3所示，tsig大小可表示像素光生电流值，且tsig与Iph成反比，例如在图3所示的例子中，两种光强下PD的光生电流分别为Iph1和Iph2，则根据（1）式对应的脉冲宽度分别为t1和t2，则

[0008]

[0009] 设PWM DPS可探测的最大、最小信号分别为Iph,max和Iph,min，那么它的DR（DynamicRange，动态范围）为：

[0010]

[0011] 从以上PWM DPS像素的工作原理可以看出：在弱光条件下，当光强低于一定极限值时，PD的光生电流很小（小于Iph，min），节点电容放电缓慢，节点电压在规定的最长积分时间内将无法下降至Vref，因此不会产生跳变信号控制存储器进行“写”操作，即该结构对弱光的探测能力受到Vref的限制，对弱光的分辨能力弱。同样，在强光照条件下，PD的光生电流很大（大于Iph，max），节点电压很快下降到Vref，计数器来不及产生有效值记录在存储器中，因此丢失了高光强部分的信息。综上所述，经典PWM DPS像素结构在低光强环境和高光强环境中分别需要较高和较低的Vref，来缩短或延长tsig以被后续电路探测，所以该型PWM数字像素中固定的Vref取值往往不适合当前光照环境，导致DR较小。因此，能够根据环境光强自动设定适合该环境的Vref大小变得尤为必要。

发明内容

[0012] 本发明旨在克服现有技术的不足，提高基于PWM数字像素对外部光强尤其是偏弱光和偏强光的探测能力，即提高其动态范围，为达到上述目的，本发明采取的技术方案是，由四管有源像素与数字像素组成的像素阵列，由3×3的小单元组成，设置有内置存储器的4T有源像素位于小单元中心，周围8个像素为PWM型数字像素，4T有源像素的输出端Vout1经采样电路采样输出到PWM数字像素中的参考电压Vref上；PWM的数字像素的结构为由PD、复位管、比较器、存储器构成的标准结构，4T有源像素的结构为：标准的4T像素单元输出端Vout1经列输出线连接至像素外的列级ADC输入端，该列级ADC输出端再经列输入线连接至4T有源像素内置存储器输入端，同时，输出端Vout1连接至由简单放大器构成的采样电路输入端Vsam，该采样电路输出端连接至3×3小单元中另外8个数字像素的Vref输入端。

[0013] 4T有源像素曝光时间t设置在使像素从积分开始到其比较器输出翻转之间的时间间隔所形成的脉冲宽度tsig在tsig与表面箝位光电二极管PD的光生电流曲线斜率合适的部分。

[0014] 本发明的技术特点及效果：

[0015] 所述的像素阵列结构在保留了基于PWM数字像素的动态范围不直接依赖电源电压、可直接输出数字值、无列FPN和读出噪声等优点的基础上，与4T有源像素结合，构成参考电压Vref能自动适应外界光强的组合像素阵列结构，提高像素对弱光和强光部分的探测能力，提高动态范围。

[0016] 另外，相对于纯4T像素构成的阵列，这种3×3小单元结构中的9个像素中有8个PWM数字像素可进行像素内A/D转换，只有1个4T像素需要进行像素外A/D转换，即需要进行像素外A/D转换的像素数量为纯4T像素架构的1/9，大幅降低了传统有源像素架构对像素外ADC的面积、速度等的要求，可使用列级或芯片级ADC进行转换。

附图说明

[0017] 图14T有源像素结构。

[0018] 图2基于PWM的数字像素结构。

[0019] 图3脉冲宽度tsig-光生电流Iph曲线。

[0020] 图43×3小单元结构。

[0021] 图53×3小单元中的4T有源像素和基于PWM的数字像素结构。

具体实施方式

[0022] 本发明提出一种参考电压Vref自动适应外部光强的PWM数字像素与APS像素组合而成的像素架构。

[0023] 所述的组合像素架构参考图4，像素阵列由3×3的小单元组成，4T有源像素（这里的4T像素内置存储器）位于小单元中心，周围8个像素为PWM型数字像素，4T像素的输出端Vout1经采样电路采样输出到PWM数字像素中的Vref上。4T像素和基于PWM的数字像素的结构及连接方式参考图5，其中的数字像素结构为由PD、复位管、比较器、存储器构成的标准结构，内置存储器的4T像素结构为：标准的4T像素单元输出端Vout1经列输出线连接至像素外的列级ADC输入端，该列级ADC输出端再经列输入线连接至4T像素内置存储器输入端，同时，Vout1连接至由简单放大器构成的采样电路输入端Vsam，该采样电路输出端连接至3×3小单元中另外8个数字像素的Vref输入端。其具体工作过程为：4T像素和数字像素同时复位（分别复位至电压Vrst1和Vrst2，实际上Vrst1=Vrst2=Vrst）、4T像素进行曝光（设曝光时间为t）、经列输出线读出、A/D转换（可用列级或芯片级ADC，图5以列级ADC为例）、A/D转换结果经列输入线存入像素内置存储器，这样就得到该像素输出电压Vout1值并保存在4T像素内置存储器中。Vout1经采样电路采样后输入到小单元中另外8个数字像素的Vref端，数字像素开始进行曝光，当PD2节点电压下降至Vref时，像素内比较器输出端产生翻转信号，控制当前全局计数器数据写入数字像素内置存储器中，这样就得到了脉冲宽度值tsig（高亮字体为内容扩展之后）。由于Vref＝Vout1，而Vout1值已从上述过程中得到，且Vrst1=Vrst2=Vrst，则PWM数字像素的光生电流值Iph可由（1）式求得，即得到了该像素位置的光强信息。

[0024] 设4T像素在曝光时间t内，PD1节点电压从复位电压Vrst1下降ΔV至Vout1，即[0025] ΔV=Vrst1-Vout1（4）

[0026] 由于相邻像素间的光强差异非常小，则数字像素PD2节点电压从复位电压Vrst2下降至Vref(=Vout1)所需时间tsig，与4T像素曝光时间t接近，也即数字像素输出脉冲宽度值tsig总是在4T像素曝光时间t附近。而数字像素的PD光生电流Iph与输出脉冲宽度tsig成反比关系，过低或过高tsig范围内响应曲线斜率会过大或过小，从而导致灵敏度过高或过低以及摆幅大小，最终影响成像质量。所以通过调整4T像素曝光时间t可保证tsig在曲线斜率合适的部分，例如图3中t1-t2范围，这样可提高整个像素结构的分辨能力。

[0027] 由4T有源像素产生的输出电压Vout为基于PWM的数字像素提供参考电压Vref的方法，实现由能自动适应环境光强的PWM数字像素与4T有源像素组合的像素阵列，在保留DPS原有优势的基础上，提高PWM数字像素对弱光和强光的探测能力，扩展PWM DPS的动态范围。

[0028] 下面结合一个CMOS图像传感器的实例来对本发明作进一步的描述：对于一个采用0.18um标准CMOS工艺，4T像素阵列构成的图像传感器，用列并行折叠-积分/循环ADC进行模数转换，在1.8V电压供电下，其动态范围可达到82dB；而普通的PWM数字像素阵列构成的传感器，其动态范围在50dB左右。采用本发明中提出的组合像素阵列后，4T有源像素曝光时间t设置为40μs时，数字像素中A/D转换过程的Vref受到4T像素输出电压Vout的动态调整而始终在灵敏度最合适的范围内工作，所以数字像素具有与4T像素相同的动态范围，即整个像素阵列的动态范围为82dB，相对于单一数字像素阵列动态范围提高了32dB左右。同时，如前所述，A/D转换时间降低到单一4T像素阵列的1/9。