电压检测电路

摘要

本发明公开了一种电压检测电路，能用于检测较低的第一电压电源和较高的第二电压电源，高低电压电源的检测电路共用同一电阻检测电路，电阻检测电路分出的第一电压检测端和一电压保护电路连接后再接到后续的第一比较器。电压保护电路包括一高电压的第一NMOS管以及由多个二极管接法的MOS管串接成的晶体管串接结构。在高压报警时，电压保护电路能使第一电压检测端的高压得到泄放并使输入到第一比较器的电压箝位在一低电压，能使第一比较器采用低压器件制作，从而能提高低压报警速度并减少电路面积。本发明通过共用同一个电阻检测电路，也能进一步的大大缩小电路面积。

权利要求

1.一种电压检测电路，包括一电阻检测电路，所述电阻检测电路由多个串联的电阻组成、并连接于检测电压电源和地之间，所述检测电压电源为第一电压电源或第二电压电源，所述第一电压电源提供的第一电压要小于所述第二电压电源提供的第二电压；所述电阻检测电路的串联电阻对所述检测电压电源进行分压并取出两个分压分别作为第一电压检测端和第二电压检测端，所述第一电压检测端的分压大于所述第二电压检测端的分压，且所述第一电压检测端输出的分压能够用于对所述第一电压电源的检测，所述第二电压检测端输出的分压能够用于对所述第二电压电源的检测；在其特征在于：所述第一电压检测端连接至一电压保护电路；所述电压保护电路包括：一工作电压大于所述第二电压的第一NMOS管，所述第一NMOS管的漏极和所述第一电压检测端相连，所述第一NMOS管的栅极和一第一电压电源相连；所述第一NMOS管的源极连接至第一比较器的一个输入端；所述第一比较器的另一输入端接参考电压，所述第一比较器的输出端输出第一电压报警信号，所述第一比较器的工作电源接所述第一电压电源；

一晶体管串接结构，所述晶体管串接结构连接于所述第一NMOS管的源极和地之间；所述晶体管串接结构为由多个栅极和漏极短接的第二PMOS管串联起来的结构、且所述第二PMOS管的个数满足各所述第二PMOS管的阈值电压之和大于所述第一电压电源和所述第一NMOS管的阈值电压的差；或者，所述晶体管串接结构为由多个栅极和漏极短接的第三NMOS管串联起来的结构、且所述第三NMOS管的个数满足各所述第三NMOS管的阈值电压之和大于所述第一电压电源和所述第一NMOS管的阈值电压的差。

2.如权利要求1所述的电压检测电路，其特征在于：所述第二电压检测端连接至第二比较器的一个输入端；所述第二比较器的另一输入端接所述参考电压，所述第二比较器的输出端输出第二电压报警信号；所述第二比较器的工作电源接所述第一电压电源。

说明书

电压检测电路

技术领域

[0001] 本发明涉及一种半导体集成电路，特别是涉及一种电压检测电路(VD)。

背景技术

[0002] 在电压检测电路中，为节省面积，低压报警电路和高压报警电路往往共用一个电阻串，如图1所示，为现有电压检测电路中的电阻检测电路即电阻串的结构示意图。图1中的电阻检测电路由电阻R1、R2、R3、R4、R5和R6串接于检测电压电源V0和地之间。电阻R1、R2、R3、R4、R5和R6对所述检测电压电源V0进行分压，各电阻连接处的分压可以分别取出，如图1中可以取出分压V1和分压V2，将分压V1和分压V2分别接入到后续的比较电路就能实现对所述检测电压电源V0的检测。

[0003] 在现有电路中，同一电路中会同时包含有两种工作电压的器件，分别为高压器件和低压器件。以卡类应用举例，通常使用低压1.8V器件，高压5V器件的工艺。在电压检测中需要检测高压6V电压，低压1.5V电压，检测时，电压检测电路在高于6V时和低于1.5V时都会报警，而在6V和1.5V之间不会报警。如图1所示，假设所述电阻R1至R6都相同，则在当所述检测电压电源V0为6V时，所述分压V2为1V，此时可以将所述分压V2接入到后续的比较器中来检测高压是否超出范围；当所述检测电压电源V0为1.5V时，所述分压V1为1V，此时可以将所述分压V1接入到后续的比较器中来检测低压是否超出范围。如果在同一个电压检测电路，对高压和低压分别都采用一个电阻检测电路，则高压和低压检测之间不会互相影响，但是这样会大大增加电路在芯片上占用的面积，从而会使成本提高。

[0004] 为了减少电路的面积，现有一种方法是将对高压和低压的检测共用一个电阻检测电路，但是这种共用的方法有一个缺点是：如图1所示，为了实现对低压的检测，必须将分压V1连接到后续用于对低压进行检测的比较器中；为了实现对高压的检测，同时必须将同一电阻串的分压V2连接到后续用于对高压进行检测的比较器中。当所述检测电压电源V0为低压如1.5V时，分压V1为1V、分压V2为0.25V，这两个电压值对后续的比较器正常工作没有任何影响。当所述检测电压电源V0为高压如6V时，分压V1为4V、分压V2为1V，虽然后续用于对高压进行检测的比较器能正常工作，但是由于分压V1为4V，后续用于对低压进行检测的比较器的工作电压必须要大于4V时才能正常工作，即用于对低压进行检测的比较器必须选用高压如5V器件制作，而5V器件直接导致比较器速度慢，面积大。在需要快速低压报警的场合只能使用两串独立的电阻串，但这样又大量增加了面积。

发明内容

[0005] 本发明所要解决的技术问题是提供一种电压检测电路，能降低电路在芯片上的占用面积，并能在不增加功耗的情况下提高低压报警的速度。

[0006] 为解决上述技术问题，本发明提供一种电压检测电路，包括一电阻检测电路，所述电阻检测电路由多个串联的电阻组成、并连接于检测电压电源和地之间，所述检测电压电源为第一电压电源或第二电压电源，第一电压要小于第二电压；所述电阻检测电路的串联电阻对所述检测电压电源进行分压并取出两个分压分别作为第一电压检测端和第二电压检测端；所述第一电压检测端连接至一电压保护电路；所述电压保护电路包括：

[0007] 一工作电压大于所述第二电压的第一NMOS管，所述第一NMOS管的漏极和所述第一电压检测端相连，所述第一NMOS管的栅极和一第一电压电源相连；所述第一NMOS管的源极连接至第一比较器的一个输入端；所述第一比较器的另一输入端接参考电压，所述第一比较器的输出端输出第一电压报警信号，所述第一比较器的工作电源接所述第一电压电源。

[0008] 一晶体管串接结构，所述晶体管串接结构连接于所述第一NMOS管的源极和地之间；所述晶体管串接结构为由多个栅极和漏极短接的第二PMOS管串联起来的结构、且所述第二PMOS管的个数满足各所述第二PMOS管的阈值电压之和大于所述第一电压电源和所述第一NMOS管的阈值电压的差；或者，所述晶体管串接结构为由多个栅极和漏极短接的第三NMOS管串联起来的结构、且所述第三NMOS管的个数满足各所述第三NMOS管的阈值电压之和大于所述第一电压电源和所述第一NMOS管的阈值电压的差。

[0009] 所述第二电压检测端连接至第二比较器的一个输入端；所述第二比较器的另一输入端接所述参考电压，所述第二比较器的输出端输出第二电压报警信号；所述第二比较器的工作电源接所述第一电压电源。

[0010] 本发明具有如下有益效果：

[0011] 1、本发明通过设置一电压保护电路，能够实现对两个不同的电压电源进行检测时共用同一个电阻检测电路，从而能大大缩小电路面积。

[0012] 2、本发明通过设置一电压保护电路，能够实现在检测电压电源为较高的第二电压时，使第一电压检测端的较高分压得到泄放，从而使较低的第一电压的第一比较器能够采用低压器件制作，从而能提供低压报警速度并进一步的减少电路面积。

附图说明

[0013] 下面结合附图和具体实施方式对本发明作进一步详细的说明：

[0014] 图1是现有电压检测电路中的电阻检测电路的结构示意图；

[0015] 图2是本发明实施例电压检测电路的结构示意图。

具体实施方式

[0016] 如图2所示，是本发明实施例电压检测电路的结构示意图。本发明实施例电压检测电路包括：

[0017] 一电阻检测电路，所述电阻检测电路由多个串联的电阻组成、并连接于检测电压电源和地之间，所述检测电压电源为第一电压电源vpwr或第二电压电源vpwr5，第一电压要小于第二电压，即第一电压为低压，第二电压为高压，低压如1.8V是供应给低压器件，高压如5V是供应给高压器件。所述电阻检测电路的串联电阻对所述检测电压电源进行分压并取出两个分压分别作为第一电压检测端netl和第二电压检测端neth；图2中共示意出了6个串联的电阻值相同的电阻11、12、13、14、15和16，实际电路中电阻的数量和电阻值能够变化，但要满足使从第一电压检测端netl输出的分压能够用于后续的对第一电压电源vpwr即低压电源的检测，使从第二电压检测端neth输出的分压能够用于后续的对第二电压电源vpwr5即高压电源的检测。在本发明实施例中，当所述检测电压电源为第一电压电源vpwr且值为1.5V时，所述第一电压检测端netl输出的分压为1V；当所述检测电压电源为第二电压电源vpwr5且值为6V时，所述第二电压检测端neth输出的分压为1V、同时所述第一电压检测端netl输出的分压为4V。

[0018] 所述第一电压检测端netl连接至一电压保护电路；所述电压保护电路包括：

[0019] 一工作电压大于所述第二电压的第一NMOS管1，在本发明实施例中所述第一NMOS管1采用工作电压为5V的Native NMOS器件。所述第一NMOS管1的漏极和所述第一电压检测端netl相连，所述第一NMOS管1的栅极和一第一电压电源vpwr相连；所述第一NMOS管1的源极连接至第一比较器5的一个输入端；所述第一比较器5的另一输入端接参考电压Vref，所述第一比较器5的输出端LVIOUT输出第一电压报警信号，所述第一比较器5的工作电源接所述第一电压电源vpwr。本发明实施例中参考电压Vref设置为1V。

[0020] 一晶体管串接结构，所述晶体管串接结构连接于所述第一NMOS管1的源极和地之间；所述晶体管串接结构为由多个栅极和漏极短接的第二PMOS管3串联起来的结构、且所述第二PMOS管3的个数满足各所述第二PMOS管3的阈值电压之和大于所述第一电压电源vpwr和所述第一NMOS管1的阈值电压的差；或者，所述晶体管串接结构为由多个栅极和漏极短接的第三NMOS管4串联起来的结构、且所述第三NMOS管4的个数满足各所述第三NMOS管4的阈值电压之和大于所述第一电压电源vpwr和所述第一NMOS管1的阈值电压的差。

[0021] 所述第二电压检测端neth连接至第二比较器2的一个输入端；所述第二比较器2的另一输入端接所述参考电压Vref，所述第二比较器2的输出端HVIOUT输出第二电压报警信号；所述第二比较器2的工作电源接所述第一电压电源vpwr。

[0022] 本发明实施例电压检测电路的工作原理如下：

[0023] 1、当低压报警时，如当所述检测电压电源为第一电压电源vpwr且值为1.5V时会低压报警，此时，所述第一电压检测端netl输出的分压为1V，所述第一NMOS管1即5V NATIVE NMOS管能够正常传输该模拟电压1V，而所述晶体管串接结构的多个晶体管即所述第二PMOS管3、或所述第三NMOS管4的阈值的和要大于基准电压vref，所以所述晶体管串接结构不会导通从而不会导致电流到地的通路。所以最后所述第一电压检测端netl输出的电压能够正常的输出到所述第一比较器5进行比较，从而能得到第一电压报警信号即低压报警信号。

[0024] 2、当高压报警时，如当所述检测电压电源为第二电压电源vpwr5且值为6V时会产生高压报警，此时，所述第二电压检测端neth输出的分压为1V、同时所述第一电压检测端netl输出的分压为4V。所述第二电压检测端neth输出的电压能够正常的输出到所述第二比较器2进行比较，从而能得到第二电压报警信号即高压报警信号。

[0025] 而通过电压保护电路的设置，能够避免所述第一电压检测端netl输出的4V分压对所述第一比较器5的影响。原因为：

[0026] 所述第一电压检测端netl的4V电压会使所述第一比较器5的输入端netl2的电压升高，从而导致所述NATIVE NMOS管1的关断。所述晶体管串接结构组成的对地通路中也形成高阻，即所述第一电压检测端netl的4V电压通过NATIVE NMOS管1和所述晶体管串接结构的两个高阻分压产生所述第一比较器5的输入端netl2的电压，当输入端netl2的电压越高，则NATIVE NMOS管1形成的高阻阻值越高，所述晶体管串接结构形成的高阻的阻值越低，并最终形成平衡，从而把输入端netl2钳位在2V以下，并在所述晶体管串接结构上只有纳安级的漏电。

[0027] 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。