带隙基准电路

摘要

本发明涉及电子电路，公开了一种带隙基准电路。本发明中，利用一个运算放大器替代传统带隙基准电路结构中由M1和M2组成的有源电流镜偏置电路，使得pnp双极型晶体管基极-射极两端的负温度系数电压VBE1精确地施加在电阻R3两端：VR3＝VBE1，不发生偏离，从而减小不同工艺角下，输出电压的变化，使得带隙基准电路具有较好的工艺稳定性。进一步地，通过在输出端连接一个由N型MOS管构成的反向pn结，可以有效改善现有技术中的温度补偿缺陷，降低温度系数。进一步地，采用共源共栅结构可以提高电路的电源抑制比，并且优选地将预稳压器运用到该带隙基准电路中，使得该带隙基准电路在保证低温度系数的同时，还能获得更高的电源抑制特性。

权利要求

1.一种带隙基准电路，包含负温度系数电流的产生电路，其特征在于，在所述负温度系数电流的产生电路中，由运算放大器替代有源电流镜偏置电路；

所述运算放大器的正极接至用于产生所述负温度系数电流的电阻R3；

所述运算放大器的负极接至双极型晶体管Q1；

所述带隙基准电路的输出端连接一个晶体管，该晶体管的栅极、源极和漏极都连接在所述输出端上，衬底接地。

2.根据权利要求1所述的带隙基准电路，其特征在于，所述连接在输出端上的晶体管为N型MOS管。

3.根据权利要求1至2中任一项所述的带隙基准电路，其特征在于，所述带隙基准电路采用共源共栅结构。

4.根据权利要求1至2中任一项所述的带隙基准电路，其特征在于，所述带隙基准电路外接一个预稳压器；

所述预稳压器将产生的与电源电压无关的电压VREG输出给所述带隙基准电路。

说明书

带隙基准电路

技术领域

[0001] 本发明涉及电子电路，特别涉及带隙基准电路。

背景技术

[0002] 传统的带隙基准电路很难达到小于1ppm/℃的温度系数，而且它们对工艺变化很敏感。电源抑制特性也是传统带隙基准电路的瓶颈，电源抑制比高的带隙基准电路很难获得低的温度系数；而一些温度系数小的电路，电源抑制比又不高。

[0003] 图1是传统的一种带隙基准电路，在如图1所示的电路中，存在以下问题：

[0004] (1)输出基准电压随工艺变化较大。由于M1、M2管构成的有源电流镜偏置电路不能完全钳制VR3＝VBE1，尤其是工艺角发生变化时，VR3偏离VBE1的程度也会发生变化，造成输出电压值、温度系数随工艺角改变发生大的变化。如图2所示的仿真结果显示不同工艺角下，输出电压的变化高达2mV。

[0005] (2)存在温度补偿方式的缺陷，不能获得更低的温度系数：它利用了两个工作在不同电流密度下的pnp管之间ΔVBE含有TlnT项，来补偿VBE的温度高阶项，但是这种补偿方式不适合高温情况的温度补偿。它的温度补偿原理如下：

[0006] 在图1中，pnp三级管Q1、Q2、Q3、Q4的基极-射极电压为：

[0007]

[0008] 式中x对应1、2、3、4，由于Q1、Q2、Q4的射极电流完全相等，因此有α1＝α2＝α4。

[0009] 由于运算放大器OP1工作在深度负反馈状态，钳制A点电压等于B点电压，使得流经电阻R2的电流为：

[0010] IP＝(VBE_Q1+VBE_Q2-VBE_Q3-VBE_Q4)/R2 (2)[0011] 将式(1)带入式(2)得：

[0012]

[0013] 式中k1为Q3与Q1面积之比，k2为Q4与Q2面积之比。

[0014] 再将IP流入R1后和VBE叠加构成输出基准电源VREF：

[0015]

[0016] 将上述表达式简化为：

[0017]

[0018] 其中：

[0019]

[0020] 为了使VREF与温度无关，A，B必须都为0。在式(6)中，在工艺、k1k2都确定的情况下，由A＝0可得到R1与R2的比值为：

[0021]

[0022] 在实际设计中，可以调节R1/R2的大小，来满足式(8)。

[0023] 同理，在式(7)中，由于R1/R2已经由式(8)确定，根据B＝0可以确定α3的值：

[0024] 由于α为集电极电流的温度因子，即有：

[0025]

[0026] 其中IP0为T0温度下集电极电流。

[0027] 而式(3)显示在低温情况下，近似有Ip∝T，即α1≈1。而γ≈4，则满足(γ-α1)R2/R1＞0，因此有α3＜α1。这就意味着流入Q3的电流I3并不只是IP，还必须加入负温度系数的电流IC。

[0028] 为了得到负温度系数电流IC，在图1中，有源电流镜钳制VR3＝VBE1，使得流经R3的电流为：

[0029] IC＝VBE_Q1/R3 (11)

[0030] 由于VBE_Q1为负温度系数电压，IC也为负温度系数电流。该电流经过电流镜偏至Q3射极中，即I3＝IC+IP，这样就可以得到温度系数小于α1的电流I3。

[0031] 但是该温度补偿方式只适合温度比较低的范围，对高温范围的温度补偿存在缺陷：由于IP并是温度的高阶多次函数，这使得α1随着温度改变而改变。这也就意味着式(9)只是在一定温度范围内近似成立。因此，上述温度补偿方式并不完美。

[0032] 为了更好的理解这个问题，再回到式(3)：由于α1＞α3，kT/qln(T/T0)的系数为正，这使得温度越高，T的更高次项所占的比重越大，IP的温度因子α1也越大。而且IC随温度升高而减小的幅度大于IP升高的幅度，这使得α3也随T升高而减小。由式(7)可知，这些因素将导致B随之增大，最终使Vref也跟着T增大而增大。因此可以得出结论，上述温度补偿方式不适合高温范围的温度系数补偿。而仿真结果也显示现有技术一的温度系数最好也只是1ppm/℃。

[0033] (3)电源抑制特性比较差：由于该电路甚至没有采用共源共栅结构，因此它的电源抑制比最高也就在80dB左右。

发明内容

[0034] 本发明的目的在于提供一种带隙基准电路，使得带隙基准电路具有较好的工艺稳定性，而且通过对该带隙基准电路的进一步改进，还可以获得较低的温度系数及较高的电源抑制比。

[0035] 为解决上述技术问题，本发明的实施方式提供了一种带隙基准电路，该带隙基准电路中包含负温度系数电流的产生电路；

[0036] 在所述负温度系数电流的产生电路中，由运算放大器替代有源电流镜偏置电路；

[0037] 所述运算放大器的正极接至用于产生所述负温度系数电流的电阻R3；

[0038] 所述运算放大器的负极接至双极型晶体管Q1。

[0039] 进一步地，带隙基准电路的输出端连接一个晶体管，该晶体管的栅极、源极和漏极都连接在所述输出端上，衬底接地。

[0040] 进一步地，连接在输出端上的晶体管为N型MOS管。

[0041] 进一步地，所述带隙基准电路采用共源共栅结构。

[0042] 进一步地，带隙基准电路外接一个预稳压器，所述预稳压器将产生的与电源电压无关的电压VREG输出给所述带隙基准电路。

[0043] 本发明实施方式相对于现有技术而言，利用一个运算放大器替代传统带隙基准电路结构中由M1和M2组成的有源电流镜偏置电路。由于运算放大器的负反馈功能不随工艺变化，这使得各个工艺下都能保证R3(用于产生负温度系数电流的电阻)两段的电压VR3，与双极型晶体管Q1的基极与射极之间的负温度系数电压VBE1相同，即VR3＝VBE1，不发生偏离。结果显示，使用运算放大器代替M1和M2后，不同工艺角下，输出电压Vref的变化只有62uV，远远小于现有的带隙基准电路在不同工艺角下输出的电压变化。

[0044] 优选地，通过在输出端连接一个由N型MOS管构成的反向pn结，可以有效改善现有技术中的温度补偿缺陷，温度系数可以减小一倍，最小达到0.445ppm/℃，最大也只是0.604ppm/℃。

[0045] 优选地，通过采用共源共栅结构可以提高电路的电源抑制比，并且进一步将预稳压器运用到该带隙基准电路中，使得该带隙基准电路在保证低温度系数的同时，还能获得更高的电源抑制特性。

附图说明

[0046] 图1是根据现有技术中的带隙基准电路结构图；

[0047] 图2是现有的带隙基准电路的输出电压仿真结果示意图；

[0048] 图3是根据本发明第一实施方式的带隙基准电路结构图；

[0049] 图4是本发明第一实施方式的带隙基准电路的输出电压仿真结果示意图；

[0050] 图5是本发明第一实施方式的带隙基准电路的温度系数仿真结果示意图；

[0051] 图6是根据本发明第二实施方式的带隙基准电路结构图；

[0052] 图7是根据本发明第三实施方式的带隙基准电路结构图；

[0053] 图8是根据本发明第三实施方式的带隙基准电路的不同工艺角下，电源抑制特性随频率变化的曲线示意图。

具体实施方式

[0054] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

[0055] 本发明的第一实施方式涉及一种带隙基准电路。该电路的具体结构如图3所示。

[0056] 在负温度系数电流的产生电路中，用一个运算放大器OP2代替有源电流镜偏置电路(即图1的M1和M2)，该运算放大器OP2的正极接至用于产生所述负温度系数电流的电阻R3；该运算放大器OP2的负极接至双极型晶体管Q1(如图3中的区域一)，以将用于产生负温度系数电流的电阻R3两段的电压VR3，与双极型晶体管Q1的基极与射极之间的负温度系数电压VBE1等同起来。由于运算放大器的负反馈功能不随工艺变化，因此利用一个运算放大器替代传统带隙基准电路结构中由M1和M2组成的有源电流镜偏置电路，可以有效钳制VR3＝VBE1。也就是说，各个工艺下都有VR3＝VBE1，不发生偏离。结果显示，使用运算放大器代替M1和M2后，不同工艺角(corner)下，输出电压的变化只有62uV(如图4所示)，比图2中的输出电压的变化(2mV)大大减少。

[0057] 并且，针对现有技术中所存在的温度补偿方式不适合高温范围温度补偿的缺点，在本实施方式的带隙基准电路中，在带输出端连接一个晶体管(如N型MOS管)，该晶体管的栅极、源极和漏极都连接在输出端上，衬底接地。

[0058] 具体地说，利用pn结反向电流随温度增大而增大的特性，在输出端连接一个由NMOS管构成的反向pn结。如图3中的区域二所示，该NMOS管的栅源漏极都连接在输出端上，衬底接地。随着温度升高，pn结反向电流增大，该NMOS管从IP中的分流也越大，使得电阻R1两端的压降减小，最终补偿了输出电压VREF使其不随温度变化。同时，由NMOS管构成的反向pn结只在高温范围内(T＞100℃)才有显著的电流，它在低温范围内对VREF没有影响，不会干扰低温温度补偿。

[0059] 仿真结果显示，本实施方式提出的高温补偿方式和原有低温补偿方式结合起来后，温度系数可以减小一倍，最小达到0.445ppm/℃，最大也只是0.604ppm/℃，如图5所示。

[0060] 本领域技术人员可以理解，传统的带隙基准电路很难达到小于1ppm/℃的温度系数，而且它们对工艺变化很敏感。而在本实施方式中，通过在负温度系数电流的产生电路中，采用运算放大器替代有源电流镜偏置电路以钳制VR3＝VBE1，可使得该带隙基准电路具有很好的工艺稳定性。另外，在带隙基准电路的输出端连接一个晶体管，可使得该带隙基准电路的温度系数能够达到0.445ppm/℃。经试验证明，本实施方式的带隙基准电路在各个工艺角下输出电压最大变化61uV，各个工艺角下的温度系数都在0.445ppm/℃～0.604ppm/℃之间。

[0061] 本发明的第二实施方式涉及一种带隙基准电路。第二实施方式在第一实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第二实施方式中，带隙基准电路采用共源共栅结构，如图6所示。

[0062] 本领域技术人员可以理解，通过在带隙基准电路中，采用共源共栅结构，可以有效提高电路的电源抑制比。

[0063] 本发明的第三实施方式涉及一种带隙基准电路。第三实施方式在第二实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第三实施方式中，带隙基准电路外接一个预稳压器，该预稳压器将产生的与电源电压无关的电压VREG输出给所述带隙基准电路，如图7所示。

[0064] 本领域技术人员可以理解，带隙基准电压源的另一个重要指标就是电源抑制(PSR)特性，它反映了输出电压随电源电压变化的程度，PSR越高，输出基准电压受电源电压波动的影响越小，反之，则越大。

[0065] 在本实施方式中，首先利用共源共栅(cascode)结构，可使电路的低频PSR提高到了80dB左右。并且进一步地，引入了预稳压器(Pre-Regulator)，可使低频PSR从80dB提高到了127dB。即使得该带隙基准电路在保证低温度系数的同时，还能获得更高的电源抑制特性。由于预稳压器的技术已是本领域的公知技术，因此关于预稳压器的具体原理在此不再赘述。

[0066] 本实施方式的仿真结果显示，整个电路的电源抑制比在tt工艺角下，10Hz达到-127.5dB，1KHz达到-121.4dB，100KHz时达到-63dB。如图8所示，电源抑制特性相对现有的带隙基准电路而言得到了大大提升。需要说明的是，图8中的曲线说明标记，如ss，-110.8dB中的“-110.8dB”表示电源抑制(PSR)特性。

[0067] 本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。