半导体器件制造方法

摘要

一种半导体器件制造方法，包括：在半导体衬底上形成导电膜；在所述导电膜上形成第一铁电膜；在所述第一铁电膜上形成非晶态第二铁电膜；在所述第二铁电膜上形成含钌的过渡金属氧化物材料膜；在所述过渡金属氧化物材料膜上形成第一导电金属氧化物膜，而不将所述过渡金属氧化物材料膜暴露于空气；对所述第二铁电膜进行退火并使其结晶化；以及图案化所述第一导电金属氧化物膜、所述第一铁电膜、所述第二铁电膜以及所述导电膜以形成铁电电容器。本发明能够改善铁电电容器的反转电荷量以及压印特性，并且强化包括该铁电电容器的半导体器件的特性。

权利要求

1.一种半导体器件制造方法，所述方法包括：

在半导体衬底上形成绝缘膜；

在所述绝缘膜上形成导电膜；

在所述导电膜上形成第一铁电膜；

在所述第一铁电膜上形成非晶态第二铁电膜；

在所述第二铁电膜上形成含钌的非晶态过渡金属氧化物材料膜；

在所述非晶态过渡金属氧化物材料膜上形成第一导电金属氧化物膜，而不将所述过渡金属氧化物材料膜暴露于空气；

在形成所述第一导电金属氧化物膜之后，对所述第二铁电膜进行退火，以使所述第二铁电膜结晶化，并使所述第二铁电膜捕获所述过渡金属氧化物材料膜中的钌；

图案化所述第一导电金属氧化物膜以形成铁电电容器的顶电极；

图案化所述第一铁电膜和所述第二铁电膜以形成所述铁电电容器的电容器介电膜；以及图案化所述导电膜以形成所述铁电电容器的底电极。

2.根据权利要求1所述的半导体器件制造方法，其中，所述过渡金属氧化物材料膜的材料是当被结晶化时具有ABO3类型钙钛矿结构的过渡金属氧化物。

3.根据权利要求2所述的半导体器件制造方法，其中，所述过渡金属氧化物材料膜的材料是从由如下材料组成的组中选出的任意一种：SrRuO3、CaRuO3、BaRuO3、La4Ru2O10、LaSrCoRuO3、LaSrRuO3以及LaSrMnRuO3。

4.根据权利要求1所述的半导体器件制造方法，其中，在形成所述过渡金属氧化物材料膜时，通过溅射来形成所述过渡金属氧化物材料膜，并且在完成膜的形成时所述过渡金属氧化物材料膜处于非晶状态。

5.根据权利要求4所述的半导体器件制造方法，其中，在形成所述过渡金属氧化物材料膜时，将衬底温度设定为等于或高于20℃并且等于或低于350℃。

6.根据权利要求4所述的半导体器件制造方法，其中，形成所述过渡金属氧化物材料膜时使用添加了氧化铋的溅射靶。

7.根据权利要求4所述的半导体器件制造方法，其中，在形成所述过渡金属氧化物材料膜时，通过使用去除了氧气的溅射气体来实施所述溅射。

8.根据权利要求1所述的半导体器件制造方法，其中，在形成所述过渡金属氧化物材料膜时，将所述过渡金属氧化物材料膜形成为厚度等于或大于0.5nm且等于或小于3.0nm。

9.根据权利要求1所述的半导体器件制造方法，其中，在含氧气氛中进行所述第二铁电膜的退火和结晶化。

10.根据权利要求9所述的半导体器件制造方法，其中，在所述含氧气氛中氧气的流量比等于或大于1％且等于或小于10％。

11.根据权利要求1所述的半导体器件制造方法，其中，在形成所述第一导电金属氧化物膜时，将衬底温度设定为等于或高于150℃且等于或低于350℃。

12.根据权利要求1所述的半导体器件制造方法，所述方法还包括：在所述第一导电金属氧化物膜上形成第二导电金属氧化物膜，所述第二导电金属氧化物膜中氧的组成比大于所述第一导电金属氧化物膜。

13.根据权利要求12所述的半导体器件制造方法，其中，所述第一导电金属氧化物膜和所述第二导电金属氧化物膜中每一个均是由氧化铱制成。

14.根据权利要求1所述的半导体器件制造方法，其中，所述第一铁电膜和所述第二铁电膜中每一个的材料当被结晶化时均是ABO3类型铁电氧化物。

15.一种半导体器件制造方法，所述方法包括：

在半导体衬底上形成绝缘膜；

在所述绝缘膜上形成导电膜；

在所述导电膜上形成第一铁电膜；

在所述第一铁电膜上形成含铱和钌的非晶态第二铁电膜；

在所述第二铁电膜上形成第一导电金属氧化物膜；

在形成所述第一导电金属氧化物膜之后，对所述第二铁电膜进行退火并使其结晶化；

图案化所述第一导电金属氧化物膜以形成铁电电容器的顶电极；

图案化所述第一铁电膜和所述第二铁电膜以形成所述铁电电容器的电容器介电膜；以及图案化所述导电膜以形成所述铁电电容器的底电极。

16.根据权利要求15所述的半导体器件制造方法，其中，在形成所述第二铁电膜时，使用添加了铱和钌的溅射靶通过溅射来形成所述第二铁电膜。

17.根据权利要求15所述的半导体器件制造方法，其中，使用当被结晶化时具有与所述第一铁电膜相同的晶体结构的材料作为所述第二铁电膜的材料。

18.根据权利要求17所述的半导体器件制造方法，其中，所述第一铁电膜和所述第二铁电膜中每一个的材料当被结晶化时均是ABO3类型铁电氧化物。

19.根据权利要求15所述的半导体器件制造方法，所述方法还包括：在所述第一导电金属氧化物膜上形成第二导电金属氧化物膜，所述第二导电金属氧化物膜中氧的组成比大于所述第一导电金属氧化物膜。

20.根据权利要求19所述的半导体器件制造方法，其中，所述第一导电金属氧化物膜和所述第二导电金属氧化物膜中每一个均是由氧化铱制成。

说明书

半导体器件制造方法

技术领域

[0001] 本文讨论的实施例涉及一种半导体器件制造方法。

背景技术

[0002] 在即使是断电后仍然能够保持数据的各种非易失性存储器中，包括铁电电容器的铁电随机存取存储器（FeRAM）高速地写数据并且可以在低电压下工作。

[0003] 铁电电容器包括由铁电物质制成的电容器介电膜。当将电压施加到底电极和顶电极之间时，在电容器介电膜中出现极化，并且数据被存储，所述电容器介电膜的极化方向被设定成“0”或“1”。

[0004] 尽管已经提出了各种结构的铁电电容器来改善FeRAM的特性，然而它们仍然具有改善的空间。

[0005] 例如，已经提出了用于形成锆钛酸铅（PZT）膜形作为电容器介电膜然后在PZT膜上形成包含RuO2的顶电极的方法。然而，在这种方法中，顶电极中的钌扩散进入PZT膜。结果是，在PZT膜和顶电极之间的界面附近在PZT膜中形成顺电层，在该顺电层中铁电物质已经变为顺电物质。这减小了具有铁电特性的PZT膜部的厚度。

[0006] 而且，顺电层的存在造成了这样的问题：由于顺电层对于电压的吸收，施加到铁电电容器上的电压没有被有效地施加到PZT膜上。

[0007] 同时，还提出了一种方法，其中形成PZT膜作为电容器介电膜，在该电容器介电膜上形成SRO（SrRuO3），然后在该SRO膜上形成顶电极。根据该方法，PZT膜和顶电极之间的界面中氧不足被SRO膜抵消。

[0008] 然而，由于SRO膜高度吸湿且吸收空气中的湿气，因而该湿气可能还原PZT膜并导致PZT膜的铁电特性恶化。特别地，在该方法中，在形成SRO膜之后直到形成顶电极的时间段里衬底暴露在空气中，进而由于SRO膜吸收湿气而导致PZT膜出现严重恶化。

[0009] 【专利文献1】日本特开专利公开号10-173142

[0010] 【专利文献2】日本特开专利公开号2008-270596

[0011] 【专利文献3】日本特开专利公开号2006-302975

[0012] 【专利文献4】日本特开专利公开号2009-94200

发明内容

[0013] 本发明的目的是在半导体器件制造方法中防止包括在铁电电容器中的铁电膜的铁电特性恶化。

[0014] 根据本公开内容的一个方案，一种半导体器件制造方法包括：在半导体衬底上形成绝缘膜；在所述绝缘膜上形成导电膜；在所述导电膜上形成第一铁电膜；在所述第一铁电膜上形成非晶态第二铁电膜；在所述第二铁电膜上形成含钌的过渡金属氧化物材料膜；在所述过渡金属氧化物材料膜上形成第一导电金属氧化物膜，而不将所述过渡金属氧化物材料膜暴露于空气；在形成所述第一导电金属氧化物膜之后，对所述第二铁电膜进行退火并使其结晶化；图案化所述第一导电金属氧化物膜以形成铁电电容器的顶电极；图案化所述第一铁电膜和所述第二铁电膜以形成所述铁电电容器的电容器介电膜；以及图案化所述导电膜以形成所述铁电电容器的底电极。

[0015] 而且，根据本公开内容的另一个方案，一种半导体器件制造方法包括：在半导体衬底上形成绝缘膜；在所述绝缘膜上形成导电膜；在所述导电膜上形成第一铁电膜；在所述第一铁电膜上形成含铱和钌的非晶态第二铁电膜；在所述第二铁电膜上形成第一导电金属氧化物膜；在形成所述第一导电金属氧化物膜之后，对所述第二铁电膜进行退火并使其结晶化；图案化所述第一导电金属氧化物膜以形成铁电电容器的顶电极；图案化所述第一铁电膜和所述第二铁电膜以形成所述铁电电容器的电容器介电膜；以及图案化所述导电膜以形成所述铁电电容器的底电极。

附图说明

[0016] 图1以放大截面图的形式示出铁电电容器；

[0017] 图2A到图2W示出根据第一实施例的半导体器件制造过程中的截面图；

[0018] 图3是示出根据第一实施例的半导体器件制造方法的基本步骤的流程图；

[0019] 图4是通过进行二次离子质谱以测量在根据比较例的铁电电容器中所含元素深度方向分布而获得的曲线图（1）；

[0020] 图5是通过进行二次离子质谱以测量在根据第一实施例而制造的铁电电容器中所含元素深度方向分布而获得的曲线图（1）；

[0021] 图6是通过进行二次离子质谱以测量在根据比较例的铁电电容器中所含元素深度方向分布而获得的曲线图（2）；

[0022] 图7是通过进行二次离子质谱以测量在根据第一实施例而制造的铁电电容器中所含元素深度方向分布而获得的曲线图（2）；

[0023] 图8是通过进行二次离子质谱以单独研究铁电电容器中钌的分布而获得的曲线图；

[0024] 图9是基于从观察根据第一实施例的铁电电容器中第一导电金属氧化物膜和电容器介电膜之间的界面附近所获得的图像而描绘的图，该观察是使用扫描透射电子显微镜而进行的；

[0025] 图10是通过进行能量弥散X射线谱来研究与图9中相同部分的钌原子分布而获得的图；

[0026] 图11是通过进行二次离子质谱来单独研究铁电电容器中铱的分布而获得的曲线图；

[0027] 图12是通过研究根据第一实施例的铁电电容器中反转电荷量而获得的曲线图；

[0028] 图13是通过研究第一实施例中形成第一导电金属氧化物膜时的衬底温度和铁电电容器中的反转电荷量之间的关系而获得的曲线图；

[0029] 图14是通过研究第一实施例和比较例每一个中施加到铁电电容器的电压与铁电电容器中的反转电荷量之间的关系而获得的曲线图；

[0030] 图15是通过研究第一实施例和比较例每一个中的铁电电容器的疲劳特性而获得的曲线图；

[0031] 图16是通过研究第一实施例和比较例每一个中的铁电电容器的压印特性而获得的曲线图；

[0032] 图17是通过计算第一实施例和比较例每一个中的铁电电容器的Q3比率而获得的曲线图；

[0033] 图18是示出在图16中烘烤时间在50×103小时的情况下可能的Q3值的曲线图；

[0034] 图19A到图19E示出根据第二实施例的半导体器件制造过程中的截面图；以及[0035] 图20A到图20R示出根据第三实施例的半导体器件在制造过程中的截面图。

具体实施方式

[0036] 在描述实施例之前，作为基础，对初步问题进行描述。

[0037] 当顶电极的材料扩散进入铁电电容器的电容器介电膜时，形成了对于电容器介电膜的铁电特性没有贡献的顺电层（paraelectric layer）。下文中，对于形成了这种顺电物质的铁电电容器进行描述。

[0038] 图1以放大截面图的形式示出铁电电容器。

[0039] 铁电电容器Q0包括底电极1、电容器介电膜4以及顶电极7。

[0040] 其中，例如，可以形成取向为（111）方向的铂膜作为底电极1。

[0041] 此外，电容器介电膜4包括依序形成的第一铁电膜2和第二铁电膜3，这两层膜均是由PZT制成。

[0042] 顶电极7包括依序形成的由氧化铱制成的第一导电金属氧化物膜5、以及由氧的组成比大于第一导电金属氧化物膜5的氧化铱制成的第二导电金属氧化物膜6。

[0043] 注意，图1中的虚线示意性描绘膜中的晶粒。

[0044] 为了制造铁电电容器Q0，形成非晶态第二铁电膜3，在第二铁电膜3上形成第一导电金属氧化物膜5，并在含氧气氛中经由第一导电金属氧化物膜5对第二铁电膜3进行退火。

[0045] 因而，通过来自退火过程中的热量使得第二铁电膜3结晶化，并且经由第一导电金属氧化物膜5向第二铁电膜3提供氧来抵消它的氧不足。

[0046] 而且，通过在非晶态且均匀（even）的第二铁电膜3上形成第一导电金属氧化物膜5，从第一导电金属氧化物膜5中扩散的大部分铱被第二铁电膜3吸收。因此，可以防止铱扩散进入第一铁电膜2的晶界，从而在电容器介电膜4中没有产生由于铱导致的泄漏路径。

[0047] 因而，双层的电容器介电膜4在抑制铁电电容器Q0的泄漏电流方面是有优势的。

[0048] 然而，在第二铁电膜3中顶电极7的大量铱已经扩散进入的部分，铁电物质变为顺电物质以形成顺电层3a。该顺电层3a也称作死层，并且对于电容器介电膜4的铁电特性没有贡献。事实上，该顺电层3a使得电容器介电膜4具有铁电特性的部分变薄，这降低了诸如铁电电容器Q0的反转电荷量（amount of charge reversal）之类的铁电特性。

[0049] 近年来FeRAM已经以较低的电压工作。然而，即使具有低的工作电压，为了防止待由底电极1和顶电极7施加到电容器介电膜4上的电场强度降低，形成薄的电容器介电膜4是有利的。然而，使电容器介电膜4变薄增大了电容器介电膜4中顺电层3a的比率，因而铁电电容器Q0的铁电特性恶化甚至变得更加严重。

[0050] 以下，对于可以抑制这种顺电层形成的半导体器件制造方法进行描述。

[0051] （第一实施例）

[0052] 图2A到图2W示出根据第一实施例的半导体器件制造过程中的截面图。

[0053] 该半导体器件是平面FeRAM，并且是按照以下的方式制造的。

[0054] 首先，对用于获取图2A示出的截面结构的工艺进行描述。

[0055] 一开始，在n型或p型硅衬底10的表面上形成用于绘出晶体管有源区域的浅沟槽隔离（STI）槽，并且在该槽中填充例如氧化硅之类的绝缘膜以形成元件隔离绝缘膜11。注意，硅衬底10是半导体衬底的一个示例。

[0056] 此外，元件隔离结构不限于STI，也可以通过局部硅氧化（LOCOS）来形成元件隔离绝缘膜11。

[0057] 然后，在将p型杂质引入硅衬底10的有源区域以形成p阱12之后，热氧化有源区域的表面以形成用作栅绝缘膜14的热氧化膜。

[0058] 接下来，在硅衬底10的整个顶表面上形成厚度大约是200nm的多晶硅膜，并通过光刻图案化该多晶硅膜以形成栅极(gate electrode)15。

[0059] 在p阱12上，布置两个栅极15，这两个栅极15几乎彼此平行且之间具有间隙。栅极15变为字线（word line）的一部分。

[0060] 栅极15不限于多晶硅膜。代替多晶硅膜，可以依序形成厚度大约是50nm的非晶态硅膜和厚度大约是150nm的硅化钨膜。

[0061] 之后，使用栅极15作为掩模通过离子注入将诸如磷之类的n型杂质引入硅衬底10中每个栅极15两侧以形成第一到第三源极延伸部和漏极延伸部16a到16c。

[0062] 然后，在硅衬底10的整个顶表面上形成绝缘膜，并回蚀刻该绝缘膜，剩下的绝缘膜作为栅极15附近的绝缘侧壁17。例如，通过化学气相沉积（CVD）形成氧化硅膜作为绝缘膜。

[0063] 随后，通过使用绝缘侧壁17和栅极15作为掩模，将例如砷之类的另一种n型杂质通过离子注入而注入到硅衬底10中，以在硅衬底10中栅极15两侧形成第一到第三源极区域和漏极区域18a到18c。

[0064] 通过这些工艺，在硅衬底10的有源区域形成了包括栅绝缘膜14、栅极15、第一到第三源极区域和漏极区域18a到18c等的MOS晶体管TR。

[0065] 接下来，在通过溅射在硅衬底10的整个顶表面上形成诸如钴之类的耐火金属层之后，通过加热使耐火金属层与硅反应而在硅衬底10上形成耐火金属硅化物层19。在栅极15的表面部分也形成耐火金属硅化物层19，因而降低了栅极15的电阻。

[0066] 之后，通过湿蚀刻去除留在诸如元件隔离绝缘膜11之类的部分上的未反应耐火金属层。

[0067] 随后，在硅衬底10的整个顶表面上形成厚度大约是200nm的氮氧化硅膜以用作覆盖绝缘膜21。

[0068] 接下来，使用正硅酸乙酯（Tetraethyl orthosilicate，TEOS）气体通过等离子体CVD在覆盖绝缘膜21上形成厚度大约是1000nm的氧化硅膜以用作第一层间绝缘膜22之后，通过化学机械研磨（CMP）来研磨第一层间绝缘膜22的顶表面并使其平坦。在硅衬底10的平坦表面上这样研磨后的第一层间绝缘膜22的厚度大约是785nm。

[0069] 然后，通过借由光刻来图案化第一层间绝缘膜22，分别在第一到第三源极和漏极区域18a到18c上形成接触孔，并且分别在接触孔中形成第一到第三接触插塞23a到23c。

[0070] 形成第一到第三接触插塞23a到23c的方法没有特别的限制。在第一实施例中，通过在接触孔中依序制备胶膜和钨膜然后通过CMP研磨并去除第一层间绝缘膜22表面上的这些膜的多余部分来形成第一到第三接触插塞23a到23c。例如，通过溅射依序制备厚度大约是30nm的钛膜和厚度大约是20nm的氮化钛膜来形成该胶膜。

[0071] 这样形成的第一到第三接触插塞23a到23c将电连接至分别位于第一到第三接触插塞23a到23c下方的第一到第三源极和漏极区域18a到18c。

[0072] 如以上所提及的，钨包括在第一到第三接触插塞23a到23c的材料中。钨很容易被氧化，当在工艺中被氧化时，导致接触不良(contact failure)。

[0073] 因而，在接下来的工艺中，如图2B所示，通过等离子体CVD形成氮氧化硅膜以用作氧化防止绝缘膜25来保护上述第一到第三接触插塞23a到23c免受氧化气氛的影响。在第一层间绝缘膜22上和第一到第三接触插塞23a到23c上形成厚度大约为100nm的氮氧化硅膜。

[0074] 而且，在氧化防止绝缘膜25上使用TEOS气体通过等离子体CVD形成厚度大约是130nm的氧化硅膜以用作第一绝缘粘附膜26。

[0075] 注意，可以形成氮化硅膜代替氧化硅膜来用作第一绝缘粘附膜26。

[0076] 之后，为了除气（degasification），在衬底温度是650℃且处理时间是10分钟的条件下在氮气氛中对第一绝缘粘附膜26进行退火。

[0077] 然后，在退火之后，通过溅射在第一绝缘粘附膜26上形成厚度大约是20nm的氧化铝膜以用作第二绝缘粘附膜27。

[0078] 接下来，对用于获取图2C示出的截面结构的工艺进行描述。

[0079] 首先，通过溅射形成厚度是50nm到150nm的诸如铂膜之类的贵金属膜以用作导电膜31。

[0080] 导电膜31的膜形成条件没有特别的限制。在第一实施例中，通过在保持衬底温度处于350℃的同时将氩气作为溅射气体引入膜形成气氛中并且在大约1Pa的压强下以0.3kW的功率进行溅射来形成取向为（111）方向的导电膜31。

[0081] 注意，代替铂膜，也可以形成其他的膜，例如，铱膜、钌膜、氧化铱（IrO2）膜、氧化钌（RuO2）膜、氧化钯（PdOx）膜、氧化铂（PtOx）膜、SrRuO3膜，或者形成为单层膜的LaSrCoO3膜，或者是这些膜的层叠膜。

[0082] 然后，在衬底温度是30℃到100℃之间的条件下，通过RF溅射在导电膜31上形成第一铁电膜32。

[0083] 第一铁电膜32的材料没有特别的限制。在第一实施例中，形成厚度大约是30nm到150nm（例如，70nm）的其中添加了钙、锶和镧的PZT膜作为第一铁电膜32。

[0084] 可以通过在诸如氩气之类的惰性气体气氛中溅射CPSLZT靶来形成这样的PZT膜，CPSLZT靶是通过向PZT中添加钙、锶和镧而制成的。

[0085] 第一铁电膜32的最小厚度被设定为30nm，因为如果形成为更薄，则第一铁电膜32没有完全发挥它的铁电特性。同时，第一铁电膜32的最大厚度被设定为150nm，因为如果形成为更厚，则在后文提及的底电极和顶电极之间的间隙被扩大，待施加到第一铁电膜32上的电场被削弱，因而不能降低工作电压。

[0086] 此处，由于膜中的PZT没有被结晶化，因而通过溅射形成的第一铁电膜32的铁电特性弱。

[0087] 为此，在含氧气氛中对第一铁电膜32进行退火以使得PZT结晶化。这种退火也称作结晶化退火，在第一实施例中，在大约610℃的衬底温度下以及大约90秒的处理时间下进行这种结晶化退火。

[0088] 如虚线圈所示，通过该结晶化退火，在结晶化后的第一铁电膜32中出现PZT的晶界32x。

[0089] 因而，通过借由结晶化退火来使得非晶态第一铁电膜32结晶化，可以使得导电膜31和第一铁电膜32之间的界面平滑且平坦。

[0090] 注意，除了溅射之外的形成第一铁电膜32的方法包括：金属有机CVD（MOCVD）、溶胶凝胶处理（sol-gel processing）、金属有机分解（MOD）、化学溶液沉积（CSD）、CVD以及外延法。

[0091] 进一步地，第一铁电膜32的材料不限于前述提及的PZT，具有ABO3类型钙钛矿结构的任何铁电氧化物均可以用作第一铁电膜32的材料。除了前述提及的PZT之外，也可以使用通过将镧掺杂进入PZT而获得的PLZT作为这种材料。

[0092] 此外，可以使用Bi层化合物（Bi-layered compound）来作为第一铁电膜32的材料，该Bi层化合物例如是（Bi1-xRx）Ti3O12（R是稀有金属元素，其中0

[0093] 接下来，如图2D所示，使用CPSLZT靶通过RF溅射在第一铁电膜32上形成PZT膜以用作第二铁电膜33。通过使用CPSLZT靶，在形成第二铁电膜33时向该膜中添加了钙、锶和镧。而且，通过溅射而这样形成的第二铁电膜33没有被结晶化，而且在完成膜的形成时处于非晶状态。

[0094] 按照在后文提及的结晶化退火中取代第一铁电膜32的晶体的方式，第二铁电膜33从其底表面向上结晶化。此时，如果第二铁电膜33形成得过厚，则它也从其顶表面结晶化，进而其顶表面附近的结晶度恶化。

[0095] 而且，如果第二铁电膜33形成得较厚，则后文提及的底电极和顶电极之间的间隙扩大，通过这些电极待施加到第一铁电膜32上的电场被削弱，因而难以通过该电场来极化第一铁电膜32。

[0096] 为了防止这种结晶度恶化和电场强度降低，优选的是，第二铁电膜33形成为尽可能薄，例如厚度是大约5nm到20nm，或者更优选的是10nm到15nm。最小厚度设定为5nm，因为如果形成为更薄，则第二铁电膜33没有完全发挥它抑制泄漏电流的功能。

[0097] 注意，除了溅射之外的形成非晶态第二铁电膜33的方法包括化学溶液沉积（CSD）和CVD。

[0098] 此外，第二铁电膜33的材料也没有特别的限制。然而，优选的是，可以形成由与第一铁电膜32相同的材料制成且具有与第一铁电膜32相同的晶体结构的膜来用作第二铁电膜33，从而第二铁电膜33可以取代第一铁电膜32的晶体。

[0099] 例如，在第一铁电膜是ABO3类型铁电氧化物的情况下，优选的是，使用由相同材料制成的ABO3类型铁电氧化物作为第二铁电膜33的材料。

[0100] 类似地，在第一铁电膜32是Bi层化合物的情况下，优选的是，使用由相同材料制成的Bi层化合物作为第二铁电膜33的材料。

[0101] 随后，如图2E所示，通过DC溅射，在第二铁电膜33上形成厚度大约是0.5nm到3.0nm的非晶态SRO膜以用作过渡金属氧化物材料膜34。最小厚度设定为0.5nm，因为如果形成为更薄，则衬底表面内过渡金属氧化物材料膜34的厚度变化变大。同时，其最大厚度设定为3.0nm，因为如果形成为更厚，则过渡金属氧化物材料膜34中的锶、钌等过度扩散进入第一铁电膜32或第二铁电膜33中，并且可能导致这些膜的铁电特性恶化。

[0102] 过渡金属氧化物材料膜34的膜形成条件没有特别的限制。在第一实施例中，在如下的条件下形成过渡金属氧化物材料膜34：使用直径大约是300mm的SRO陶瓷靶，溅射功率是0.35kW，腔中的压强是0.5Pa，膜形成时间是10到42秒。

[0103] 当向用于过渡金属氧化物材料膜34的溅射气体中添加了氧气时，膜形成速度降低而且过渡金属氧化物材料膜34的膜质量恶化。因此，优选的是，通过使用其中氧气被去除了的氩气作为溅射气体来进行前文提及的DC溅射。

[0104] 如后文提及的，过渡金属氧化物材料膜34具有促使适当数量的原子（例如锶、钌等）扩散进入第二铁电膜33的作用。为了促进这些原子的扩散，优选的是，形成非晶状态的过渡金属氧化物材料膜34，而不是结晶化该过渡金属氧化物材料膜34并稳定化其膜质量。

[0105] 过渡金属氧化物材料膜34的结晶状态依赖于它的形成温度。在形成过渡金属氧化物材料膜34的衬底温度高于350℃的情况下，通过热处理使得该膜中的SRO结晶化，因而打乱了膜的取向。因而，在第一实施例中，形成过渡金属氧化物材料膜34时的衬底温度设定为室温（20℃）到350℃，或者更优选的是50℃到70℃，例如60℃，进而形成非晶状态的过渡金属氧化物材料膜34。

[0106] 此外，优选的是，向形成过渡金属氧化物材料膜34中使用的SRO靶添加重量比大约是2%的氧化铋（Bi2O3）。可以清楚的是，通过这样添加氧化铋，过渡金属氧化物材料膜34的密度增大并且它的膜质量得到了改善。

[0107] 而且，过渡金属氧化物材料膜34的材料也不限于SRO，当结晶化后具有ABO3类型钙钛矿结构的任何过渡金属氧化物均可以用来作为过渡金属氧化物材料膜34的材料。除了SRO之外，可以使用CaRuO3、BaRuO3、La4Ru2O10、LaSrCoRuO3、LaSrRuO3以及LaSrMnRuO3作为这样的材料。

[0108] 由于所形成的用作过渡金属氧化物材料膜34的SRO膜高度吸湿，因而当暴露在空气中时，过渡金属氧化物材料膜34吸收湿气。该湿气还原了第一铁电膜32和第二铁电膜33，并且造成这些铁电膜的铁电特性恶化。

[0109] 为此，在第一实施例中，将半导体衬底10布置在压强减小的气氛中，而不把它从用来形成该过渡金属氧化物材料膜34的半导体制造装置中取出。因而，进行接下来的工艺而不会将过渡金属氧化物材料膜34暴露于空气。

[0110] 在该工艺中，如图2F所示，通过反应溅射在过渡金属氧化物材料膜34上形成氧化铱膜以用作第一导电金属氧化物膜35，其中在包括氧气和氩气的混合气氛中溅射铱靶。

[0111] 形成第一导电金属氧化物膜35时的衬底温度没有特别的限制。然而，注意，当衬底温度低于150℃时，第一导电金属氧化物膜35包括非晶态氧化铱和结晶化氧化铱的混合物。如果在以下的工艺中向处于这种状态的第一导电金属氧化物膜35加热，则由非晶状态而来的结晶化氧化铱与已经结晶化的氧化铱之间出现晶粒尺寸差异，使得第一导电金属氧化物膜35中的晶粒不均匀。

[0112] 通过这种不均匀晶粒，从第一导电金属氧化物膜35扩散进入第二铁电膜33的铱的数量变化，并且担心可能在第二铁电膜33中局部形成由于铱导致的非晶态层。为此，优选的是，将前文提及的衬底温度设定为150℃或更高，从而在形成第一导电金属氧化物膜35时整个第一导电金属氧化物膜35被结晶化。

[0113] 同时，当前文提及的衬底温度高于350℃时，氧化铱生长异常并且造成缺陷，例如在第一导电金属氧化物膜35和过渡金属氧化物材料膜34之间的界面中的造成孔。因而，衬底温度优选地设定为350℃或更低。

[0114] 考虑到上述内容，在第一实施例中，通过将衬底温度设定为300℃、将膜形成时间设定为大约8秒且将膜形成压强设定为大约2.0Pa来形成第一导电金属氧化物膜35。此外，氩气流量大约是140sccm，氧气的流量大约是60sccm，溅射功率大约是1kW。

[0115] 注意，从第一导电金属氧化物膜35扩散进入第二铁电膜33中的铱的数量被认为是依赖于第一导电金属氧化物膜35中包含的氧化铱（IrOx）中氧的组成比x，该组成比越小，越能抑制铱扩散。因此，在该工艺中，优选的是，控制氧气和氩气之间的流量比（flow ratio）以将前文提及的氧的组成比x设定为小于2(这是理想配比成分(stoichiometric composition))的值，例如大约是1.9。

[0116] 注意，除了前文提及的氧化铱之外，也可以使用钌、铑（Rh）、铼（Re）、锇（Os）以及钯（Pd）中任意一种的氧化物来作为第一导电金属氧化物膜32的材料。

[0117] 之后，如图2G所示，作为对于非晶态第二铁电膜33的结晶化退火，在包括氩气和氧气的混合气氛中进行快速热退火（RTA）大约120秒。

[0118] 通过该处理，过渡金属氧化物材料膜34中的钌以及第一导电金属氧化物膜35中适当数量的铱扩散进入第二铁电膜33中，第二铁电膜33从非晶状态结晶化，并且在第二铁电膜33中出现PZT晶粒边界33x。

[0119] 尽管PZT具有ABO3类型钙钛矿结构，然而通过前文提及的热扩散，PZT的B位置被钌或铱取代，因而钌和铱并入了PZT的晶体中。

[0120] 因此，即使是通过钌和铱的热扩散，第二铁电膜33的ABO3类型钙钛矿结构仍然得以维持。因而，第二铁电膜33中的铁电物质没有变为顺电物质，因而可以防止形成图1所示的顺电层3a。

[0121] 此外，通过热扩散的钌和铱，补偿了第二铁电膜33中PZT的晶体缺陷，进而改善了第二铁电膜33的压印特性（imprint characteristic）。

[0122] 而且，由于第二铁电膜33是以钌和铱并入其中的方式结晶化，因而没有供大量的铱从第一导电金属氧化物膜35扩散进入第二铁电膜33的空间。而且，通过过渡金属氧化物材料膜34使得第二铁电膜33与第一导电金属氧化物膜35分离也可以防止铱从第一导电金属氧化物膜35过度扩散进入第二铁电膜33。

[0123] 结果是，即使当在以下工艺中加热第一导电金属氧化物膜35时，第一导电金属氧化物膜35中的铱将扩散进入第二铁电膜33或第一铁电膜32中也是不太可能的，因而在这些铁电膜32、33中没有形成由于铱导致的顺电层。

[0124] 进一步地，由于第二铁电膜33被结晶化，其中没有形成顺电层，因而使得第二铁电膜33和第一导电金属氧化物膜35之间的界面平滑而且平坦。与粗糙界面相比较，平坦界面在防止膜中元素的相互扩散方面是高度有效的。因而，甚至可以更有效地防止第一导电金属氧化物膜35中的铱扩散进入第二铁电膜33。

[0125] 而且，该结晶化退火还具有强化第二铁电膜33和第一导电金属氧化物膜35之间的粘附性的效果。

[0126] 然而，注意，当在结晶化退火时衬底温度低时，第一铁电膜33和第一导电金属氧化物膜35之前的界面的形状在衬底面内变得不均匀，这样在铁电电容器中反转电荷量变化。此外，当在低衬底温度下进行结晶化退火时，难以激发钌和铱热扩散进入第二铁电膜33中。

[0127] 因此，优选的是，在高的衬底温度下进行结晶化退火，例如大约700℃到750℃，或者更优选的是，大约725℃。

[0128] 此外，如果在退火气氛中氧气的比率超过10%的流量比，则在第一导电金属氧化物膜35中的氧化铱可能异常氧化。同时，如果氧气的流量比是0.5%或更低，则在第一导电金属氧化物膜35中氧化铱所含的氧流入退火气氛中，并且第一导电金属氧化物膜35变得过度氧不足。

[0129] 因此，在第一实施例中，氩气的流量是选自1500sccm到3000sccm的范围，氧气的流量是选择10sccm到100sccm的范围，以使得氧气的流率不小于1%且不大于10%。如果在第一导电金属氧化物膜35中发生严重的氧不足，则为了在前文提及的0.5%的比率上添加余量（allowance），将最小流量比设定为1%。

[0130] 注意，通过将退火气氛中的氧经由第一导电金属氧化物膜35供应到第二铁电膜33，在该工艺中的结晶化退火还用来补偿第二铁电膜33中的氧不足。

[0131] 为此，为了维持第一导电金属氧化物膜35的氧渗透性（oxygen permeability），优选的是，将第一导电金属氧化物膜35形成为尽可能薄，例如大约10nm到70nm，更优选的是大约20nm到50nm，或者进一步更优选的是大约25nm。

[0132] 接下来，如图2H所示，通过反应溅射，在第一导电金属氧化物膜35上形成厚度大约是70nm到200nm（例如150nm）的氧化铱膜以用作第二导电金属氧化物膜36。

[0133] 在反应溅射中，使用铱靶，并使用包括氧气和氩气的混合气体作为溅射气体。溅射气体的压强是大约0.8Pa，并且溅射功率是大约1.0kW。此外，膜形成时间是大约59秒。

[0134] 第二导电金属氧化物膜36中氧化铱（IrOy）的组成比没有特别的限制。然而，优选的是，第二导电金属氧化物膜36具有满足y>x的组成比，其中第一导电金属氧化物膜35中的氧化铱通过通用分子式IrOx来表示，更优选的是，具有y为2的理想配比成分。

[0135] 通过这样增大组成比y，强化了第二导电金属氧化物膜36阻止氢扩散的能力。因此，可以阻止第一铁电膜32和第二铁电膜33被氢还原。

[0136] 通过使得溅射气体中氧气的流量比比形成第一导电金属氧化物膜35时的大，可以使得组成比y大于组成比x。在第一实施例中，这是通过将氩气的流量设定为大约100sccm并将氧气的流量设定为大约100sccm来实现的。

[0137] 在这样增大组成比y情况下，优选的是，将形成第二导电金属氧化物膜36时的衬底温度设定为10℃到100℃，或者更优选的是50℃到75℃，从而第二导电金属氧化物膜36中氧化铱的晶粒尺寸变得不统一。结果是，第二导电金属氧化物膜36的晶界中的空隙变窄，进而阻止外部的氢穿过这些空隙而到达第二铁电膜33。因此，可以防止第二铁电膜33由于氢而被还原并恶化。

[0138] 而且，为了强化第二导电金属氧化物膜36防止氢扩散的能力，优选的是，将第二导电金属氧化物膜36形成为比第一导电金属氧化物膜35更厚。

[0139] 注意，除了前文提及的氧化铱，也可以使用钌、铑、铼、锇以及钯中任意一种的氧化物来作为第二导电金属氧化物膜36的材料。

[0140] 之后，通过清洗去除当形成第一铁电膜32和第二铁电膜33时已经附着至半导体衬底10背表面的PZT。

[0141] 接下来，如图2I所示，通过溅射在第二导电金属氧化物膜36上形成厚度大约是30nm的氮化钛膜以用作硬掩模37。

[0142] 该硬掩模37没有特别的限制，只要它是蚀刻率低于抗蚀剂的蚀刻率的膜即可。代替该氮化钛膜，例如可以形成如下的膜来作为该硬掩模37：TiON膜、TiOx膜、TaOx膜、TaON膜、TiAlOx膜、TaAlOx膜、TiAlON膜、TaAlON膜、TiSiON膜、TaSiON膜、TiSiOx膜、TaSiOx膜、AlOx膜、ZrOx膜等。

[0143] 进一步地，将光致抗蚀剂涂敷到硬掩模37上，并且将该光致抗蚀剂曝光并显影以形成具有电容器顶电极形状的第一抗蚀剂图案38。

[0144] 然后，如图2J所示，通过使用第一抗蚀剂图案38作为掩模来干蚀刻硬掩模37，从而图案化硬掩模37以形成电容器顶电极的形状。

[0145] 在未示出的电感耦合等离子体（ICP）蚀刻腔中进行干蚀刻，向该腔中供应包括氯气和氩气的混合气体作为蚀刻气体。

[0146] 接下来，如图2K所示，通过使用硬掩模37和第一抗蚀剂图案38作为掩模来在前文提及的ICP蚀刻腔中干蚀刻第一导电金属氧化物膜35和第二导电金属氧化物膜36，以形成顶电极36a。

[0147] 如同蚀刻硬掩模37的情形那样，使用包括氯气和氩气的混合气体作为用于蚀刻的蚀刻气体。

[0148] 然后，在通过灰化去除第一抗蚀剂图案38后，通过干蚀刻去除硬掩模37。

[0149] 注意，在去除硬掩模37之后，可以在含氧气氛中对第一铁电膜32和第二铁电膜33进行退火，从而可以恢复被损坏的膜。这种退火称作恢复退火。

[0150] 在第一实施例中，在衬底温度是600℃到700℃的条件下进行这种恢复退火大约40分钟。

[0151] 随后，如图2L所示，将光致抗蚀剂涂敷到硅衬底10的整个顶表面上，将光致抗蚀剂曝光和显影以形成具有电容器介电膜形状的第二抗蚀剂图案41。

[0152] 进一步地，通过使用第二抗蚀剂图案41作为掩模，干蚀刻第一铁电膜31和第二铁电膜33，第一铁电膜32和第二铁电膜33的剩余物形成电容器介电膜32a。

[0153] 之后，通过灰化去除第二抗蚀剂图案41。

[0154] 然后，在衬底温度是300℃到650℃的条件下，在含氧气氛中对电容器介电膜32a进行恢复退火，处理时间为30到120分钟。

[0155] 接下来，如图2M所示，通过RF磁控管溅射形成厚度是20nm到50nm的氧化铝膜以用作第一保护绝缘膜42，用来保护电容器介电膜32a免受诸如氢之类的还原性气氛的影响。

[0156] 随后，如图2N所示，在含氧气氛中对电容器介电膜32a进行恢复退火，从而电容器介电膜32a可以从形成第一保护绝缘膜42时造成的损坏中恢复。

[0157] 例如，在衬底温度是400℃到600℃且处理时间是30到120分钟的条件下进行恢复退火。

[0158] 接下来，如图2O所示，将光致抗蚀剂涂敷到第一保护绝缘膜42上，将该光致抗蚀剂曝光并显影以形成具有电容器底电极形状的第三抗蚀剂图案44。

[0159] 然后，通过使用第三抗蚀剂图案44作为掩模，干蚀刻第一保护绝缘膜42和导电膜31，导电膜31的剩余物形成底电极31a。此外，留下第一保护绝缘膜42以覆盖电容器介电膜32a和顶电极36a。

[0160] 之后，通过灰化去除第三抗蚀剂图案44。

[0161] 通过这些工艺，在硅衬底10上形成了通过依序层叠底电极31a、电容器介电膜32a以及顶电极36a而制成的铁电电容器Q。

[0162] 随后，如图2P所示，在含氧气氛中对第一保护绝缘膜42进行退火，从而附着到第一保护绝缘膜42的湿气以及第三抗蚀剂图案44的残余物之类杂质可以被蒸发掉。

[0163] 尽管退火条件没有特别的限制，然而，在第一实施例中，在衬底温度是300℃到400℃且处理时间是30到120分钟的条件下进行退火。

[0164] 接下来，如图2Q所示，在硅衬底10的整个顶表面上形成另一氧化铝膜以用作第二保护绝缘膜45，以保护电容器介电膜32a避免受到还原物质的影响。

[0165] 用于形成第二保护绝缘膜45的方法没有特别的限制。在第一实施例中，通过RF磁控管溅射形成厚度大约为10nm到30nm（例如20nm）的第二保护绝缘膜45。

[0166] 此处，如果通过溅射形成第二保护绝缘膜45，则在形成第二保护绝缘膜45时电容器介电膜32a可能被损坏。

[0167] 为此，在接下来的工艺中，如图2R所示，通过在含氧气氛中对电容器介电膜32a进行恢复退火来修复（restore）被损坏的电容器介电膜32a。

[0168] 例如，在衬底温度是500℃到700℃并且处理时间是30到120分钟的条件下进行恢复退火。

[0169] 接下来，对用于获取图2S示出的截面结构的工艺进行描述。

[0170] 首先，使用TEOS气体作为反应气体，通过等离子体CVD，在第二保护绝缘膜45上形成厚度大约是1400nm的氧化硅膜以用作第二层间绝缘膜49。第二层间绝缘膜49的顶表面具有反映电容器Q形状的不平整部（irregularity）。为了去除该不平整部，通过CMP研磨第二层间绝缘膜49的顶表面并使其平坦。

[0171] 注意，在CMP之后，通过在N2O等离子体气氛中退火，可以使第二层间绝缘膜49脱水。

[0172] 然后，通过溅射或CVD在第二层间绝缘膜49上形成厚度为20nm到50nm的氧化铝膜以用作第三保护绝缘膜50，该第三保护绝缘膜50用来保护电容器Q避免受到以下处理中产生的氢和湿气的影响。

[0173] 进一步地，通过使用TEOS气体的等离子体CVD，在第三保护绝缘膜50上形成厚度是大约300nm的氧化硅膜以作为盖部绝缘膜51。

[0174] 随后，如图2T所示，将光致抗蚀剂涂敷到盖部绝缘膜51上，并将该光致抗蚀剂曝光和显影以形成包括第一和第二孔状窗口53a和53b的第四抗蚀剂图案53。

[0175] 然后，通过使用包括C4F8、Ar、O2以及CO的混合气体作为蚀刻气体，从盖部绝缘膜51经由窗口53a和53b到第一保护绝缘膜42进行干蚀刻。因而，在顶电极36a上形成第一孔49a，在底电极31a的接触区域上形成第二孔49b。

[0176] 在蚀刻之后，去除第四抗蚀剂图案53。

[0177] 接下来，如图2U所示，将光致抗蚀剂涂敷到盖部绝缘膜51上，并将该光致抗蚀剂曝光和显影以形成第五抗蚀剂图案54，该第五抗蚀剂图案54包括形成在第一到第三接触插塞23a到23c中每一个上的第三孔状窗口54a。注意，第一和第二孔49a和49b被第五抗蚀剂图案54覆盖。

[0178] 然后，从盖部绝缘膜51经由第三窗口54a到氧化防止绝缘膜25进行干蚀刻，从而分别在第一到第三接触插塞23a到23c上方形成第三到第五孔49c到49e。

[0179] 在等离子体蚀刻装置中进行这种蚀刻，在该装置中使用包括C4F8、Ar、O2以及CO的混合气体作为蚀刻气体。在蚀刻中，氧化防止绝缘膜25用作停止膜，蚀刻停止于氧化防止绝缘膜25处。

[0180] 此外，使用包括CHF3、Ar以及O2的混合气体作为用于氧化防止绝缘膜25的蚀刻气体。

[0181] 之后，去除第五抗蚀剂图案54。

[0182] 接下来，对用于获取图2V示出的截面结构的工艺进行描述。

[0183] 首先，清洗第一到第五孔49a到49e的内部，其内部暴露于通过高频功率等离子体化的氩气气氛中，并且被溅射蚀刻。

[0184] 接下来，通过在第一到第五孔49a到49e的内部以及盖部绝缘膜51的顶表面上溅射，形成厚度为50到150nm的氮化钛膜作为胶膜。

[0185] 然后，通过CVD在胶膜上形成钨膜，从而用钨膜填充第一到第五孔49a到49e。

[0186] 之后，通过CMP研磨并去除在盖部绝缘膜51的顶表面上多出来的胶膜和钨膜，从而这些膜留在第一到第五孔49a到49e中。第一和第二孔49a和49b中这些膜的剩余物用作将分别电连接至顶电极36a和底电极31a的第一和第二导电插塞55a和55b。而且，第三到第五孔49c到49e中这些膜的剩余物用作将分别电连接至第一到第三接触插塞23a到23c的第三到第五导电插塞55c到55e。

[0187] 接下来，如图2W所示，通过在第一到第五导电插塞55a到55e中的每一个以及盖部绝缘膜51的顶表面上溅射来形成金属层叠膜，然后图案化该金属层叠膜以形成金属布线56。

[0188] 该金属层叠膜从底部开始依序包括：厚度是50nm的TiN膜、厚度是550nm的含铜铝膜、厚度是5nm的Ti膜以及厚度是50nm的TiN膜。

[0189] 因而，完成了根据第一实施例的半导体器件的基本结构。

[0190] 图3是示出上述半导体器件制造方法的基本步骤的流程图。

[0191] 如图3所示，在第一实施例中，在步骤S1中形成之后用作底电极31a的导电膜31（图2C），并在步骤S2中在导电膜31上形成非晶态第一铁电膜32（图2C）。

[0192] 之后，在步骤S3中，通过结晶化退火使得第一铁电膜32结晶化（图2C）。注意，在形成第一铁电膜32时已经通过MOCVD等使得该膜结晶化的情况中，步骤S3是不必要的。

[0193] 然后，在步骤S4中，在第一铁电膜32上形成非晶态第二铁电膜33（图2D），并在步骤S5中形成过渡金属氧化物材料膜34（图2E）。

[0194] 接下来，在步骤S6中，在过渡金属氧化物材料膜34上形成第一导电金属氧化物膜35（图2F）。

[0195] 由于步骤S5和步骤S6是在相同的半导体制造装置连续处理的，因而过渡金属氧化物材料膜34在这些步骤期间不会暴露于空气中。

[0196] 然后，在步骤S7中，进行结晶化退火，不仅使得第二铁电膜33结晶化，而且使得第二铁电膜33捕获过渡金属氧化物材料膜34中的钌和第一导电金属氧化物膜35中的铱。

[0197] 之后，在第一导电金属氧化物膜35上形成第二导电金属氧化物膜36，该第二导电金属氧化物膜36连同第一导电金属氧化物膜35一起形成顶电极36a。

[0198] 因而，由于在第一实施例中步骤S5和步骤S6是在相同的半导体制造装置中连续进行的，因而包括高度吸湿的SRO的过渡金属氧化物材料膜34在这些步骤期间不会暴露于空气。

[0199] 因此，过渡金属氧化物材料膜34吸收空气中的湿气的可能性较小，进而可以抑制由于湿气导致的电容器介电膜32a的还原，并且可以维持铁电电容器Q的诸如反转电荷量之类的铁电特性。

[0200] 而且，当在步骤S7中通过结晶化退火来使得第二铁电膜33的PZT结晶化时，用钌或铱代替具有ABO3类型钙钛矿结构的PZT中的B位置（B site）。

[0201] 由于通过将钌和铱并入第二铁电膜33的方式来使得第二铁电膜33结晶化，因而没有供铱从顶电极36a扩散进入电容器介电膜32a的空间。因而，在电容器介电膜32a中没有形成由于铱导致的顺电层。

[0202] 通过这种结构，如下文描述的，可以实现铁电电容器Q的反转电荷量的提高以及印记特性的改善。

[0203] 接下来，对为了确认第一实施例的效果而实施的研究的结果进行描述。

[0204] 图4到图7是通过进行二次离子质谱（SIMS）以测量在根据第一实施例制造的铁电电容器Q中所含元素深度方向分布而获得的曲线图。

[0205] 该曲线图的横坐标表示离子的飞行时间，这与从铁电电容器Q的表面开始的深度相对应。在该示例中，电容器介电膜32a和顶电极36a之间的界面位于1500秒附近，底电极31a和电容器介电膜32a之间的界面位于2300秒附近。

[0206] 注意，由于过渡金属氧化物材料膜34较薄，因而在图4到图7中省略了其附图标记。

[0207] 此外，这些曲线图的纵坐标是每单位时间每一检测元素的离子的计数。

[0208] 图4是根据比较例的曲线图，其中没有形成过渡金属氧化物材料膜34，图5是通过对第一实施例实施与图4相同的研究而获得的曲线图。

[0209] 在图5示出的第一实施例中，由于过渡金属氧化物材料膜34，在锶（Sr）中产生尖峰，并且该尖峰的边缘延伸到电容器介电膜32a。相反，在图4示出的比较例中没有这种尖峰。

[0210] 因而，能够确认的是，通过形成过渡金属氧化物材料膜34，在过渡金属氧化物材料膜34中包含的锶扩散进入了电容器介电膜32a中。

[0211] 图6是通过在与图4相同的比较例中研究与图4不同的元素分布而获得的曲线图。图7是通过对于第一实施例实施与图6相同的研究而获得的曲线图。

[0212] 在图7示出的第一实施例中，如虚线B所示，由于过渡金属氧化物材料膜34，在钌（Ru）中产生了尖峰。该尖峰的边缘延伸至电容器介电膜32a。相反，在图6示出的比较例中没有这种尖峰。

[0213] 因而，能够确认的是，通过形成过渡金属氧化物材料膜34，在过渡金属氧化物材料膜34中包含的钌扩散进入了电容器介电膜32a中。

[0214] 图8是通过进行二次离子质谱以单独研究铁电电容器Q中钌的分布而获得的曲线图。注意，该曲线图中横坐标的含义与图4到图7的相同。该曲线图的纵坐标表示任意单位的钌离子强度。

[0215] 此外，图8还示出了针对没有形成过渡金属氧化物材料膜34的比较例的研究结果。

[0216] 如图8中虚线C所示，在形成了过渡金属氧化物材料膜34的第一实施例中，由于在过渡金属氧化物材料膜34中所含的钌，因而产生了明显的尖峰，并且该尖峰的边缘延伸至电容器介电膜32a。

[0217] 由于在比较例中没有产生这种尖峰，因而能够确认的是，通过形成过渡金属氧化物材料膜34，钌扩散进入了电容器介电膜32a中。

[0218] 图9是基于从观察根据第一实施例的铁电电容器Q中第一导电金属氧化物膜35和电容器介电膜32a之间的界面附近所获得的图像而描绘的图，该观察是使用扫描透射电子显微镜（STEM）而进行的。

[0219] 参见图9，电容器介电膜32a和第一导电金属氧化物膜35这二者均被结晶化为柱状（columnar shape）。电容器介电膜32a中晶粒尺寸大约是数十纳米，第一导电金属氧化物膜35中晶粒尺寸大约是1nm到10nm。

[0220] 注意，在图9中电容器介电膜32a和第一导电金属氧化物膜35之间的界面处没有清楚地观察到过渡金属氧化物材料膜34。

[0221] 这是因为过渡金属氧化物材料膜34薄到大约0.5nm到3.0nm，因而大部分过渡金属氧化物材料膜34通过结晶化退火并入第二铁电膜33或第一导电金属氧化物膜35中（图2G）。

[0222] 进一步地，参见图9，可以确认的是，电容器介电膜32a整体被结晶化，而且在电容器介电膜32a中没有形成顺电层。

[0223] 图10是通过进行能量弥散X射线谱（EDX）来研究与图9中相同部分的钌原子分布而获得的图。

[0224] 如图10所示，指示存在钌原子的亮点在电容器介电膜32a和第一导电金属氧化物膜35之间的界面附近集中，并且能够确认的是来自过渡金属氧化物材料膜34的钌留在该界面上。

[0225] 图11是通过进行二次离子质谱来单独研究铁电电容器Q中铱的分布而获得的曲线图。注意，该曲线图的横坐标和纵坐标的含义与图8中的相同。

[0226] 此外，图11还示出了没有形成过渡金属氧化物材料膜34的比较例的研究结果。

[0227] 如图11所示，与比较例的曲线图相比，第一实施例的曲线图稍微向左偏移。通过这一结果，能够确认的是，过渡金属氧化物材料膜34具有在一定程度上抑制铱从第一导电金属氧化物膜35扩散进入第二铁电膜33的功能。

[0228] 如上所述，根据图6到图8、图10和图11所示的研究结果，可以确认的是，根据第一实施例，铱和钌被容限于电容器介电膜32a中。

[0229] 图12是通过研究根据第一实施例的铁电电容器Q中反转电荷量而获得的曲线图。该曲线图的横坐标表示过渡金属氧化物材料膜34的厚度，该曲线图的纵坐标表示反转电荷量。

[0230] 在该研究中，第一铁电膜32形成为具有70nm的厚度，第二铁电膜33形成为具有10nm的厚度。

[0231] 然后，制造多个样本，包括具有处于0nm到5nm范围内的不同厚度的过渡金属氧化物材料膜34。形成过渡金属氧化物材料膜34时的衬底温度设定为60℃。

[0232] 注意，在该研究中，还针对如下情况进行了评价：通过在形成第一导电金属氧化物膜35时将衬底温度设定为室温（20℃）来形成非晶态第一导电金属氧化物膜35的情况，以及将该衬底温度设定为300℃的情况。进一步地，针对施加在电容器Q的底电极31a和顶电极36a之间的电压是1.1V和1.8V的每一种情况实施了研究。

[0233] 如从图12中清楚看到的，当没有形成过渡金属氧化物材料膜34（厚度为0nm）时，在所有四个曲线图中反转电荷量均是最小化的。通过这一结果，能够确认的是，形成过渡金属氧化物材料膜34对于提高铁电电容器Q中反转电荷量是有效的。

[0234] 进一步地，在形成过渡金属氧化物材料膜34的相同情况中，能够清楚的是，如果在形成第一导电金属氧化物膜35时将衬底温度设定为300℃，则与衬底温度设定为室温（20℃）的情况相比较，反转电荷量提高得更多。

[0235] 这是因为当第一导电金属氧化物膜35是在300℃的高衬底温度下形成时，第一导电金属氧化物膜35中的氧化铱的晶粒变得均匀，这防止了在电容器介电膜32a中形成非晶态层。

[0236] 同时，在所有四个曲线图中，当过渡金属氧化物材料膜34的厚度是1nm时，反转电荷量被最大化。此外，当过渡金属氧化物材料膜34的厚度超过3nm时，反转电荷量下降到与当没有形成过渡金属氧化物材料膜34时几乎相同的量。

[0237] 因此，还优选的是，将过渡金属氧化物材料膜34形成为大约0.5nm到3.0nm的厚度以维持大的反转电荷量。

[0238] 图13是通过研究形成第一导电金属氧化物膜35时的衬底温度和铁电电容器Q中的反转电荷量之间的关系而获得的曲线图。

[0239] 注意，在该研究中，第一铁电膜32形成为厚度70nm，第二铁电膜33形成为厚度10nm。此外，过渡金属氧化物材料膜34形成为厚度2nm。然后，对于铁电电容器Q的底电极
31a和顶电极36a之间施加的电压是1.1V和1.8V的情况中的每一个进行研究。

[0240] 如图13所示，当衬底温度是100℃时，针对这两种电压，反转电荷量均被最小化。这是因为在100℃的衬底温度下形成的第一导电金属氧化物膜35没有被完全结晶化，因而膜质量不稳定。

[0241] 同时，当衬底温度是150℃或更高时，反转电荷量提高。这是因为在形成第一导电金属氧化物膜35时该膜被完全结晶化。

[0242] 通过这一结果，能够清楚的是，形成第一导电金属氧化物膜35时的衬底温度优选地被设定为150℃或更高。此外，优选的是，最大衬底温度被设定为350℃，以如上所述的那样防止第一导电金属氧化物膜35中氧化铱的异常生长。

[0243] 图14是通过研究施加到铁电电容器Q的电压与铁电电容器Q中的反转电荷量之间的关系而获得的曲线图。通过将铁电电容器Q的温度设定为25℃来测量反转电荷量。

[0244] 注意，在该研究中，还针对根据没有形成过渡金属氧化物材料膜34的比较例的铁电电容器Q进行了评价。此外，在根据第一实施例的铁电电容器Q中，过渡金属氧化物材料膜34形成为1nm的厚度。

[0245] 如图14所示，在任意施加电压下，第一实施例中的反转电荷量均大于比较例。

[0246] 通过这一结果，可以确认的是，形成过渡金属氧化物材料膜34对于提高反转电荷量是有效的，而与施加电压的大小无关。

[0247] 图15是通过研究第一实施例和比较例每一个中的铁电电容器Q的疲劳特性而获得的曲线图，这两个铁电电容器在图14的研究中被使用。

[0248] 在图15中，横坐标表示应力循环（stress cycle），纵坐标表示铁电电容器Q中的反转电荷量。应力循环是指将加速电压施加到铁电电容器Q以使得电容器介电膜32a的极化反转的次数。在该研究中，测量温度是90℃，加速电压是5V，读取反转电荷量时的测量电压是1.8V。

[0249] 如图15所示，在任意应力循环下，第一实施例中的反转电荷量均大于比较例。

[0250] 特别地，尽管在经过5×109个循环之后反转电荷量显著降低，然而第一实施例中的下降没有比较例中那么显著。

[0251] 通过这一结果，能够清楚的是，如同第一实施例中那样形成过渡金属氧化物材料膜34降低了铁电电容器Q的疲劳，而且延长了铁电电容器Q的寿命。

[0252] 图16是通过研究铁电电容器Q的压印特性而获得的曲线图。在该研究中，还为了比较而测量了根据没有形成过渡金属氧化物材料膜34的比较例的铁电电容器Q的压印特性。

[0253] 注意，压印是指这样的现象：写入铁电电容器Q中的数据是固定的，而且不容易被反转。在该研究中，通过Q123测试来测量压印特性。

[0254] 在Q123测试中，将铁电电容器Q形成为2T2C存储器的单元电容器。下文中将相邻的两个单元电容器表述为Cap-A和Cap-B。在该测试中，将数据写入每一个电容器中从而Cap-A和Cap-B可以具有相反的极性。

[0255] 首先分别在+1.8V和-1.8V下将数据“0”写入Cap-A和Cap-B，并且在150℃下烘烤电容器以进行加速。在Cap-A和Cap-B被烘烤的同时，没有电压施加到Cap-A和Cap-B。然后，在电容器已经被烘烤了72小时、168小时、334小时、504小时和1008小时的每一个时间点处，向Cap-A和Cap-B中的每一个施加+1.8V的脉冲以读取数据。将Cap-A和Cap-B的极性变化量之间的差定义为Q2。

[0256] 在测量Q2之后，将与烘烤之前写入的数据相反的数据“1”写入Cap-A和Cap-B中的每一个。在该示例中，通过向Cap-A施加-1.8V的脉冲并向Cap-B施加+1.8V的脉冲来写入数据，并且使它们休眠（rest）30秒钟。

[0257] 由于严重的压印故障，电容器Q试图恢复初始极化水平，这造成了大的去极化。在休眠电容器Q达30秒之后，向电容器Q施加+1.8V的脉冲以读取数据“1”，并且将从读取中测量的Cap-A和Cap-B的极性变化量之间的差定义为Q3。

[0258] Q3表示由于压印导致的去极化之后的剩余极化量。这是关于是否可以从Cap-A或Cap-B读取数据的指标。

[0259] 在图16中，纵坐标表示Q3的值，横坐标表示前文提及的烘烤时间。

[0260] 如图16所示，第一实施例的曲线图的斜度没有比较例那么陡峭。这表明在根据第一实施例的铁电电容器Q中数据不太可能被固定，而且根据第一实施例铁电电容器Q的压印特性更好。因此，能够清楚的是，如第一实施例中那样形成过渡金属氧化物材料膜34还可以促进改善压印特性。

[0261] 图17是通过计算第一实施例和图16中使用的比较例每一个中的铁电电容器Q的Q3比率而获得的曲线图。

[0262] 将Q3比率定义为图16中曲线图的斜率。由于在铁电电容器中剩余的极化量随时间下降，因而Q3比率具有负值。Q3率的绝对值越小，则在铁电电容器中剩余的极化越大，这表明铁电电容器的压印特性良好。

[0263] 如图17所示，第一实施例中Q3比率的绝对值小于没有形成过渡金属氧化物材料膜34的比较例，因而能够确认的是，第一实施例中的压印特性得到了改善。

[0264] 图18是示出在图16中烘烤时间在图16中是50×103小时的情况下可能的Q3值的曲线图。

[0265] 如图18所示，第一实施例的Q3与比较例相比大大提高，因而能够确认的是，铁电电容器Q的压印特性得到了改善。

[0266] 通过以上图12到图18示出的结果，能够确认的是，形成过渡金属氧化物材料膜34改善了铁电电容器Q的反转电荷量以及压印特性，并且强化了包括该铁电电容器Q的半导体器件的特性。

[0267] （第二实施例）

[0268] 在以上第一实施例中，形成了过渡金属氧化物材料膜34（参见图2E）以改善铁电电容器Q的电气特性，例如反转电荷量以及压印特性。

[0269] 在第二实施例中，对用于改善铁电电容器Q的电气特性而不形成这种过渡金属氧化物材料膜34的方法进行描述。

[0270] 图19A到图19E示出根据第二实施例的半导体器件制造过程中的截面图。注意，图19A到图19E中与第一实施例描述的相同的组件用与第一实施例相同的附图标记来指代，在以下的描述中将省略其描述。

[0271] 此外，如同第一实施例中情况那样，在第二实施例中制造平面FeRAM作为半导体器件。

[0272] 首先，对用于获得图19A中示出的截面结构的工艺进行描述。

[0273] 首先，假设进行图2A到图2C中示出的第一实施例的工艺来在硅衬底10的整个顶表面上形成结晶化第一铁电膜32。

[0274] 之后，使用CSPLZT，通过RF溅射形成添加了钙、锶和镧的PZT膜以用作第二铁电膜33。

[0275] 在第二实施例中，将铱和钌预先添加到上述CSPLZT靶中，从而在形成第二铁电膜33时进一步向该膜中添加了铱和钌。

[0276] 第二铁电膜33的厚度没有特别的限制。然而，注意，如同第一实施例中所描述的那样，优选的是，第二铁电膜33形成为尽可能薄以防止第二铁电膜33的结晶度恶化，并且防止待施加到第二铁电膜33的电场强度降低。在第二实施例中，第二铁电膜33形成为具有大约5nm到20nm的厚度，例如10nm到15nm。

[0277] 此外，通过溅射形成的第二铁电膜33没有被结晶化而是处于非晶状态，因而如虚线圈所示，在第二铁电膜33中没有显著的晶粒边界。

[0278] 之后通过结晶化退火来使非晶态第二铁电膜33结晶化。为了使得第二铁电膜33可以取代下方的第一铁电膜32的晶体，优选的是，用被结晶化时具有与第一铁电膜32相同的晶体结构的材料来形成第二铁电膜33。

[0279] 例如，当第一铁电膜32是ABO3类型铁电氧化物时，优选的是，使用相同材料的ABO3类型铁电氧化物作为第二铁电膜33的材料。

[0280] 接下来，如图19B所示，使用与第一实施例相同的膜形成条件来在第二铁电膜33上形成氧化铱膜以用作第一导电金属氧化物膜35。如第一实施例中所描述的，优选的是，例如，氧化铱膜的厚度为大约10nm到70nm，更优选的是大约20nm到50nm，或者更优选的是大约25nm。

[0281] 接下来，如图19C所示，在包括氩气和氧气的混合气氛中对非晶态第二铁电膜33进行RTA大约120秒作为结晶化退火。通过这样做，第二铁电膜33被结晶化，并且在该膜中出现PZT晶粒边界33x。

[0282] 在结晶化之后，在第二铁电膜33中，具有ABO3类型钙钛矿结构的PZT的B位置被之前添加到第二铁电膜33中的钌或铱取代，因而钌和铱并入了PZT的晶体中。

[0283] 因此，没有供钌或铱热扩散进入第二铁电膜33的空间。因而，可以防止第一导电金属氧化物膜35中的铱由于该结晶化退火或以下退火工艺中的热量而热扩散进入第二铁电膜33。结果是，可以减少对于第二铁电膜33中形成顺电层的担心，该顺电层是由于热扩散的铱而形成的。

[0284] 注意，该结晶化退火的条件没有特别的限制。在第二实施例中，如第一实施例中的情况那样，通过将衬底温度设定为700℃到750℃、将氩气的流量设定为1500sccm到3000sccm并将氧气的流量设定为10sccm到100sccm来进行该结晶化退火。

[0285] 接下来，如图19D所示，通过反应溅射，使用与第一实施例相同的膜形成条件来在第一导电金属氧化物膜35上形成厚度为70nm到200nm（例如150nm）的氧化铱膜以用作第二导电金属氧化物膜36。

[0286] 如第一实施例中所描述的，优选的是，通过与形成第一导电金属氧化物膜35时相比提高溅射气体中氧气的流量来使得第二导电金属氧化物膜36中氧的组成比大于第一导电金属氧化物膜35。

[0287] 之后，进行图2I到图2W所示的第一实施例的工艺来完成包括如图19E所示的铁电电容器Q的半导体器件的基本结构。

[0288] 根据以上描述的第二实施例，由于在形成第二铁电膜33时向该膜中添加了钌，因而无需形成用于促使钌热扩散进入第二铁电膜33中的过渡金属氧化物材料膜34（参见图2E）。因而，与第一实施例相比，减少了工艺数量。

[0289] 进一步地，由于在形成第二铁电膜33时向该膜中添加了钌和铱，因而在第二铁电膜33中没有用于任何更多的铱从第一导电金属氧化物材料膜35中热扩散进入其中的空间。因此，可以防止在第二铁电膜33中形成由于铱而导致的顺电层。

[0290] 结果是，如同第一实施例中的情况那样，可以提高铁电电容器Q中的反转电荷量并强化铁电电容器Q的压印特性。

[0291] （第三实施例）

[0292] 如第一和第二实施例中那样制造平面FeRAM作为半导体器件。同时，在第三实施例中制造在减小尺寸方面比平面FeRAM更有优势的层叠ReRAM作为半导体器件。

[0293] 图20A到图20R示出根据第三实施例的半导体器件在制造过程中的截面图。注意，图20A到图20R中与第一实施例描述的相同的组件用与第一实施例相同的附图标记来指代，在以下的描述中将省略其描述。

[0294] 按照以下的方式制造该半导体器件。

[0295] 首先，如图20A所示，根据图2A中示出的第一实施例的工艺形成MOS晶体管TR以及第一到第三接触插塞23a到23c。

[0296] 接下来，如图20B所示，在第一到第三接触插塞23a到23c上以及在第一层间绝缘膜22上形成厚度大约是130nm的氧化防止绝缘膜25，以保护第一到第三接触差三23a到23c避免受到氧化气氛的影响。例如，该氧化防止绝缘膜25是通过等离子体CVD形成的氮氧化硅膜。

[0297] 进一步地，使用TEOS气体，通过等离子体CVD在氧化防止绝缘膜25上形成厚度大约是300nm的氧化硅膜以用作绝缘粘附膜59。

[0298] 之后，图案化氧化防止绝缘膜25和绝缘粘附膜59中的每一个，以在第一接触插塞23a和第三接触插塞23c中的每一个上方形成第一孔59a。

[0299] 接下来，如图20C所示，在第一孔59a中的每一个中形成第一导电插塞60。

[0300] 用于形成第一导电插塞60的方法没有特别的限制。

[0301] 在第三实施例中，在绝缘粘附膜59的顶表面和第一孔59a的内部依序形成胶膜和钨膜。然后，通过CMP研磨该胶膜和钨膜，从而使得这些膜留在第一孔59a中作为第一导电插塞60。可以通过溅射依序形成厚度大约是30nm的钛膜和厚度大约是20nm的氮化钛膜来作为该胶膜。

[0302] 而且，在该CMP中，通过使用特定研磨液（slurry）来进行过研磨（over polishing）从而在绝缘粘附膜59上不会留下研磨残余物。具体而言，该特定研磨液使得作为研磨目标的胶膜和钨膜的研磨速度比作为基底的绝缘粘附膜59的研磨速度快。

[0303] 结果是，第一导电插塞60的顶表面的高度变得低于绝缘粘附膜59的顶表面，并且在绝缘粘附膜59中形成围绕第一导电插塞60的深度大约是20nm到50nm的凹部。

[0304] 此外，第一导电插塞60连接至第一接触插塞23a和第三接触插塞23c中的一个。

[0305] 接下来，如图20D所示，通过溅射，在绝缘粘附膜59和第一导电插塞60中的每一个上形成厚度为100nm到300nm的钛膜以用作下导电层61，从而用该下导电膜61填充前文提及的围绕第一导电插塞60的凹部。

[0306] 然后，在氮气氛中对下导电膜61进行退火以氮化该下导电膜61中的钛。这样获得的氮化钛具有适用于对齐后文提及的（111）方向的PZT的（111）取向。该退火的条件例如是处理时间60秒而且衬底温度为650℃.

[0307] 接下来，如图20E所示，通过CMP研磨下导电膜61的顶表面并使其平坦。通过这样使得下导电膜61的顶表面平坦，可以强化之后待形成在该下导电膜61上的铁电膜的结晶度。

[0308] 注意，研磨之后的下导电膜61的厚度是50nm到100nm，例如50nm。

[0309] 此外，在研磨之后，可以对下导电膜61进行NH3等离子体处理以消除下导电膜61中由于研磨造成的晶体张力，进而防止之后在下导电膜61上形成的底电极的结晶度恶化。

[0310] 接下来，如图20F所示，通过溅射在下导电膜61上形成厚度是20nm的钛膜以用作结晶化导电膜62。进一步地，在氮气氛中在650℃的衬底温度下和60秒的处理时间下对结晶化导电膜62进行RTA，以氮化该晶体导电膜62。

[0311] 因而，获得了取向为（111）方向的包括氮化钛的结晶化导电膜62。

[0312] 除了通过它自身取向效果来强化形成在其上的膜取向的功能之外，结晶化导电膜62还具有粘附膜的功能。

[0313] 进一步地，通过溅射在结晶化导电膜62上形成厚度大约是100nm的氮化钛铝（TiAlN）膜以用作导电氧化阻挡膜63。

[0314] 接下来，如图20G所示，在导电氧化阻挡膜63上依序形成导电膜31、第一铁电膜32、第二铁电膜33、第一导电金属氧化物膜35以及第二导电金属氧化物膜36。

[0315] 可以通过进行图2C到图2H中示出的第一实施例的工艺来制造这样的结构。在这种情况下，如第一实施例中所描述的，锶和钌从过渡金属氧化物材料膜34热扩散进入第二铁电膜33（参见图2G），并且适当数量的铱从第一导电金属氧化物膜35热扩散进入第二铁电膜33。

[0316] 否则，可以通过进行图19A到图19D中示出的第二实施例的工艺来获得图20G中示出的截面结构。在这种情况下，在形成第二铁电膜33时铱和钌包含在第二铁电膜33中。

[0317] 之后，清洗并去除附着到半导体衬底10背表面的PZT，该PZT是在形成第一铁电膜32或者第二铁电膜33时附着的。

[0318] 接下来，如图20H所示，通过溅射在第二导电金属氧化物膜36上形成厚度是大约50nm的铱膜以用作导电氢阻挡膜70。

[0319] 进一步地，通过溅射在导电氢阻挡膜70上形成氮化钛膜以用作硬掩模71。

[0320] 第一硬掩模71不限于氮化钛膜。也可以形成氮化钛铝膜、氮化钽铝膜、或者氮化钽膜为单层膜，或者可以形成这些膜的层叠膜，来作为第一硬掩模71。

[0321] 然后，使用TEOS气体，通过等离子体CVD在第一硬掩模71上形成氧化硅膜作为第二硬掩模72。

[0322] 之后，如图20I所示，图案化第一硬掩模71和第二硬掩模72，从而这些掩模形成从平面图中看为岛状的形状。

[0323] 接下来，如图20J所示，使用包括HBr、O2、Ar以及C4F8的混合气体作为蚀刻气体，通过等离子体蚀刻从导电氢阻挡膜70到导电膜31进行干蚀刻。

[0324] 通过此工艺，由导电膜31形成底电极31a，由第一铁电膜32和第二铁电膜33形成电容器介电膜32a。然后，由第一导电金属氧化物膜35、第二导电金属氧化物膜36以及导电氢阻挡膜70形成顶电极36a。

[0325] 通过这些工艺，在硅衬底10的单元区域形成了包括底电极31a、电容器介电膜32a以及顶电极36a的铁电电容器Q。

[0326] 接下来，对用于获取如图20K所示的截面结构的工艺进行描述。

[0327] 首先，通过干蚀刻或湿蚀刻去除第二硬掩模72。

[0328] 然后，使用包括CF4气和O2气的混合气体作为蚀刻气体，通过干蚀刻来去除没有被电容器Q覆盖的下导电膜61、结晶化导电膜62以及导电氧阻挡膜63的部分。

[0329] 注意，还通过该干蚀刻去除留在电容器Q上的第一硬掩模71。

[0330] 接下来，如图20L所示，通过RF磁控管溅射，在电容器Q和绝缘粘附膜59中每一个上形成厚度为10nm到30nm（例如20nm）的非晶态氧化铝膜以用作第一保护绝缘膜75。

[0331] 接下来，如图20M所示，在含氧气氛中对电容器介电膜32a进行恢复退火，从而使得电容器介电膜32a可以从形成第一保护绝缘膜75时造成的损坏中恢复。

[0332] 例如，恢复退火的条件是衬底温度是500℃到700℃且退火时间是30到120分钟。

[0333] 接下来，如图20N所示，通过原子层沉积（ALD）在第一保护绝缘膜75上形成厚度为10nm到100nm的氧化铝膜以用作第二保护绝缘膜76。

[0334] 通过ALD形成的第二保护绝缘膜76具有良好的覆盖度。因而，可以在电容器Q的侧部处形成具有足够厚度的第二保护绝缘膜76以补偿在电容器Q的侧部处趋向于变薄的第一保护绝缘膜75的厚度。

[0335] 在第三实施例中，通过使用三甲基铝（TMA）气作为膜形成气体来形成第二保护绝缘膜76，衬底温度设定为200℃到350℃，气压设定为40Pa。

[0336] 这样形成的第二保护绝缘膜76连同下方的第一保护绝缘膜75一起起到了防止电容器绝缘膜32a避免受到诸如氢之类的还原物质影响的作用。

[0337] 接下来，如图20O所示，在含氧气氛中对第二保护绝缘膜76进行退火。

[0338] 该退火补偿了形成为第二保护绝缘膜76的氧化铝膜中的氧不足。结果是，氧化铝膜的组成接近Al2O3，Al2O3是理想配比成分。因此，第二保护绝缘膜76变得密实，而且解决了由于氧不足导致的氧化铝膜的不稳定。

[0339] 尽管退火条件没有特别的限制，然而在第三实施例中在包括氧和臭氧的混合气氛3
中进行退火。而且，将氧和臭氧的总流量设定为10slm，臭氧密度是200g/Nm。此外，温度增长率是大约每分钟10℃，衬底温度是400℃到700℃。

[0340] 接下来，对用于获取如图20P所示的截面结构的工艺进行描述。

[0341] 首先，通过等离子体CVD，在第二保护绝缘膜76上形成厚度大约是1500nm的氧化硅膜以用作第二层间绝缘膜77。在该等离子体CVD中，例如，使用包括TEOS气体、氧气以及氦气的混合气体作为膜形成气体。

[0342] 之后，通过CMP研磨第二层间绝缘膜77的顶表面并使其平坦。

[0343] 然后，在N2O等离子体或N2等离子体气氛中对第二层间绝缘膜77进行退火，以将该膜脱水并且将该膜的顶表面氮化以防止湿气再附着。

[0344] 接下来，通过溅射或MOCVD在第二层间绝缘膜77上形成厚度大约是20nm到100nm的氧化铝膜以用作第三保护绝缘膜78，从而保护电容器介电膜32a免受诸如氢之类的还原物质的影响。

[0345] 进一步地，使用TEOS气体，通过等离子体CVD在第三保护绝缘膜78上形成厚度大约是800nm到1000nm的氧化硅膜以用作盖部绝缘膜79。

[0346] 注意，代替氧化硅膜，可以形成氮氧化硅膜或氮化硅膜作为盖部绝缘膜79。

[0347] 接下来，对用于获取如图20Q所示的截面结构的工艺进行描述。

[0348] 首先，图案化从盖部绝缘膜79到第一保护绝缘膜75的部分以在顶电极36a上形成第二孔77a。然后，在大约450℃的衬底温度下在含氧气氛中进行恢复退火，从而使得电容器介电膜32a可以从由以上工艺造成的损坏中恢复。

[0349] 接下来，图案化从盖部绝缘膜79到氧化防止绝缘膜25的部分以形成第三孔77b，然后通过退火将第二层间绝缘膜77等脱水。

[0350] 之后，在第二孔77a和第三孔77b的每一个中依序形成氮化钛膜和钨膜以形成第二导电插塞81和第三导电插塞82。

[0351] 注意，在形成第二导电插塞81和第三导电插塞82之前，可以使用氩等离子体通过RF蚀刻去除顶电极36a和第二接触插塞23b的顶表面上从第二孔77a和第三孔77b中暴露出来的自然氧化物。因而，可以防止在第二导电插塞81和第三导电插塞82中出现由于自然氧化物而导致的接触不良。

[0352] 接下来，如图20R所示，通过在第二导电插塞81、第三导电插塞82以及覆盖绝缘膜79中的每一个上溅射而形成金属层叠膜，然后图案化该金属层叠膜以形成金属布线84。

[0353] 例如，依序形成厚度大约是50nm的氮化钛膜、厚度大约是550nm的含铜铝膜、厚度大约是5nm的钛膜以及厚度大约是50nm的氮化钛膜来作为金属层叠膜。

[0354] 因而，完成了根据第三实施例的半导体器件的基本结构。

[0355] 在以上描述的第三实施例中，根据第一实施例或第二实施例来进行图20G中示出的工艺。为此，可以防止在电容器介电膜32a中形成顺电层，该顺电层是由于从第一导电金属氧化物膜35中扩散的铱而形成的。因而，可以提高铁电电容器Q（参见图20R）的电荷反转量并改善铁电电容器Q的压印特性。