鳍式场效应晶体管及其制作方法

摘要

本发明提供一种鳍式场效应晶体管及其制作方法，该晶体管包括：形成在半导体衬底上的鳍；第一栅极、第二栅极，第一栅极、第二栅极分别位于鳍的两侧，鳍的位于第一栅极、第二栅极之间的部分作为鳍式场效应晶体管的沟道，鳍的沟道以外的部分作为鳍式场效应晶体管的源极、漏极，第一栅极、第二栅极分别与源极、漏极构成具有不同阈值电压的第一晶体管、第二晶体管。当上述晶体管应用在静态随机存储器中时，且当存储器处于工作状态时，可控制整个晶体管的阈值电压处于较小值，以获得较佳的运算速度；当存储器处于闲置状态时，可控制整个晶体管的阈值电压处于较大值，以减小晶体管中漏电流的产生，降低静存储器的功率损耗。

权利要求

1.一种鳍式场效应晶体管的制作方法，其特征在于，所述鳍式场效应晶体管为N型晶体管，所述制作方法包括以下步骤：提供半导体衬底，在所述半导体衬底上形成鳍，所述鳍沿着平行于半导体衬底表面的方向延伸；

在形成有鳍的半导体衬底上沉积栅极材料层，所述栅极材料层包括含Mo的栅极材料层、以及位于含Mo的栅极材料层上方的含Ta的栅极材料层，去除部分所述栅极材料层以形成栅极，所述栅极由第一栅极、第二栅极、第三栅极三部分组成，所述第一栅极、第二栅极分别位于所述鳍的两侧，所述第三栅极位于所述鳍的顶部，所述鳍的位于所述第三栅极下方的部分作为所述鳍式场效应晶体管的沟道，所述鳍的沟道以外的部分作为所述鳍式场效应晶体管的源极、漏极，所述第一栅极、第二栅极分别与所述源极、漏极构成第一晶体管、第二晶体管，所述第一晶体管、第二晶体管的阈值电压不同；

形成所述栅极之后，进行退火处理，以使Ta扩散至含Mo的栅极材料层内，从而调整所述栅极的功函数；

所述退火处理之后，在形成有栅极的半导体衬底上沉积层间介质层，去除位于所述鳍上方的层间介质层及第三栅极，直至所述鳍露出，以在所述鳍的两侧形成两个独立的第一栅极、第二栅极。

2.根据权利要求1所述的制作方法，其特征在于，在形成有鳍的半导体衬底上形成栅极的步骤包括：在形成有鳍的半导体衬底上依次沉积含Mo的栅极材料层、含Ta的栅极材料层，然后对所述含Ta的栅极材料层、含Mo的栅极材料层进行刻蚀，以形成所述栅极。

3.根据权利要求1所述的制作方法，其特征在于，在形成有鳍的半导体衬底上沉积栅极材料层之后，去除部分所述栅极材料层之前，对位于所述鳍两侧的栅极材料层进行不同浓度的P型掺杂物的离子注入。

4.根据权利要求1所述的制作方法，其特征在于，在形成所述鳍之后，并在沉积栅极材料层之前，在所述鳍的暴露的侧壁及顶部上形成栅介质层，所述第一栅极、鳍之间的栅介质层的厚度与所述第二栅极、鳍之间的栅介质层的厚度不同。

5.一种鳍式场效应晶体管，其特征在于，所述鳍式场效应晶体管为N型晶体管，其包括：

形成在半导体衬底上并沿着平行于半导体衬底表面的方向延伸的鳍；

第一栅极、第二栅极，所述第一栅极、第二栅极与所述鳍之间形成有栅介质层，所述第一栅极、鳍及位于第一栅极、鳍之间的栅介质层贴合在一起，所述第二栅极、鳍及位于第二栅极、鳍之间的栅介质层贴合在一起，所述鳍的位于所述第一栅极、第二栅极之间的部分作为所述鳍式场效应晶体管的沟道，所述鳍的沟道以外的部分作为所述鳍式场效应晶体管的源极、漏极，所述第一栅极、第二栅极分别与所述源极、漏极构成第一晶体管、第二晶体管，所述第一晶体管、第二晶体管的阈值电压不同；

所述第一栅极、第二栅极均包括含Mo的栅极材料层、以及位于含Mo的栅极材料层上方的含Ta的栅极材料层，且所述含Mo的栅极材料层内含有Ta。

6.根据权利要求5所述的鳍式场效应晶体管，其特征在于，所述第一栅极、第二栅极包含不同浓度的P型掺杂物。

7.根据权利要求5所述的鳍式场效应晶体管，其特征在于，所述第一栅极、鳍之间的栅介质层的厚度与所述第二栅极、鳍之间的栅介质层的厚度不同。

说明书

鳍式场效应晶体管及其制作方法

技术领域

[0001] 本发明涉及半导体集成电路领域，特别是涉及一种鳍式场效应晶体管及其制作方法。

背景技术

[0002] 随着半导体技术不断向高集成密度方向发展，静态随机存储器(Static Random Access Memory，SRAM)中CMOS晶体管的特征尺寸已经缩小到其技术节点。在其节点以下，传统的平面CMOS技术很难进一步发展，新的技术必须适时产生。在所提出的各种技术中，多栅晶体管技术被认为是最有希望能得到应用的技术。与传统单栅晶体管相比，多栅晶体管具有更强的短沟道抑制能力、更好的亚阈特性、更高的驱动能力以及能带来更高的电路密度。目前，鳍式场效应晶体管(FinFET)因其自对准结构可由常规的平面CMOS工艺来实现，从而成为最有希望能得到广泛应用的多栅晶体管。

[0003] 公开号为US20060088967A1的一篇专利文件公开了一种鳍式场效应晶体管，如图1所示，鳍式场效应晶体管包括形成在半导体衬底210上的鳍228、栅极232，鳍228沿着平行于半导体衬底表面的第一方向延伸，栅极232沿着平行于半导体衬底表面的第二方向延伸，并横跨过鳍228。即，栅极232可视为三部分组成，其中的两部分分别位于鳍228的两侧，另一部分位于鳍228的上方。如果视作栅极232由三个栅极，位于鳍228两侧的栅极、位于鳍228顶部的栅极组成的话，现有鳍式场效应晶体管实际上可看作是一种栅极相互连接(tied-gate)的晶体管，即TG finFET。

[0004] 但在由上述鳍式场效应晶体管制作形成的静态随机存储器的实际应用中发现，这种静态随机存储器存在诸多缺点：为了提高存储器工作时的运算速度，当存储器处于工作状态时，静态随机存储器中鳍式场效应晶体管的阈值电压(threshhold Voltage，Vth)通常会较小，当存储器处于闲置状态时，鳍式场效应晶体管的阈值电压(Vth)保持不变，即Vth依旧较小，造成晶体管产生较大的漏电流，致使晶体管的功率损耗较大。如果当存储器处于闲置状态时，使静态随机存储器中鳍式场效应晶体管的阈值电压(Vth)较大，虽然减小了漏电流的产生，但当存储器处于工作状态时，鳍式场效应晶体管的阈值电压(Vth)保持不变，即Vth依旧较大，会严重影响存储器的运算速度，造成存储器性能不佳。

[0005] 由此可见，上述静态随机存储器不能同时具备功率损耗低、运算速度高的优点。

发明内容

[0006] 本发明要解决的问题是：静态随机存储器不能同时具备功率损耗低、运算速度高的优点。

[0007] 为解决上述问题，本发明将鳍式场效应晶体管的位于鳍顶部的栅极去除，以在鳍的两侧形成两个独立栅极，将这种具有两个独立栅极的鳍式场效应晶体管称作为Dual Independent-gate finFET(DIG finFET)。所述鳍的位于两个独立栅极之间的部分作为鳍式场效应晶体管的沟道，鳍的位于沟道以外的部分作为鳍式场效应晶体管的源极、漏极，两个栅极分别与源极、漏极构成两个具有不同阈值电压的晶体管。虽然两个栅极被鳍隔离，但两个栅极能发生静电耦合(electrostatic coupling)作用，当任何一个栅极被激发(向栅极施加电压)的状态发生改变时，整个鳍式场效应晶体管的阈值电压会发生变化。因此，可通过改变第一栅极、第二栅极的激发状态以实现对整个鳍式场效应晶体管的阈值电压进行调整：当包括上述鳍式场效应晶体管的静态随机存储器处于工作状态时，使两个栅极同时被激发，整个鳍式场效应晶体管的阈值电压处于较小值，以获得较佳的运算速度；当包括上述鳍式场效应晶体管的静态随机存储器处于闲置状态时，使两个栅极中的一个栅极被激发，整个鳍式场效应晶体管的阈值电压处于较大值，以减小晶体管中漏电流的产生，降低静态随机存储器的功率损耗。

[0008] 进一步地，本发明中鳍式场效应晶体管的栅极材料采用金属，以减小整个鳍式场效应晶体管的阈值电压、提高电流驱动能力。

[0009] 鉴于此，本发明提供了一种鳍式场效应晶体管的制作方法，所述制作方法包括以下步骤：

[0010] 提供半导体衬底，在所述半导体衬底上形成鳍，所述鳍沿着平行于半导体衬底表面的方向延伸；

[0011] 在形成有鳍的半导体衬底上沉积栅极材料层，去除部分所述栅极材料层以形成栅极，所述栅极由第一栅极、第二栅极、第三栅极三部分组成，所述第一栅极、第二栅极分别位于所述鳍的两侧，所述第三栅极位于所述鳍的顶部，所述鳍的位于所述第三栅极下方的部分作为所述鳍式场效应晶体管的沟道，所述鳍的沟道以外的部分作为所述鳍式场效应晶体管的源极、漏极，所述第一栅极、第二栅极分别与所述源极、漏极构成第一晶体管、第二晶体管，所述第一晶体管、第二晶体管的阈值电压不同；

[0012] 在形成有栅极的半导体衬底上沉积层间介质层，去除位于所述鳍上方的层间介质层及第三栅极，直至所述鳍露出，以在所述鳍的两侧形成两个独立的第一栅极、第二栅极。

[0013] 可选的，所述栅极材料层的材质为金属。

[0014] 可选的，所述鳍式场效应晶体管为P型晶体管，所述栅极材料层包括Mo。

[0015] 可选的，所述鳍式场效应晶体管为N型晶体管，所述栅极材料层包括Mo、Ta。

[0016] 可选的，在形成有鳍的半导体衬底上形成栅极的步骤包括：

[0017] 在形成有鳍的半导体衬底上依次沉积含Mo的栅极材料层、含Ta的栅极材料层，然后对所述含Ta的栅极材料层、含Mo的栅极材料层进行刻蚀，以形成所述栅极。

[0018] 可选的，对所述含Ta的栅极材料层、含Mo的栅极材料层进行刻蚀之后，对所述栅极进行退火处理。

[0019] 可选的，在形成有鳍的半导体衬底上沉积栅极材料层之后，去除部分所述栅极材料层之前，对位于所述鳍两侧的栅极材料层进行不同浓度的P型掺杂物或N型掺杂物的离子注入。

[0020] 可选的，在形成所述鳍之后，并在沉积栅极材料层之前，在所述鳍的暴露的侧壁及顶部上形成栅介质层，所述第一栅极、鳍之间的栅介质层的厚度与所述第二栅极、鳍之间的栅介质层的厚度不同。同时，本发明还提供了一种鳍式场效应晶体管，其包括：

[0021] 形成在半导体衬底上并沿着平行于半导体衬底表面的方向延伸的鳍；

[0022] 第一栅极、第二栅极，所述第一栅极、第二栅极与所述鳍之间形成有栅介质层，所述第一栅极、鳍及位于第一栅极、鳍之间的栅介质层贴合在一起，所述第二栅极、鳍及位于第二栅极、鳍之间的栅介质层贴合在一起，所述鳍的位于所述第一栅极、第二栅极之间的部分作为所述鳍式场效应晶体管的沟道，所述鳍的沟道以外的部分作为所述鳍式场效应晶体管的源极、漏极，所述第一栅极、第二栅极分别与所述源极、漏极构成第一晶体管、第二晶体管，所述第一晶体管、第二晶体管的阈值电压不同。

[0023] 可选的，所述第一栅极、第二栅极的材质为金属。

[0024] 可选的，所述鳍式场效应晶体管为P型晶体管，所述第一栅极、第二栅极的材质包括Mo。

[0025] 可选的，所述鳍式场效应晶体管为N型晶体管，所述第一栅极、第二栅极的材质包括Mo、Ta。

[0026] 可选的，所述第一栅极、第二栅极包含不同浓度的P型掺杂物或N型掺杂物。

[0027] 可选的，所述第一栅极、鳍之间的栅介质层的厚度与所述第二栅极、鳍之间的栅介质层的厚度不同。

[0028] 与现有技术相比，本发明具有以下优点：

[0029] 可以调节鳍式场效应晶体管所在集成电路的阈值电压，以适应集成电路的不同应用需求。当鳍式场效应晶体管应用在静态随机存储器中时，且当静态随机存储器处于工作状态时，可控制整个鳍式场效应晶体管的阈值电压处于较小值，以获得较佳的运算速度；当静态随机存储器处于闲置状态时，可控制整个鳍式场效应晶体管的阈值电压处于较大值，以减小晶体管中漏电流的产生，降低静态随机存储器的功率损耗。

附图说明

[0030] 为了能更清楚的说明本发明要解决的技术问题及本发明的技术方案，附图中同时采用了多种视图(沿不同横截面的剖视图、及剖视图所对应的俯视图)以对鳍式场效应晶体管的结构进行说明。

[0031] 图1是现有一种鳍式场效应晶体管的结构示意图。

[0032] 图2是本发明的鳍式场效应晶体管制作方法实施例中鳍式场效应晶体管的制作流程图。

[0033] 图3A至图3F是本发明的鳍式场效应晶体管制作方法的一个实施例中鳍式场效应晶体管沿一个横截面的剖视图。

[0034] 图4A至图4D是本发明的鳍式场效应晶体管制作方法的一个实施例中鳍式场效应晶体管沿另一个横截面的剖视图(这里所述的一个横截面与图3A至图3F中所述的一个横截面相互垂直)。

[0035] 图5A是图3D的俯视图，图5B是图4A的俯视图。

[0036] 图6A至图6D是本发明的鳍式场效应晶体管制作方法的另一个实施例中鳍式场效应晶体管沿一个横截面的剖视图。

[0037] 图7是本发明的鳍式场效应晶体管制作方法的另一个实施例中鳍式场效应晶体管沿另一个横截面的剖视图(这里所述的一个横截面与图6A至图6D中所述的一个横截面相互垂直)。

[0038] 图8A是图6B的俯视图，图8B是图7的俯视图。

具体实施方式

[0039] 下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。

[0040] 图2是本发明的鳍式场效应晶体管制作方法实施例中鳍式场效应晶体管的制作流程图。如图2所示，所述制作方法包括以下步骤：

[0041] S1.提供半导体衬底，在半导体衬底上形成鳍式场效应晶体管的鳍，鳍沿着平行于半导体衬底表面的方向延伸。

[0042] S2.在形成有鳍的半导体衬底上沉积栅极材料层，去除部分所述栅极材料层以形成栅极，栅极由第一栅极、第二栅极、第三栅极三部分组成，第一栅极、第二栅极分别位于鳍的两侧，第三栅极位于鳍的顶部。

[0043] S3.在形成有栅极的半导体衬底上沉积层间介质层，去除位于鳍上方的层间介质层及第三栅极，直至鳍露出，以在鳍的两侧形成独立的第一栅极、第二栅极。

[0044] 下面来详细说明本发明中鳍式场效应晶体管的制作方法。

[0045] 首先执行步骤S1：提供半导体衬底，在半导体衬底上形成鳍式场效应晶体管的鳍，鳍沿着平行于半导体衬底表面的方向延伸。

[0046] 如图3A所示，提供半导体衬底100，半导体衬底100可以是体硅衬底，也可以是绝缘体上硅衬底(Silicon On Insulator，SOI)。在本实施例中，半导体衬底100为体硅衬底。在半导体衬底100上依次形成垫氧化层101、硬掩膜层102、光刻胶层103。垫氧化层101可以是氧化硅，硬掩膜层102可以是氮化硅。垫氧化层101可以增强硬掩膜层102与半导体衬底100之间的界面特性，它可以利用热氧化生长工艺、化学气相沉积(CVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)等方法形成。硬掩膜层102在后续工艺中可用作抛光阻挡层，它可以利用化学气相沉积(CVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)等方法形成。

[0047] 对光刻胶层103进行曝光、显影以形成图形化光刻胶，图形化光刻胶上形成有开口。依次对位于开口下方的硬掩膜层102、垫氧化层101、半导体衬底100进行刻蚀以在半导体衬底100中至少形成两个沟槽105。这样，相邻沟槽105之间的半导体衬底100凸出(沿着垂直于半导体衬底表面100a的方向凸出)，凸出的这部分半导体衬底构成鳍式场效应晶体管的鳍106。鳍106可用于形成鳍式场效应晶体管的源极、漏极、沟道。

[0048] 由上述可知，当鳍式场效应晶体管是在体硅衬底上制作形成时，鳍式场效应晶体管的鳍是利用浅沟槽隔离(Shallow Trench Isolation)工艺定义形成。

[0049] 接着执行步骤S2：在形成有鳍的半导体衬底上沉积栅极材料层，去除部分所述栅极材料层以形成栅极，栅极由第一栅极、第二栅极、第三栅极三部分组成，第一栅极、第二栅极分别位于鳍的两侧，第三栅极位于鳍的顶部。

[0050] 如图3B所示，去除光刻胶层103。在形成有沟槽105的半导体衬底100上沉积绝缘材料层107，以填充沟槽105。绝缘材料层107可以是但不限于氧化硅，其形成方法可以是化学气相沉积(Chemical Vapor Deposition，CVD)或热氧化生长工艺。如，氧化硅可以利用TEOS(正硅酸乙酯)并通过化学气相沉积工艺形成。在沉积绝缘材料层107之前，可在沟槽105侧壁上沉积衬垫氧化层，以增强绝缘材料层107与半导体衬底100之间的界面特性。衬垫氧化层可以是但不限于氧化硅。利用化学机械抛光工艺去除位于硬掩膜层102上方的绝缘材料层107，直至硬掩膜层102露出。在对绝缘材料层107进行化学机械抛光过程中，硬掩膜层102用作抛光阻挡层。

[0051] 如图3C所示，依次去除硬掩膜层102、垫氧化层101，形成浅沟槽隔离结构107，浅沟槽隔离结构107顶部107a高于半导体衬底100表面100a。

[0052] 结合图3D、图5A(图5A是图3D的俯视图)所示，去除部分浅沟槽隔离结构107，使经过去除处理后的浅沟槽隔离结构107’顶部107a’低于半导体衬底100表面100a。即，相邻浅沟槽隔离结构107’之间的部分鳍106暴露出来。可以利用回蚀(etch back)工艺对浅沟槽隔离结构107进行刻蚀，直至部分鳍106暴露出来。暴露出来的鳍106经过后续处理后可用于形成鳍式场效应晶体管的源极、漏极、沟道。如图5A所示，鳍106沿着平行于半导体衬底表面100a的方向A-A延伸。

[0053] 结合图3E、图4A(图4A与图3E是半导体衬底沿不同横截面的剖视图)及图5B(图5B是图4A的俯视图)所示，在浅沟槽隔离结构107部分被去除、部分鳍106暴露出来后，在鳍106的侧壁及顶部形成栅介质层108。栅介质层108的材质可为氧化硅等合适的栅介质材料。它可利用热氧化生长、化学气相沉积、原子层沉积等工艺形成。然后在半导体衬底
100上沉积栅极材料层，在栅极材料层上形成图形化光刻胶，对没有被图形化光刻胶覆盖的栅极材料层进行刻蚀，以形成栅极111。栅极111沿着平行于半导体衬底表面100a的方向B-B(方向B-B与本实施例中提到的方向A-A不同)延伸，并横跨过鳍式场效应晶体管的鳍
106。栅极111由第一栅极111a、第二栅极111b、第三栅极111c三部分组成，第一栅极111a、第二栅极111b位于鳍106的两侧，具体来说，是位于鳍106两侧的浅沟槽隔离结构107’的上方，第三栅极111c位于鳍106的顶部。鳍106的位于第三栅极111c下方的部分(图5B中两条虚线之间的中间部分)用以形成鳍式场效应晶体管的沟道112，鳍106的沟道112以外的部分用于形成鳍式场效应晶体管的源极/漏极。第一栅极111a、第二栅极111b、第三栅极111c均与沟道112贴合，因此，第一栅极111a、第二栅极111b分别能与源极/漏极构成第一晶体管、第二晶体管。即，鳍式场效应晶体管可视作由第一晶体管、第二晶体管构成。

[0054] 晶体管的阈值电压与许多因素相关，如栅极长度、栅极所包含的掺杂物浓度、栅极材料的功函数(work function)、栅介质层的厚度等等。后续步骤S3中在鳍106的两侧会形成两个独立的栅极，第一栅极111a、第二栅极111b，第一栅极111a、第二栅极111b之间被鳍106隔离。因此，如图3E所示，当鳍106两侧壁上的栅介质层108的厚度h不相等时，位于鳍106两侧的第一晶体管、第二晶体管的阈值电压可以实现不相等。

[0055] 当然，在沉积栅极材料层之后，也可对位于鳍106两侧的栅极材料层进行不同浓度的P型掺杂物或N型掺杂物的离子注入，使第一栅极111a、第二栅极111b具有不同的掺杂浓度，从而使鳍106两侧的第一晶体管、第二晶体管具有不同的阈值电压。在本发明的其它实施例中，还可以通过其它方式使第一晶体管、第二晶体管的阈值电压不相等。

[0056] 形成栅极111的栅极材料层可以是多晶硅等常用栅极材料。当栅极111的栅极材料层为多晶硅时，栅极介质层108的材质优选为氧化硅，其形成方法优选为热氧化生长工艺，即热氧化鳍106的暴露的表面即可形成栅极介质层108。

[0057] 然而，随着晶体管尺寸日益减小，当其特征尺寸缩小至一定节点以后，由于多晶硅栅极具有电阻高、容易造成硼渗透及漏电流等缺陷，由多晶硅栅极构成的晶体管的应用范围受到许多局限。选用金属作为栅极材料可以很好的解决上述问题。因此，在本发明的优选实施例中，栅极材料为金属。

[0058] 但由某些金属材料构成的栅极会导致晶体管的阈值电压(Threshhold Voltage)过大，显然，这是我们不希望出现的。因此，选择合适的金属材料以形成金属栅极非常重要。

[0059] 如上所述，晶体管的阈值电压与许多因素相关，如栅极长度、晶体管沟道的掺杂物浓度、栅极材料的功函数(work function)、栅介质层的厚度等等，其中，栅极材料的功函数对晶体管阈值电压的影响最为显著。而且，当晶体管的类型不同时需选择不同材质的金属以形成金属栅极。

[0060] 当鳍式场效应晶体管为P型晶体管时，需选用功函数较大(high work function)的金属作为栅极材料。在本发明的优选实施例中，晶体管的栅极材料包括Mo(钼)。当沉积包括Mo(钼)的栅极材料后，可对栅极材料进行N型离子注入以调整栅极材料的功函数。进行离子注入之后，对栅极材料层进行刻蚀以形成栅极，刻蚀气体至少包括Cl2、O2。当然，在本发明的其它实施例中，P型晶体管的栅极材料也可以是其它具有较大功函数的金属或具有较大功函数的金属的组合。

[0061] 当鳍式场效应晶体管为N型晶体管时，需选用功函数较小(low work function)的金属作为栅极材料。在本发明的优选实施例中，晶体管的栅极材料包括Mo(钼)、Ta(钽)。当然，在本发明的其它实施例中，P型晶体管的栅极材料也可以是其它具有较低功函数的金属或具有较大功函数、较小功函数的金属组合。

[0062] 当鳍式场效应晶体管为N型晶体管，且栅极材料包括Mo(钼)、Ta(钽)时，在半导体衬底上先沉积包括Mo(钼)的栅极材料层后，再沉积含Ta(钽)的栅极材料层，然后对栅极材料刻蚀以形成栅极，刻蚀气体至少包括Cl2、O2、ClH3、O2，形成栅极之后，可对栅极进行退火处理以使Ta发生扩散，从而调整栅极材料的功函数。

[0063] 接着执行步骤S3：在形成有栅极的半导体衬底上沉积层间介质层，去除位于鳍上方的层间介质层及第三栅极，直至鳍露出，以在鳍的两侧形成独立的第一栅极、第二栅极。

[0064] 如图4B所示，在虚拟栅极111两侧形成第一侧墙113，对鳍106进行低浓度离子注入；然后在虚拟栅极111的两侧形成第二侧墙115，再对鳍106进行中等浓度或高浓度离子注入，以形成鳍式场效应晶体管的源极/漏极。当鳍式场效应晶体管的源极/漏极由倒掺杂离子注入工艺形成时，可以减少鳍式场效应晶体管沟道漏电流的产生。由于鳍106形成在浅沟槽隔离结构107’上方，半导体衬底100上相邻鳍式场效应晶体管的鳍106、每个鳍式场效应晶体管106的源极/漏极之间是隔绝的，减少了漏电流的产生。

[0065] 如图4C所示，在半导体衬底100上沉积层间介质层117，如氧化硅。因此，鳍106被层间介质层117覆盖。

[0066] 结合图4D、图3F(图3F和图4D是半导体衬底沿不同横截面的剖视图)所示，去除位于鳍106顶部106a的层间介质层117及第三栅极111c，直至鳍106顶部106a露出。经过去除工艺步骤之后，位于鳍106顶部106a的栅极材料层被去除，因此可在鳍106的两侧形成两个独立的栅极，分别为第一栅极111a、第二栅极111b。在本实施例中，可对层间介质层、第三栅极111c进行化学机械抛光(CMP)处理，直至鳍106顶部106a露出。

[0067] 在本发明的另一个实施例中，鳍式场效应晶体管还可形成在绝缘体上硅(Silicon On Insulator)衬底上。如图6A所示，绝缘体上硅衬底100包括依次堆叠的衬底201、埋入氧化层202、硅层203。埋入氧化层202的材质可为氧化硅。通过在硅层上形成图形化光刻胶，然后对没有被图形化光刻胶覆盖的硅层203进行刻蚀，如图6B所示，即可在埋入氧化层202上形成鳍106，结合图8A(图8A是图6B的俯视图)所示，鳍106沿着平行于半导体衬底表面100a的方向A-A延伸。由此可见，当鳍式场效应晶体管形成在绝缘体上硅衬底上时，鳍106可通过刻蚀绝缘体上硅衬底的硅层203形成。与在体硅衬底上制作鳍时，该制作工艺更为简单。

[0068] 结合图6C、图7(图7和图6C是半导体衬底沿不同横截面的剖视图)及图8B(图8B是图7的俯视图)所示，在鳍106的侧壁及顶部形成栅介质层108。栅介质层108的材质可为氧化硅等合适的栅介质材料。它可利用热氧化生长、化学气相沉积、原子层沉积等工艺形成。然后在半导体衬底100上沉积栅极材料层，在栅极材料层上形成图形化光刻胶，对没有被图形化光刻胶覆盖的栅极材料层进行刻蚀，以形成栅极111。栅极111沿着平行于半导体衬底表面100a的方向B-B(方向B-B与本实施例中提到的方向A-A不同)延伸，并横跨过鳍式场效应晶体管的鳍106。栅极111由第一栅极111a、第二栅极111b、第三栅极111c三部分组成，第一栅极111a、第二栅极111b位于鳍106的两侧，具体来说，是位于鳍106两侧的埋入氧化层202上方，第三栅极111c位于鳍106的顶部。鳍106的位于第三栅极111c下方的部分(图8B中两条虚线之间的中间部分)用以形成鳍式场效应晶体管的沟道112，鳍106的沟道112以外的部分用于形成鳍式场效应晶体管的源极/漏极。然后对鳍106进行离子注入，即可在位于虚拟栅极111两侧的鳍106的部分形成鳍式场效应晶体管的源极/漏极。由于鳍106形成在埋入氧化层202上方，半导体衬底100上相邻鳍式场效应晶体管的鳍106、每个鳍式场效应晶体管106的源极、漏极之间是隔绝的，减少了漏电流的产生。
在绝缘体上硅衬底100上形成鳍式场效应晶体管的源极/漏极后，可参照上述实施例的制作工艺以在绝缘体上硅衬底100上形成鳍式场效应晶体管。由于后续制作工艺与上述实施例相同，在此不赘述。最终在绝缘体上硅衬底上形成的鳍式场效应晶体管的结构示意图如图6D所示。

[0069] 本发明的鳍式场效应晶体管实施例中鳍式场效应晶体管的结构如下：

[0070] 结合图3F、图5A(鳍式场效应晶体管形成在体硅衬底上的结构示意图)或结合图6D、8A(鳍式场效应晶体管形成在绝缘体上硅衬底上的结构示意图)所示，鳍式场效应晶体管包括鳍106，其形成在半导体衬底100上并沿着平行于半导体衬底100表面的方向延伸。

[0071] 结合图3F、图5B(鳍式场效应晶体管形成在体硅衬底上的结构示意图)或结合图6D、8B(鳍式场效应晶体管形成在绝缘体上硅衬底上的结构示意图)所示，鳍式场效应晶体管还包括第一栅极111a、第二栅极111b，第一栅极111a、第二栅极111b分别位于鳍106的两侧，第一栅极111a、第二栅极111b与鳍106之间均被栅介质层108隔离，第一栅极111a、鳍106及位于第一栅极111a与鳍106之间的栅介质层108贴合在一起，第二栅极111b、鳍
106及位于第二栅极111b与鳍106之间的栅介质层108贴合在一起。鳍106的位于第一栅极111a、第二栅极111b之间的部分作为鳍式场效应晶体管的沟道112，鳍106的沟道112以外的部分作为鳍式场效应晶体管的源极/漏极。第一栅极111a、第二栅极111b分别与源极/漏极构成第一晶体管、第二晶体管。即，鳍式场效应晶体管可视作由第一晶体管、第二晶体管构成。

[0072] 虽然第一栅极111a、第二栅极111b被鳍106隔离，但第一栅极111a、第二栅极111b之间能发生静电耦合(electrostatic coupling)作用。为了使整个鳍式场效应晶体管的阈值电压可调，可使第一晶体管、第二晶体管具有不同的阈值电压。当第一晶体管的第一栅极111a、第二晶体管的第二栅极111b中任何一个栅极的激发状态发生改变时，整个鳍式场效应晶体管的阈值电压会发生改变。具体的，当第一栅极111a、第二栅极111b均被施加电压激发时，整个鳍式场效应晶体管的阈值电压较小，可使此时包括所述鳍式场效应晶体管的静态随机存储器处于工作状态，以提高其运算速度。当第一栅极111a、第二栅极111b中只有一个被施加电压激发时，整个鳍式场效应晶体管的阈值电压较大，可使此时包括所述鳍式场效应晶体管的静态随机存储器处于闲置状态，以减小晶体管中漏电流的产生，降低静态随机存储器的功率损耗。

[0073] 晶体管的阈值电压与许多因素相关，如栅极长度、栅极所包含的掺杂物浓度、栅极材料的功函数(work function)、栅介质层的厚度等等。

[0074] 当第一栅极111a与沟道112之间的栅介质层108的厚度与第二栅极111b与沟道112之间的栅介质层108的厚度不同时，可实现第一晶体管与第二晶体管的阈值电压不同。
另外，当第一栅极111a、第二栅极111b包含不同浓度的P型掺杂物或N型掺杂物时，也可实现第一晶体管与第二晶体管的阈值电压不同。

[0075] 晶体管栅极的材质一般为多晶硅，然而，随着晶体管尺寸日益减小，当其特征尺寸缩小至一定节点以后，由于多晶硅栅极具有电阻高、容易造成硼渗透及漏电流等缺陷，由多晶硅栅极构成的晶体管的应用范围受到许多局限。选用金属作为栅极的材料可以很好的解决上述问题。因此，在本发明的优选实施例中，栅极的材质为金属。

[0076] 但由某些金属材料构成的栅极会导致晶体管的阈值电压(Threshhold Voltage)过大，显然，这是我们不希望出现的。因此，选择合适的金属材料以形成金属栅极非常重要。

[0077] 如上所述，晶体管的阈值电压与许多因素相关，如栅极长度、晶体管沟道的掺杂物浓度、栅极材料的功函数(work function)、栅介质层的厚度等等，其中，栅极材料的功函数对晶体管阈值电压的影响最为显著。而且，当晶体管的类型不同时需选择不同材质的金属以形成金属栅极。

[0078] 当鳍式场效应晶体管为P型晶体管时，需选用功函数较大(high work function)的金属作为栅极材料。在本发明的优选实施例中，晶体管栅极的材质包括Mo(钼)，以获得较佳的阈值电压。当然，在本发明的其它实施例中，P型晶体管的栅极材质也可包括其它具有较大功函数的金属或具有较大功函数的金属的组合。

[0079] 当鳍式场效应晶体管为N型晶体管时，需选用功函数较小(low work function)的金属作为栅极材料。在本发明的优选实施例中，晶体管的栅极材料包括Mo(钼)、Ta(钽)，以获得较佳的阈值电压。当然，在本发明的其它实施例中，P型晶体管的栅极材质也可包括其它具有较低功函数的金属或具有较大功函数、较小功函数的金属组合。

[0080] 需要说明的是，本发明中的鳍式场效应晶体管不仅可应用于静态随机存储器中，还可应用在其它半导体器件中。

[0081] 综上所述，本发明具有以下优点：

[0082] 可以调节鳍式场效应晶体管所在集成电路的阈值电压，以适应集成电路的不同应用需求。当鳍式场效应晶体管应用在静态随机存储器中时，且当静态随机存储器处于工作状态时，可控制整个鳍式场效应晶体管的阈值电压处于较小值，以获得较佳的运算速度；当静态随机存储器处于闲置状态时，可控制整个鳍式场效应晶体管的阈值电压处于较大值，以减小晶体管中漏电流的产生，降低静态随机存储器的功率损耗。

[0083] 上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。