局部氧化硅隔离的形成方法

摘要

本发明提供一种局部氧化硅隔离的形成方法，包括：提供半导体衬底，所述半导体衬底上依次形成有垫氧化层及阻挡层；形成贯穿所述垫氧化层和所述阻挡层、并延伸至所述半导体衬底内的沟槽；在所述沟槽的底面和侧壁上形成缓冲层；进行氧化工艺，形成局部氧化硅，经过氧化，所述缓冲层被氧化形成氧化硅；以及去除位于所述局部氧化硅两侧的所述阻挡层及所述垫氧化层。通过在所述沟槽中形成缓冲层，减少氧原子的侧向侵入，而且，所述缓冲层为后续形成局部氧化硅提供硅材料，减少衬底材料的消耗，进一步减小鸟嘴效应。

权利要求

1.一种局部氧化硅隔离的形成方法，包括：

提供半导体衬底，所述半导体衬底上依次形成有垫氧化层及阻挡层；

形成贯穿所述垫氧化层和所述阻挡层、并延伸至所述半导体衬底内的沟槽；

在所述沟槽的底面和侧壁上、以及在所述阻挡层上形成缓冲材料层；

形成保护层，所述保护层的上表面高于或齐平于所述沟槽两侧的阻挡层的上表面；

以所述保护层为掩膜，去除部分的所述缓冲材料层，剩余的所述缓冲材料层在所述沟槽的底面和侧壁上形成缓冲层；

去除所述保护层；

进行氧化工艺，形成局部氧化硅，经过氧化，所述缓冲层被氧化形成氧化硅；以及去除位于所述局部氧化硅两侧的所述阻挡层及所述垫氧化层。

2.如权利要求1所述的局部氧化硅隔离的形成方法，其特征在于，利用干法刻蚀形成所述沟槽，所述干法刻蚀采用的主刻蚀气体包括HBr和Cl2，所述HBr和Cl2的体积比为(9～

11)：(0.8～1.2)，所述干法刻蚀的工艺条件包括：功率范围是500瓦至600瓦，刻蚀速度为

40埃/秒至50埃/秒，刻蚀时间为45秒至60秒。

3.如权利要求1所述的局部氧化硅隔离的形成方法，其特征在于，所述缓冲层的厚度是所述局部氧化硅的厚度的40％至50％。

4.如权利要求1所述的局部氧化硅隔离的形成方法，其特征在于，所述沟槽在所述半导体衬底内的深度是2000埃至2200埃。

5.如权利要求4所述的局部氧化硅隔离的形成方法，其特征在于，所述缓冲层的厚度为1600埃至2200埃。

6.如权利要求5所述的局部氧化硅隔离的形成方法，其特征在于，所述局部氧化硅的厚度为4000埃至4500埃。

7.如权利要求1所述的局部氧化硅隔离的形成方法，其特征在于，形成所述保护层的步骤包括：在所述沟槽内注入液态化学试剂；以及

对所述液态化学试剂进行烘焙工艺，以形成固态的所述保护层。

8.如权利要求7所述的局部氧化硅隔离的形成方法，其特征在于，所述液态化学试剂包括光阻或类光阻有机化学剂。

9.如权利要求8所述的局部氧化硅隔离的形成方法，其特征在于，利用干法刻蚀去除部分的所述缓冲材料层，所述干法刻蚀采用的主刻蚀气体包括HBr和Cl2，所述HBr和Cl2的体积比为10:1，所述干法刻蚀的工艺参数包括：功率范围是300瓦至600瓦，刻蚀速度为20埃/秒至30埃/秒，时间为80秒至100秒。

10.如权利要求8所述的局部氧化硅隔离的形成方法，其特征在于，利用浓硫酸去除所述保护层；或先采用氧气灰化工艺、再利用浓硫酸去除残留物以去除所述保护层。

11.如权利要求1所述的局部氧化硅隔离的形成方法，其特征在于，所述氧化工艺包括：在920摄氏度至1000摄氏度的温度范围内，先采用干氧氧化法进行氧化，然后采用湿氧氧化法进行氧化。

12.如权利要求1～11中任一项所述的局部氧化硅隔离的形成方法，其特征在于，所述缓冲层的材料包括多晶硅、单晶硅、无定形硅或其任意组合。

说明书

局部氧化硅隔离的形成方法

技术领域

[0001] 本发明涉及半导体制造技术，特别涉及一种局部氧化硅隔离的形成方法。

背景技术

[0002] 现有技术中形成隔离结构的方法主要有局部氧化硅(Local Oxidation of Silicon，LOCOS)隔离工艺和浅沟槽隔离(Shallow Trench Isolation，STI)工艺。在LOCOS隔离工艺中，会在半导体衬底表面沉积一层氮化硅层，然后刻蚀去除部分所述氮化硅层以暴露部分的衬底，对暴露的部分衬底进行氧化以生成局部氧化硅，在被所述氮化硅层所覆盖的所述衬底中形成有源器件，这样，不同的所述有源器件被所述局部氧化硅所隔离。与STI工艺相比，LOCOS隔离工艺形成的起隔离作用的局部氧化硅具有更大的厚度，更好的隔离效果，所以一般被用于高压器件工艺中。

[0003] 然而，在生成所述局部氧化硅时，一些氧原子会进行侧向侵入(lateral incursion)，所述氧原子会进入被所述氮化硅层所覆盖的所述衬底中，从而将该部分的所述衬底氧化成所述局部氧化硅的一部分。由于所述局部氧化硅的厚度比消耗掉的硅的厚度大，在所述氮化硅层下的所述局部氧化硅会把所述氮化硅层的边缘抬高，从而形成鸟嘴(Bird’s Beak)区。鸟嘴区的存在会增加所述局部氧化硅所占用的面积，而且，鸟嘴区的形貌具有不可预见性，会对后续的工艺控制以及后续形成的器件造成不利的影响。

[0004] 现有技术中，为了减少鸟嘴效应，会在所述衬底和所述氮化硅层之间形成一层氧化硅，该氧化硅层被称为垫氧化(Pad Oxide)层。所述垫氧化层能够降低所述氮化硅层与所述衬底之间的应力，从而减少鸟嘴效应。

[0005] 然而，在对所述衬底进行氧化的过程中，氧原子还是会由所述衬底和所述垫氧化层的交界面处侵入所述衬底，鸟嘴效应比较大。

[0006] 因此，需要一种局部氧化硅隔离的形成方法，以减小鸟嘴效应。

发明内容

[0007] 本发明解决的问题是提供一种局部氧化硅隔离的形成方法，能够减小鸟嘴效应。

[0008] 为解决上述问题，本发明的实施例提供一种局部氧化硅隔离的形成方法，包括：提供半导体衬底，所述半导体衬底上依次形成有垫氧化层及阻挡层；形成贯穿所述垫氧化层和所述阻挡层、并延伸至所述半导体衬底内的沟槽；在所述沟槽的底面和侧壁上形成缓冲层；进行氧化工艺，形成局部氧化硅，经过氧化，所述缓冲层被氧化形成氧化硅；以及去除位于所述局部氧化硅两侧的所述阻挡层及所述垫氧化层。

[0009] 可选地，利用干法刻蚀形成所述沟槽，所述干法刻蚀采用的主刻蚀气体包括HBr和Cl2，所述HBr和Cl2的体积比为(9～11)∶(0.8～1.2)，所述干法刻蚀的工艺条件包括：功率范围是500瓦至600瓦，刻蚀速度为40埃/秒至50埃/秒，刻蚀时间为45秒至60秒。

[0010] 可选地，所述缓冲层的厚度是所述局部氧化硅的厚度的40％至50％。

[0011] 可选地，所述沟槽在所述半导体衬底内的深度是2000埃至2200埃。

[0012] 可选地，所述缓冲层的厚度为1600埃至2200埃。

[0013] 可选地，所述局部氧化硅的厚度为4000埃至4500埃。

[0014] 可选地，在所述沟槽的底面和侧壁上形成所述缓冲层的步骤包括：在所述沟槽的底面和侧壁上、以及在所述阻挡层上形成缓冲材料层；形成保护层，所述保护层的上表面高于或齐平于所述沟槽两侧的阻挡层的上表面；以所述保护层为掩膜，去除部分的所述缓冲材料层；以及去除所述保护层。

[0015] 可选地，形成所述保护层的步骤包括：在所述沟槽内注入液态化学试剂；以及对所述液态化学试剂进行烘焙工艺，以形成固态的所述保护层。

[0016] 可选地，所述液态化学试剂包括光阻或类光阻有机化学剂。

[0017] 可选地，利用干法刻蚀去除部分的所述缓冲材料层，所述干法刻蚀采用的主刻蚀气体包括HBr和Cl2，所述HBr和Cl2的体积比为10∶1，所述干法刻蚀的工艺参数包括：功率范围是300瓦至600瓦，刻蚀速度为20埃/秒至30埃/秒，时间为80秒至100秒。

[0018] 可选地，利用浓硫酸去除所述保护层；或先采用氧气灰化工艺、再利用浓硫酸去除残留物以去除所述保护层。

[0019] 可选地，所述氧化工艺包括：在920摄氏度至1000摄氏度的温度范围内，先采用干氧氧化法进行氧化，然后采用湿氧氧化法进行氧化。

[0020] 可选地，所述缓冲层的材料包括多晶硅、单晶硅、无定形硅或其任意组合。

[0021] 与现有技术相比，本发明具有以下优点：

[0022] 通过在所述沟槽的侧壁上形成缓冲层，在氧化时，所述缓冲层首先与氧原子反应，这样阻挡了氧原子的侧向侵入，减少了位于所述氮化硅层下的衬底厚度的增加，从而减小了鸟嘴效应；而且，在所述沟槽中形成有缓冲层，在形成所述局部氧化硅时，所述缓冲层提供了一定的硅材料，在保证形成的局部氧化硅的厚度满足要求的同时，减少了氧化过程中衬底材料的消耗，从而进一步减小了鸟嘴效应。

附图说明

[0023] 图1是本发明的一个实施例的局部氧化硅隔离的形成方法的流程示意图。

[0024] 图2至图9是本发明的一个实施例的局部氧化硅隔离的形成过程的中间剖面结构示意图。

具体实施方式

[0025] 本发明的实施例通过形成覆盖沟槽侧壁的缓冲层，防止氧原子的侧向侵入，减小了鸟嘴效应。而且，所述缓冲层能够为形成局部氧化硅提供一定的硅材料，氧化过程中，减少了衬底的消耗，由此进一步地减小鸟嘴效应。

[0026] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的实施例进行详细的说明。下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

[0027] 本发明首先提供一种局部氧化硅隔离的形成方法。参考图1，该方法包括：

[0028] S101，提供半导体衬底，所述半导体衬底上依次形成有垫氧化层及阻挡层；

[0029] S102，形成贯穿所述垫氧化层和所述阻挡层、并延伸至所述半导体衬底内的沟槽；

[0030] S103，在所述沟槽的底面和侧壁上形成缓冲层；

[0031] S104，进行氧化工艺，形成局部氧化硅，经过氧化，所述缓冲层被氧化形成氧化硅；以及

[0032] S105，去除位于所述局部氧化硅两侧的所述阻挡层及所述垫氧化层。

[0033] 下面结合中间剖面结构示意图图2至图9对上述实施例进行详细说明。

[0034] 值得说明的是，附图中的各部件的尺寸并没有按照实际比例示出。

[0035] 参考图2，提供半导体衬底200，所述半导体衬底200上形成有垫氧化层201以及在所述垫氧化层201上的阻挡层202。

[0036] 所述半导体衬底200可以是硅衬底、绝缘体上硅(Silicon On Insulation，SOI)衬底、锗硅衬底，或其任意组合。

[0037] 所述垫氧化层201用于减小所述半导体衬底200与所述阻挡层202之间的应力。在本发明的一个实施例中，所述垫氧化层201材料是氧化硅，形成方法是热氧化法。

[0038] 所述阻挡层202用于在后续的刻蚀工艺中保护有源区。在本发明的一个实施例中，所述阻挡层202材料是氮化硅，形成方法是低压化学气相沉积法。

[0039] 然后，参考图3，形成贯穿所述垫氧化层201和所述阻挡层202、并延伸至所述半导体衬底200内的沟槽203。

[0040] 形成所述沟槽203的过程具体包括：利用旋涂法在所述阻挡层202上形成光刻胶层(未图示)，经过曝光、显影工艺，在所述光刻胶层上形成开口；以图形化的所述光刻胶层为掩膜，去除位于所述开口下的所述阻挡层202及所述垫氧化层201，直至露出所述半导体衬底200；用灰化法去除所述光刻胶层；然后，以所述阻挡层202及所述垫氧化层201为掩膜，用干法刻蚀法刻蚀半导体衬底200，形成所述沟槽203。沟槽203区域将形成局部氧化硅，而被所述阻挡层202和所述垫氧化层201所覆盖的所述半导体衬底200则作为有源区用于形成半导体器件。

[0041] 在本发明的一个实施例中，用于刻蚀半导体衬底的干法刻蚀法的主刻蚀气体采用HBr和Cl2，所述HBr和Cl2的体积比为(9～11)∶(0.8～1.2)，刻蚀时的工艺参数包括：功率范围是500瓦至600瓦，刻蚀速度为40埃/秒至50埃/秒，刻蚀时间为45秒至60秒。

[0042] 所述沟槽203的尺寸与后续形成的局部氧化硅的尺寸相对应，在本发明的一个实施例中，需要形成厚度范围是4000埃至4500埃的局部氧化硅，则需要消耗厚度范围是2000埃至2200埃的硅材料，相应地，所述沟槽203在所述半导体衬底200内的深度范围是2000埃至2200埃。

[0043] 为了减少对所述衬底200中的硅材料的消耗，本发明的一个实施例在所述沟槽203中填充缓冲材料，具体请参考图4至图7。

[0044] 首先，请参考图4，在所述沟槽203的底面和侧壁上，以及在所述阻挡层202上形成缓冲材料层204’。

[0045] 所述缓冲材料层204’可以采用诸如化学气相沉积等为本领域技术人员所熟知的方法形成在所述沟槽203的底面和侧壁上，以及在所述阻挡层202上，在此不再赘述。

[0046] 所述缓冲材料层204’可以是多晶硅、单晶硅、无定形硅、或其任意组合。

[0047] 然后，参考图5，形成保护层205，所述保护层205的上表面比所述沟槽203两侧的阻挡层高或与其齐平。

[0048] 所述保护层205用于在后续的刻蚀工艺中保护所述沟槽203内的所述缓冲材料层204’。

[0049] 在本发明的一个实施例中，可以通过如下方法形成所述保护层205：在所述沟槽203内注入液态化学试剂；对所述液态化学试剂进行烘焙工艺，以形成固态的所述保护层
205。所述保护层205的上表面高于或与所述沟槽203两侧的阻挡层的上表面齐平，以尽量减少位于所述沟槽203侧壁上的所述缓冲材料层204’被暴露的部分。

[0050] 所述液态化学试剂包括：光阻或类光阻有机化学剂。所述光阻或类光阻有机化学剂包括底部抗反射(BARC)材料、顶部抗反射材料(DARC)、六甲基二硅胺(HMDS)等，为本领域的技术人员所熟知，在此不再赘述。

[0051] 然后，参考图6，以所述保护层205为掩膜，去除部分的所述缓冲材料层204’。

[0052] 由于所述保护层205覆盖位于所述沟槽203的底面和侧壁上的部分的所述缓冲材料层204’，其余未被所述保护层205所覆盖的部分的所述缓冲材料层204’会被去除。在本发明的一个实施例中，利用干法刻蚀去除所述阻挡层202上的部分所述缓冲层材料204’，所述干法刻蚀的主刻蚀气体包括HBr和Cl2，所述HBr和Cl2的体积比为10∶1，所述干法刻蚀的工艺条件包括：功率范围是300瓦至600瓦，刻蚀速度为20埃/秒至30埃/秒，时间为80秒至100秒。

[0053] 然后，参考图7，去除所述保护层205，形成位于所述沟槽203的底面和侧壁上的缓冲层204。

[0054] 可以采用浓硫酸去除所述保护层205。也可以先对所述保护层205进行氧气灰化工艺，然后再用浓硫酸去除残留物，以去除所述保护层205。

[0055] 由此，形成了所述缓冲层204。

[0056] 所述缓冲层204覆盖所述沟槽203的底面和侧壁，在后续生成局部氧化硅时，能够阻挡氧原子侧向侵入所述有源区。而且，所述缓冲层204为后续生成局部氧化硅提供了一定的硅材料，从而减少了对所述半导体衬底200的消耗。因此，在后续形成氧化硅时，所述有源区的厚度增加程度减小了，即鸟嘴区的尺寸减小了。

[0057] 值得说明的是，形成所述缓冲层204的方法不限于上述实施例，本领域的技术人员可以通过其他各种手段形成所述缓冲层204，只要所述缓冲层204能够覆盖所述沟槽203的侧面与底面。

[0058] 所述缓冲层204的厚度对后续形成局部氧化硅具有重要影响。所述缓冲层204需要具有足够的厚度以为后续的氧化工艺提供足够的硅材料，然而，若所述缓冲层204的厚度太大，则在后续形成局部氧化硅后，会有部分缓冲层材料残留，对器件性能产生影响。

[0059] 作为本发明的一个实施例，所述缓冲层204的厚度可以选取为最终形成的局部氧化硅厚度的40％至50％。

[0060] 然后，参考图8，进行氧化，形成局部氧化硅206。

[0061] 在本发明的实施例中，所述局部氧化硅206中包括的硅可以仅来自于所述缓冲层204，也可以既来自于所述缓冲层204，又来自于所述半导体衬底200，所述缓冲层204被完全氧化，形成氧化硅，作为局部氧化硅206的全部或者部分。由于所述缓冲层204为形成所述局部氧化硅206提供了一定量的硅材料，所述半导体衬底200被消耗的部分减少了，即侵入所述半导体衬底200中的氧原子减少了。而且，所述缓冲层204覆盖所述沟槽203的侧壁，这样可以阻止氧原子的侧向侵入。因此，鸟嘴区的尺寸减小了。

[0062] 在本发明的一个实施例中，形成所述局部氧化硅206的工艺包括：在920摄氏度至1000摄氏度的温度范围内，先采用干氧氧化法进行氧化，然后采用湿氧氧化法进行氧化。湿氧氧化法能够较为快速的生长氧化层，采用湿氧氧化法进行氧化生长有利于提高产能。

[0063] 由上文可知，所述缓冲层204的厚度对形成所述局部氧化硅206具有重要影响。在本发明的一个实施例中，所述局部氧化硅206的厚度是4000埃至4500埃，需要消耗的硅材料的厚度是2000埃至2200埃，所述缓冲层204的厚度是1600埃至2200埃，从而能够得到较好的隔离效果，而且确保所述缓冲层204被全部氧化，不会影响器件的性能。

[0064] 然后，参考图9，去除所述阻挡层202及所述垫氧化层201。

[0065] 作为本发明的一个实施例，利用磷酸和氢氟酸去除所述阻挡层202和所述垫氧化层201。

[0066] 与现有技术相比，本发明的实施例具有以下优点：

[0067] 在所述沟槽的侧壁上具有所述缓冲层，在氧化时，阻挡了氧原子的侧向侵入，减少了位于所述氮化硅层下的衬底厚度的增加，从而减小了鸟嘴效应；而且，在所述沟槽中形成有所述缓冲层，在形成所述局部氧化硅时，所述缓冲层提供了一定的硅材料，在保证所述局部氧化硅的厚度的同时，减少了在氧化过程中被消耗掉的衬底材料，从而进一步地减少氧原子的侵入，减小了鸟嘴效应。

[0068] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。