实时积分漂移补偿交替式积分器及其误差控制方法

摘要

本发明公开了一种实时积分漂移补偿交替式积分器及其误差控制方法，包括实时补偿型积分单元、现场可编程门阵列（FPGA）模块、开关模块、模数转换器(ADC)模块和数模转换器（DAC）模块，实时补偿型积分单元采用实时积分漂移补偿型积分器，开关模块采用双路单刀双掷开关，两路实时补偿型积分单元分时间段对微分信号进行交替积分，积分单元输出的信号经ADC转换为数字信号，数字信号在FPGA中完成信号的保持及累加，完成积分信号的拼接，最后通过DAC转换成模拟信号用于输出。本发明可以解决模拟积分器存在的零点漂移、电容泄漏误差、非线性误差及运放饱和问题。

权利要求

1.一种实时积分漂移补偿交替式积分器的控制积分误差的误差控制方法，其特征在于：所述的实时积分漂移补偿交替式积分器，包括有两路积分单元，以实时积分漂移补偿型积分器作为一个积分单元，两路积分单元的信号输入端通过开关模块一交替与微分信号接通，两路积分单元分时间段对微分信号进行积分，两路积分单元输出的信号分别经开关模块二交替接入模数转换器转换为数字信号，两路数字信号共同接入现场可编程门阵列，该数字信号在现场可编程门阵列中完成信号的保持及累加，完成积分信号的拼接，最后通过数模转换器转换成模拟信号用于输出；

其控制积分误差的误差控制方法具体包括以下内容： T为一个工作周期，以nT时刻后的一个周期为例：在nT时刻，积分单元 B的输入接地，积分单元A的输入接入微分信号，积分单元A已于nT-τ时刻开始进入积分状态，同时将nT时刻的积分单元B的输出值VB(nT)保持在FPGA的保持累加器中，在[nT，nT+T/2]时间段内，在FPGA中完成值VB(nT)与积分单元A的输出值的相加，积分单元B于nT+τ时刻开始进入电容泄放状态；在nT+T/2时刻，积分单元A的输入接地，积分单元B的输入端接微分信号，积分单元B已于nT+(T/2-τ)时刻开始进入积分状态，同时将nT+T /2时刻的积分单元A的输出值VA(nT+T/2)保持在FPGA的保持累加器中，在[nT+T/2，nT+T]时间段内，在FPGA中完成值VA(nT+T/2)与积分单元B的输出值的相加，积分单元A于nT+(T/2+τ)时刻开始进入电容泄放状态。

2.根据权利要求1所述的实时积分漂移补偿交替式积分器的控制积分误差的误差控制方法，其特征在于： 所述的开关模块一、二为双路单刀双掷开关。

3.根据权利要求1所述的实时积分漂移补偿交替式积分器的控制积分误差的误差控制方法，其特征在于： 所述的模数转换器和数模转换器采用采样位数为16位的双极性芯片。

4.根据权利要求1所述的实时积分漂移补偿交替式积分器的控制积分误差的误差控制方法，其特征在于： 所述的现场可编程门阵列为Altera 公司的Cyclone II系列FPGA。

说明书

实时积分漂移补偿交替式积分器及其误差控制方法

技术领域

[0001] 本发明涉及积分器领域，具体地说是涉及一种工作时间长达1000s的实时积分漂移补偿交替式积分器及其误差控制方法。

背景技术

[0002] 电子积分器是一种能够使任意时刻的输出值等于输入信号在该时刻以前的所有输入值的总和的电子设备，被应用于多种场合。在托克马克实验中，通常利用磁感应原理来测量装置内部的磁场和磁通，因此需要用积分器对磁探针、罗柯线圈和单匝环输出的微分信号进行积分，从而进行等离子体的诊断和位形控制。通常采用如图1所示的模拟积分器，其积分误差主要包括零点漂移、电容泄漏误差和非线性误差。其中，由于运算放大器的输入失调电压Vos,输入失调电流Ios和输入偏置电流IB作为等效输入偏移量被积分，并且漂移量随着积分时间的增加而增大，这部分误差称之为零点漂移，是积分误差的主要组成部分。此外运放及元器件的非线性、积分电容的介质损耗与泄漏电阻的存在，会导致积分器还存在非线性误差和电容泄漏误差。

[0003] 为了减小积分器的积分误差,各国采用了不同的方法设计积分器，主要有以下几种：韩国的KSTAR装置采用ADC-register－DAC（模数转换器－寄存器－数模转换器）模块对积分器进行补偿，利用寄存器来保存以往的积分误差，设计了模拟积分器。日本的JT-60装置采用VFC－UDC（电压频率转换器－计数器）模块和DSP（数字信号处理器）构建了数字积分器。美国的DIII–D研制了基于DSP（数字信号处理器）和高速ADC(模数转换器)的数字积分器，将模拟信号转换为数字信号后，利用数字信号处理器进行积分，对积分误差的控制是通过DSP内的程序来进行的。

[0004] 目前国内外普遍采用固定漂移补偿或用前一段时间的误差来补偿本次工作的误差来设计积分器。这些类型的积分器在短时间内和稳定的电磁环境中得到较好的结果，但是对于长时间和较大电磁干扰的条件下具有一定的局限性。中国科学院等离子体物理研究所自行研制的托克马克装置EAST，具有长脉冲、高参数、电磁环境复杂等特点，因此需要设计一种能够在长时间工作下保持低积分误差的积分器。本发明人在此之前设计完成了一种“实时积分漂移补偿型积分器”的设计方案，如图2。该积分器利用双运算放大器的一路运算放大器对输入信号积分，另一路运算放大器对参考地积分，然后使用仪表放大器对两路输出信号进行相减。

[0005] 具体方案如图2，输入信号输入到积分器a中的运算放大器的反相输入端，积分器b中的运算放大器的反相输入端接参考地，积分器a与积分器b中的运算放大器的同相输入端接地，积分器a、积分器b中的运算放大器的输出端分别接到仪表放大器的第1、第2运算放大器的同相端。

[0006] 该积分器的工作分两个阶段：

[0007] 一：积分电容清零阶段

[0008] 对积分电路a、b分别进行积分电容清零。如图2所示，开关k1、k3闭合，开关k2、k4断开。这时，电阻对电容泄放，泄放掉积分电容上的电荷。使得积分开始工作时刻，电容两端的初始值为零。

[0009] 二：积分工作阶段

[0010] 当工作状态控制信号给出，开关k1、k3断开，开关k2、k4闭合，这时，积分器开始进入积分工作阶段。积分器a电路对输入信号进行积分,积分电阻为RA，vi(t)是输入信号；积分器b对参考地进行积分,即输入为零，积分电阻为RB。

[0011] 对于单个模拟积分器的输出为

[0012]

[0013] 该式中Vos为运算放大器的输入失调电压,Ios为输入失调电流，IB为输入偏置电流，R为积分电阻，C为积分电容。

[0014] 两路积分信号经仪表放大器相减，当仪表放大器中的电阻Ra>>R时,则输出信号为[0015]

[0016] 由于Vos和Ios相对时间说是一个常量，于是上式可以写成

[0017]

[0018] 设计积分器的最重要的目的之一是在长时间积分中，降低零点漂移，即使得式（3）中的第二部分尽量小，最好情况为零，即

[0019]

[0020] 双运算放大器中的两个运算放大器a、b的输入失调电压，输入失调电流和输入偏置电流等性能指标很相近，且输入失调电压的变化会比较一致，调节RB使得尽量满足式（4）。这样就可以有效地实时消除积分误差。为表示一般情况，则式（4）可以写成[0021]

[0022] δ与 相比为较小的量，对于同一积分器，随着积分器工作时间的增加，δ也增加。

[0023] 本设计已于2008年起用于EAST实验中，经多轮实验验证以上积分器可以实时地消除积分器本身的等效输入偏移量、温度漂移及地噪声等带来的误差，当积分常数RC=10ms时，在100s时间内达到了积分误差小于5mV的效果,即在百秒时间尺度上满足托卡马克装置对积分器的要求。但对更长时间的积分，存在以下问题：在积分的过程中，没有办法对积分电容进行泄放，随着积分时间的增加，电容的泄漏成为误差的主要来源；非线性误差随着积分器工作时间的增加而严重；长时间工作及输入信号的跳变有可能会引起运放的饱和。

发明内容

[0024] 本发明针对上述现有技术所存在的不足之处，提供了一种实时积分漂移补偿交替式积分器，该积分器基于现场可编程门阵列（FPGA），可以解决模拟积分器存在的零点漂移、电容泄漏误差、非线性误差及运放饱和问题；本发明同时提供该积分器的误差控制方法。

[0025] 本发明是通过以下技术方案实现的：

[0026] 一种实时积分漂移补偿交替式积分器，其特征在于：包括有两路积分单元，以实时积分漂移补偿型积分器作为一个积分单元，两路积分单元的信号输入端通过开关模块一交替与微分信号接通，两路积分单元分时间段对微分信号进行积分，两路积分单元输出的信号分别经开关模块二交替接入模数转换器转换为数字信号，两路数字信号共同接入现场可编程门阵列，该数字信号在现场可编程门阵列中完成信号的保持及累加，完成积分信号的拼接，最后通过数模转换器转换成模拟信号用于输出。

[0027] 所述的实时积分漂移补偿交替式积分器，其特征在于：所述的开关模块一、二为双路单刀双掷开关。

[0028] 所述的实时积分漂移补偿交替式积分器，其特征在于：所述的模数转换器和数模转换器采用采样位数为16位的双极性芯片。

[0029] 所述的实时积分漂移补偿交替式积分器，其特征在于：所述的现场可编程门阵列为Altera公司的Cyclone II系列FPGA。

[0030] 一种实时积分漂移补偿交替式积分器的控制积分误差的误差控制方法，其特征在于，具体包括以下内容：

[0031] T为一个工作周期，以nT时刻后的一个周期为例：在nT时刻，积分单元B的输入接地，积分单元A的输入接入微分信号，积分单元A已于nT-τ时刻开始进入积分状态，同时将nT时刻的积分单元B的输出值VB(nT)保持在FPGA的保持累加器中，在[nT,nT+T/2]时间段内，在FPGA中完成值VB(nT)与积分单元A的输出值的相加，积分单元B于nT+τ时刻开始进入电容泄放状态；

[0032] 在nT+T/2时刻，积分单元A的输入接地，积分单元B的输入端接微分信号，积分单元B已于nT+(T/2-τ)时刻开始进入积分状态，同时将nT+T/2时刻的积分单元A的输出值VA(nT+T/2)保持在FPGA的保持累加器中，在[nT+T/2,nT+T]时间段内，在FPGA中完成值值VA(nT+T/2)与积分单元B的输出值的相加，积分单元A于nT+(T/2+τ)时刻开始进入电容泄放状态。

[0033] 本发明实时积分漂移补偿交替式积分器的一个工作周期为T秒，第一次交替时刻是T/2，第二次交替时刻为T，交替的时刻依次是3T/2、2T······，在以下时间段内[0,T/2]、[T,3T/2]······，积分单元A处于积分状态；在以下时间段内[T/2,T]、[3T/2,2T]······，积分单元B处于积分状态；将交替时刻的积分值取样并保持在FPGA中，FPGA完成信号的保持和累加；以第一次交替时刻为例，该时刻的积分值为
在第二次交替时刻之前，积分单元B的输出为
在FGPA中完成两个信号的加法，则积分器的输出应为

[0034]

[0035]

[0036] 如果积分器工作时间为t，则最终输出的信号为

[0037]

[0038]

[0039]

[0040] 式中，RAC为积分时间常数，t为总的积分时间，vi(x)为输入的微分信号；由式（6）可以看出，交替式积分器能够对输入信号进行有效积分；其中，δ1+δ2+δ3+δ4+......为积分误差，在式（5）中已知δ为积分单元的积分误差，如果控制T较小，如10s，则δ可控制为零，那么积分误差δ1+δ2+δ3+δ4+......为零，从而解决模拟积分器存在的零点漂移、电容泄漏误差、非线性误差及运放饱和问题。

[0041] 本发明的工作过程如下：

[0042] 在积分器未开始工作前，先对两路积分单元清零，使得积分器输出的初始值为零。由FPGA发出逻辑控制信号控制单刀双掷开关模块(S1、S2)的通断，从而实现输入信号与两个积分单元的交替连接。当实时补偿型积分单元A的输入端与微分信号连接时，实时补偿型积分单元A工作在积分状态，此后的半个周期内，积分单元A完成对微分信号的积分，在此过程中的中间一段时间，实时补偿型积分单元B工作在电容泄放状态，完成对积分电容的泄放。经半个周期时间后，开关模块(S1、S2)切换，实时补偿型积分单元B的输入端与微分信号连接，实时补偿型积分单元A的输入端与微分信号断开，而与电路地连接；在此后的半个周期，实时补偿型积分单元B工作在积分状态，在此过程中的中间一段时间，实时补偿型积分单元A工作在电容泄放状态，完成对积分电容的泄放。这样当一路积分单元实现积分功能的时候，另一路积分单元就可以完成积分电容的泄放。同步ADC采集的积分数据通过FPGA实现信号的保持及累加，完成积分信号的拼接，最后通过DAC转换成模拟信号用于采集与控制。
如此交替式工作，因为周期T可以设计成可调，可以将每路的积分漂移控制在一定范围，在该时间内，实时补偿型积分单元的积分漂移为零，并且解决了电容的泄漏问题，消弱了非线性误差。

附图说明

[0043] 图1为典型的磁探针和积分器。

[0044] 图2为实时积分漂移补偿型积分单元的原理框图。

[0045] 图3为本发明的系统框图。

[0046] 图4为本发明的工作时序。

具体实施方式

[0047] 参见图1、2、3、4。

[0048] 积分单元A、积分单元B采用实时积分漂移补偿型积分器，其具体电路参照图2。输入信号输入到积分器a中的运算放大器的反相输入端，积分器b中的运算放大器的反相输入端接参考地，积分器a与积分器b中的运算放大器的同相输入端接地，积分器a、积分器b中的运算放大器的输出端分别接到仪表放大器的第1、第2运算放大器的同相端。即，积分器a对输入信号进行积分，积分器b对信号地进行积分，仪表放大器完成对积分器a和积分器b的输出信号的相减。

[0049] 开关模块C和开关模块D采用双路单刀双掷开关，如图3中的S1、S2、S3、S4。为了使得两路积分单元交替工作，保证积分器工作的一致性，开关模块应具有开关速度快、导通电阻低、稳定性强等特点，该模拟开关切换的时间大概为45ns，这一时间远低于电磁感应信号中最高频率分量所对应的周期，所以不会由于模拟开关切换造成信号信息的丢失。同时保证逻辑控制信号一致性、无抖动。

[0050] FPGA模块F采用Altera公司的Cyclone II系列FPGA。在软件Quartus ΙΙ环境下编程，采用VHDL描述。在FPGA中分为4个模块：保持累加器、控制信号发生器、ADC控制器、DAC控制器。其中，保持累加器将ADC转换后的数字信号，在数字信号领域对进行保持、累加，完成积分信号的拼接；控制信号发生器发送逻辑控制信号和积分工作状态控制信号，分别提供逻辑控制信号来控制开关模块的切换，提供工作状态控制信号控制积分单元A和积分单元B的工作状态；ADC控制器提供ADC控制信号；DAC控制器提供DAC控制信号。

[0051] ADC模块E和DAC模块G，需要选择器件的信号范围为双极性、采样位数为16位，来保证一定的精度。控制信号均由FPGA的I/O口输出。为了方便FPGA将ADC转换后的数字信号进行累加、移位，完成交替积分信号的拼接，ADC转换后的数字信号应满足当其输入为-10V是输出为0000H，输入+10V时输出为FFFFH；DAC应满足相同的要求。

[0052] 由于是交替式积分，因此在两条积分通道中，上述电路还应具备较好的对称性，因此在实际设计中应从电阻、电容、运放及相关器件的选择上、应尽量保证其一致性。

[0053] 本发明的工作时序如图4所示。积分路径沿着箭头方向。在积分器未开始工作前，先对两路积分单元清零，使得积分器输出的初始值为零。当FPGA接收到触发信号，发出逻辑控制信号、ADC控制信号和DAC控制信号。积分器按以下的工作时序工作，以一个周期为例。

[0054] 在0时刻，当积分器接收到触发信号，开关S1的触点1和触点3连接，即积分单元A的输入接入微分信号，同时积分单元A接收工作状态控制信号开始进入积分状态；开关S2的触点1和触点3连接，即积分单元B的输入接地，同时°分单元B接收工作状态控制信号开始进入电容泄放状态；开关S3的触点1和触点3连接，即积分单元A的输出信号输入到ADC1；开关S4的触点2和触点3连接，即ADC2的输入接地。

[0055] 在T/2-τ时刻，积分单元B接收工作状态控制信号开始进入积分状态。

[0056] 在T/2时刻，开关S1、S2、S3和S4同时动作，开关S1的触点2和触点3连接，即积分单元A的输入接地；开关S2的触点2和触点3连接，即积分单元B的输入端接微分信号，此时积分单元B已经进入积分状态；开关S3的触点2和触点3连接，即ADC1的输入接地;开关S4的触点1和触点3连接，即积分单元B的输出信号输入到ADC2。同时将T/2时刻的积分单元A的输出值VA(T/2)保持在FPGA的保持累加器中，在[T/2,T]时间段内，值VA(T/2)加上积分单元B的输出值,输出到DAC中转换为模拟信号输出。

[0057] 在T/2+τ时刻，积分单元A接收工作状态控制信号开始进入电容泄放状态。

[0058] 在T-τ时刻，积分单元A接收工作状态控制信号开始进入积分状态，为下一个工作周期做准备。

[0059] 从T时刻开始，同时将T时刻的积分单元B的输出值VB(T)保持在FPGA的保持累加器中，在[T,3T/2]时间段内，值VB(T)加上积分单元A的输出值，输出到DAC中转换为模拟信号输出。进入下个周期重复。