本发明实施例提供了一种对PCIE(PCI Express，标准外设扩展接口)设备进行时间同步的方法、装置和系统。该方法主要包括：PCIE设备通过硬件接口接收时钟源设备发送过来的时间同步信号，所述PCIE设备对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为PCIE设备的时钟，从而实现了多个PCIE设备之间的时钟同步。利用本发明实施例，可以满足PCIE设备对时钟同步或时间同步的需求，支持PCIE设备接入同步网络，支持PCIE设备作为全局时钟源，降低目前无线通信设备对GPS的需求，提高系统的可靠性与安全性，降低了系统成本，易于维护。
1.一种对标准外设扩展接口PCIE设备进行时间同步的方法，其特征在于，包括：
为多个PCIE设备中的每个PCIE设备增加同步信号接口，所述同步信号接口为硬件接口，所述同步信号接口独立于所述PCIE设备的非同步信号接口或者所述同步信号接口通过对所述PCIE设备的接口进行改造而实现，所述每个PCIE设备通过自身的硬件接口连接到时钟源设备；
所述每个PCIE设备通过自身的硬件接口接收所述时钟源设备发送的时间同步信号，所述的时间同步信号为所述时钟源设备通过对接收到的来自上级时钟源设备或者时间同步网络的时钟信号进行解析而得到；
所述每个PCIE设备接收到所述时间同步信号后，对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为自身的时钟；
在所述每个PCIE设备将所述时钟信息作为自身的时钟之后，所述多个PCIE设备之间实现时钟同步。
2.根据权利要求1所述的对PCIE设备进行时间同步的方法，其特征在于，所述多个PCIE设备和所述时钟源设备相互独立。
3.根据权利要求2所述的对PCIE设备进行时间同步的方法，其特征在于，所述的时钟源设备包括主时钟源设备和辅时钟源设备，则所述方法还包括：当主时钟源设备发生故障或者主时钟源设备的时间同步信号不符合要求时，所述PCIE设备使用所述辅时钟源设备来代替所述主时钟源设备发送时间同步信号。
4.一种对标准外设扩展接口PCIE设备进行时间同步的系统，其特征在于，包括：时钟源设备和多个PCIE设备；
所述多个PCIE设备中的每个PCIE设备增加同步信号接口，所述同步信号接口为硬件接口，所述同步信号接口独立于所述PCIE设备的非同步信号接口或者所述同步信号接口通过对所述PCIE设备的接口进行改造而实现，所述每个PCIE设备通过自身的硬件接口连接到所述时钟源设备；
所述时钟源设备，用于向所述每个PCIE设备发送时间同步信号，所述时钟源设备和所述多个PCIE设备相互独立，所述的时间同步信号为所述的时钟源设备通过对接收到的来自上级时钟源设备或者时间同步网络的时钟信号进行解析而得到；
所述每个PCIE设备，用于通过所述硬件接口接收所述时钟源设备发送的时间同步信号，对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为自身的时钟，在所述每个PCIE设备将所述时钟信息作为自身的时钟之后，所述多个PCIE设备之间实现时钟同步。
5.根据权利要求4所述的对PCIE设备进行时间同步的系统，其特征在于，所述的时钟源设备包括主时钟源设备和辅时钟源设备，当主时钟源设备发生故障或者主时钟源设备的时间同步信号不符合要求时，使用所述辅时钟源设备来代替所述主时钟源设备发送时间同步信号。
6.根据权利要求4或5所述的对PCIE设备进行时间同步的系统，其特征在于，所述每个PCIE设备包括：时间同步信号接收模块，用于通过自身的硬件接口接收时钟源设备发送过来的时间同步信号；
时间同步处理模块，用于对所述时间同步信号接收模块所接收到的所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为自己的时钟，从而实现了所述多个PCIE设备之间的时钟同步。
7.一种标准外设扩展接口PCIE设备，其特征在于，所述PCIE设备为多个，每个PCIE设备包括增加的硬件接口作为同步信号接口，所述同步信号接口独立于所述每个PCIE设备的非同步信号接口或者所述同步信号接口通过对所述每个PCIE设备的接口进行改造而实现，所述每个PCIE设备通过自身的硬件接口连接到时钟源设备；所述每个PCIE设备，用于通过所述硬件接口接收时钟源设备发送的时间同步信号，所述的时间同步信号为所述的时钟源设备通过对接收到的来自上级时钟源设备或者时间同步网络的时钟信号进行解析而得到，所述每个PCIE设备对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为自身的时钟，以实现多个PCIE设备之间的时钟同步。
8.根据权利要求7所述的PCIE设备，其特征在于，所述每个PCIE设备具体包括：
时间同步信号接收模块，用于通过所述硬件接口接收时钟源设备发送过来的时间同步信号；
时间同步处理模块，用于对所述时间同步信号接收模块所接收到的所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为所述每个PCIE设备的时钟，以实现所述多个PCIE设备之间的时钟同步。
对PCIE设备进行时间同步的方法、装置和系统
技术领域
[0001] 本发明涉及通信技术领域，尤其涉及一种对PCIE设备进行时间同步的方法、装置和系统。
背景技术
[0002] 目前，PCIE(PCI Express，标准外设扩展接口)设备应用相当广泛，各种PCIE设备的接口也广泛应用在各个领域。当前PCIE设备的接口主要是异步以太网、Infiniband、Fiber Channel(光纤通道)等类型，这些接口工作时并不依赖于同步时钟，对PCIE设备的时间同步及精度也没有要求。随着IT(Information Technology，信息技术)与CT(communications Technology通信技术)的融合，要求PCIE设备支持同步网络。
[0003] 由于PCIE设备采用100MHz的参考时钟，与同步通信的参考时钟有很大的区别，另外，PCIE规范中并没有定义与时间同步相关的信号。现有技术中的一种实现PCIE设备之间的时间同步的方法主要包括：在各个PCIE设备上安装独立的同步设备，达到不同PCIE设备之间的时钟与时间同步。
[0004] 在实现本发明过程中，发明人发现上述现有技术中的实现PCIE设备之间的时间同步的方法至少存在如下问题：各个PCIE设备需要独立授时设备，造成PCIE设备的成本高，维护困难。
发明内容
[0005] 本发明的实施例提供了一种对PCIE设备进行时间同步的方法、装置和系统，可以满足PCIE设备对时钟同步或时间同步的需求。
[0006] 一种对标准外设扩展接口PCIE设备进行时间同步的方法，包括：
[0007] 为多个PCIE设备中的每个PCIE设备增加同步信号接口，所述同步信号接口为硬件接口，所述同步信号接口独立于所述PCIE设备的非同步信号接口或者所述同步信号接口通过对所述PCIE设备的接口进行改造而实现，所述每个PCIE设备通过自身的硬件接口连接到时钟源设备；所述每个PCIE设备通过自身的硬件接口接收所述时钟源设备发送的时间同步信号，所述的时间同步信号为所述时钟源设备通过对接收到的来自上级时钟源设备或者时间同步网络的时钟信号进行解析而得到；
[0008] 所述每个PCIE设备接收到所述时间同步信号后，对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为自身的时钟；
[0009] 在所述每个PCIE设备将所述时钟信息作为自身的时钟之后，所述多个PCIE设备之间实现时钟同步。
[0010] 一种对标准外设扩展接口PCIE设备进行时间同步的系统，包括：时钟源设备和多个PCIE设备；
[0011] 所述多个PCIE设备中的每个PCIE设备增加同步信号接口，所述同步信号接口为硬件接口，所述同步信号接口独立于所述PCIE设备的非同步信号接口或者所述同步信号接口通过对所述PCIE设备的接口进行改造而实现，所述每个PCIE设备通过自身的硬件接口连接到所述时钟源设备；
[0012] 所述时钟源设备，用于向所述每个PCIE设备发送时间同步信号，所述时钟源设备和所述多个PCIE设备相互独立，所述的时间同步信号为所述的时钟源设备通过对接收到的来自上级时钟源设备或者时间同步网络的时钟信号进行解析而得到；
[0013] 所述每个PCIE设备，用于通过所述硬件接口接收所述时钟源设备发送的时间同步信号，对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为自身的时钟，在所述每个PCIE设备将所述时钟信息作为自身的时钟之后，所述多个PCIE设备之间实现时钟同步。
[0014] 一种标准外设扩展接口PCIE设备，所述PCIE设备为多个，每个PCIE设备包括增加的硬件接口作为同步信号接口，所述同步信号接口独立于所述每个PCIE设备的非同步信号接口或者所述同步信号接口通过对所述每个PCIE设备的接口进行改造而实现，所述每个PCIE设备通过自身的硬件接口连接到时钟源设备；所述每个PCIE设备，用于通过所述硬件接口接收时钟源设备发送的时间同步信号，所述的时间同步信号为所述的时钟源设备通过对接收到的来自上级时钟源设备或者时间同步网络的时钟信号进行解析而得到，所述每个PCIE设备对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为自身的时钟，以实现多个PCIE设备之间的时钟同步。
[0015] 由上述本发明的实施例提供的技术方案可以看出，本发明实施例通过PCIE设备通过硬件接口接收时钟源设备发送过来的时间同步信号，根据所述时间同步信号进行时间同步处理，从而可以满足PCIE设备对时钟同步或时间同步的需求。
附图说明
[0016] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0017] 图1为本发明实施例一提供的一种对PCIE设备进行时间同步的方法的原理示意图；
[0018] 图2为本发明实施例一提供的一种对PCIE设备进行时间同步的方法的具体处理流程图；
[0019] 图3为本发明实施例一提供的一种在PCIE设备上增加的独立硬件接口的示意图；
[0020] 图4为本发明实施例一提供的一种在每个PCIE设备上连接E1/T1/SDH(Synchronous Digital Hierarchy，同步数字体系)接口的示意图；
[0021] 图5为本发明实施例二提供的一种对PCIE设备进行时间同步的系统的结构图；
[0022] 图6为本发明实施例二提供的另一种对PCIE设备进行时间同步的系统的结构图；
[0023] 图7为本发明实施二提供的一种PCIE设备的具体结构图。
具体实施方式
[0024] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0025] 为便于对本发明实施例的理解，下面将结合附图以几个具体实施例为例做进一步的解释说明，且各个实施例并不构成对本发明实施例的限定。
[0026] 实施例一
[0027] 该实施例提供的一种对PCIE设备进行时间同步的方法的原理示意图如图1所示，具体处理流程如图2所示，包括如下的处理步骤：
[0028] 步骤21、PCIE设备通过硬件接口接收时钟源设备发送过来的时间同步信号；
[0029] 本发明实施例需要在PCIE设备上增加硬件接口，作为同步信号接口，所述PCIE设备通过所述硬件接口接收或者输出时间同步信号。
[0030] 上述硬件接口可以包含两种方式：
[0031] 第一种方式可以使用PCIE标准定义中的保留定义管脚。所需要的信号可以包括1pps(或其他频率或周期的时钟/脉冲)、TOD信号接口、同步时钟(8KHz、38.88MHz、122.88MHz等同步网络需要的时钟信号)，具体的信号定义可以根据实际布局布线的需求来确定；
[0032] 第二种方式可以在PCIE设备上增加独立硬件接口。此接口应该包括方式1中的部分或全部的信号定义。例如增加一个如图3所示的10pin的接口。
[0033] 上述为一种接口的例子。实际可以需要增减信号定义以及电气特性，比如可以使用单端信号，也可以使用差分信号。
[0034] 通过方式1或方式2，PCIE设备可以通过内部的时钟鉴相电路(可以使用逻辑来实现，也可以通过专用的时钟芯片)、TOD通讯接口等等，获取接口的同步时钟，获取高精度的时间信号等等，实现同步。
[0035] 本发明实施例还需要将独立于PCIE设备的其他设备设置为时钟源设备，所述时钟源设备和所述PCIE设备的相互独立、地位平等。
[0036] 上述的时钟源设备将PCIE设备的时间同步信号发送给PCIE设备的上述硬件接口，当上述PCIE设备的数量为多个时，上述的时钟源设备需要将上述时间同步信号分别发送给每个PCIE设备。
[0037] 步骤22、所述PCIE设备根据所述时间同步信号进行时间同步处理。
[0038] PCIE设备通过上述硬件接口接收到所述时间同步信号后，通过专有芯片或者FPGA(Field－Programmable Gate Array，现场可编程门阵列)对所述时间同步信号进行解析，提取出所述时间同步信号中携带的时钟信息，将所述时钟信息作为自己的时钟。
[0039] 当上述PCIE设备的数量为多个时，由于每个PCIE设备的时钟都是相同的，从而实现了多个PCIE设备之间的时钟同步。
[0040] 由上述本发明的实施例提供的技术方案可以看出，本发明实施例通过PCIE设备通过硬件接口接收时钟源设备发送过来的时间同步信号，根据所述时间同步信号进行时间同步处理，从而可以满足PCIE设备对时钟同步或时间同步的需求。
[0041] 具体的，上述硬件接口可以独立于PCIE设备上现有的PCIE接口，即给PCIE设备增加额外的硬件连接。也可以将现有的PCIE接口的定义做一些改动，例如将PCIE现有标准中保留的信号定义为时钟相关信号，将改动后的PCIE接口作为上述硬件接口。
[0042] 具体的，所述的时钟源设备通过对接收到的来自上级时钟源设备或者时间同步网络的时钟信号进行解析，获取所述PCIE设备的时间同步信号。比如，所述的时钟源设备可以接收同步以太网通过1588V2协议发送过来的时钟信号，对该时钟信号进行解析后，获取可以作为PCIE设备的时间同步信号的基准脉冲。又比如，所述的时钟源设备可以接收上级时钟源设备发送过来的1PPS(1puls per second，秒脉冲)、TOD(Time Of Date，实时时间)以及其他的时钟信号/命令，对该时钟信号/命令进行解析后，获取PCIE设备的时间同步信号。在实际应用中，上述上级时钟源设备可以为GPS卫星、北斗系统或者具有高精度的时钟信号的PCIE设备等。
[0043] 具体的，上述时间同步信号可以是1PPS、TOD等信号，也可以是其他的频率信号或脉冲信号。
[0044] 进一步地，可以同时设置主时钟源设备和辅时钟源设备，当主时钟源设备发生故障或者主时钟源设备发送的时间同步信号不符合要求时，在上述主时钟源设备和辅时钟源设备之间进行到换，使用所述辅时钟源设备来代替所述主时钟源设备向PCIE设备发送时间同步信号。
[0045] 进一步地，可以如图4所示，在每个PCIE设备上连接E1/T1/SDH(Synchronous Digital Hierarchy，同步数字体系)等接口作为PCIE设备对外接口。使得PCIE设备可以支持同步网络，这样在一些场合可以支持使用PCIE设备接入外部网络，减少对路由器接口的需求，可以支持更加丰富的网络特性。
[0046] 由上述本发明的实施例提供的技术方案可以看出，本发明实施例通过PCIE设备通过硬件接口接收时钟源设备发送过来的时间同步信号，根据所述时间同步信号进行时间同步处理，从而可以实现对PCIE设备进行时间同步。
[0047] 本发明实施例采用硬件处理机制，支持PCIE设备接入同步网络，支持PCIE设备作为全局时钟源，降低目前无线通信设备对GPS的需求，提高系统的可靠性与安全性，降低了系统成本，易于维护。
[0048] 本发明实施例实现了PCIE设备之间的平等关系，时间参考源与设备地位无关。
[0049] 实施例二
[0050] 该实施例提供了一种对PCIE设备进行时间同步的系统，其具体结构如图5所示，包括如下的模块：
[0051] 时钟源设备51，用于向PCIE设备发送时间同步信号，所述时钟源设备和所述PCIE设备的相互独立、地位平等；
[0052] PCIE设备52，用于通过硬件接口接收所述时钟源设备发送过来的时间同步信号，对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为所述PCIE设备的时钟，以实现与其它PCIE设备之间的时钟同步。
[0053] 由上述本发明的实施例提供的技术方案可以看出，本发明实施例通过PCIE设备通过硬件接口接收时钟源设备发送过来的时间同步信号，根据所述时间同步信号进行时间同步处理，从而可以满足PCIE设备对时钟同步或时间同步的需求。
[0054] 该实施例还提供了另一种对PCIE设备进行时间同步的系统，其具体结构如图6所示，包括如下的模块：
[0055] 时钟源设备61，用于向PCIE设备发送时间同步信号，所述时钟源设备和所述PCIE设备的相互独立、地位平等；
[0056] PCIE设备62，用于通过硬件接口接收所述时钟源设备发送过来的时间同步信号，对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为所述PCIE设备的时钟，以实现与其它PCIE设备之间的时钟同步。
[0057] 具体的，所述的时钟源设备61可以包括：
[0058] 解析处理模块611，用于对接收到的来自上级时钟源设备或者时间同步网络的时钟信号进行解析，获取所述PCIE设备的时间同步信号；
[0059] 信号发送处理模块612，用于将所述解析处理模块所获取的时间同步信号分别发送给多个PCIE设备。
[0060] 具体的，所述的时钟源设备61还可以包括主时钟源设备和辅时钟源设备，当主时钟源设备发生故障或者主时钟源设备的时间同步信号不符合要求时，使用所述辅时钟源设备来代替所述主时钟源设备发送时间同步信号。
[0061] 具体的，所述的PCIE设备62可以包括：
[0062] 时间同步信号接收模块621，用于通过硬件接口接收时钟源设备发送过来的时间同步信号；
[0063] 时间同步处理模块622，用于对所述时间同步信号接收模块所接收到的所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为自己的时钟，从而实现了多个PCIE设备之间的时钟同步。
[0064] 该实施例还提供了一种PCIE设备，包括一硬件接口作为同步信号接口，所述PCIE设备，用于通过所述硬件接口接收时钟源设备发送的时间同步信号，对所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为所述PCIE设备的时钟，以实现与其它PCIE设备之间的时钟同步。
[0065] 所述PCIE设备的具体结构如图7所示，具体包括：
[0066] 时间同步信号接收模块71，用于通过所述硬件接口接收时钟源设备发送过来的时间同步信号；
[0067] 时间同步处理模块72，用于对所述时间同步信号接收模块71所接收到的所述时间同步信号进行解析，获取所述时间同步信号中携带的时钟信息，将所述时钟信息作为所述PCIE设备的时钟，以实现与其它PCIE设备之间的时钟同步。
[0068] 具体的所述同步信号接口独立于所述PCIE设备的非同步信号接口；或者，所述同步信号接口通过对所述PCIE设备的接口进行改造而实现。
[0069] 本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。
[0070] 综上所述，本发明实施例通过PCIE设备通过硬件接口接收时钟源设备发送过来的时间同步信号，根据所述时间同步信号进行时间同步处理，从而可以满足PCIE设备对时钟同步或时间同步的需求。
[0071] 本发明实施例采用硬件处理机制，支持PCIE设备接入同步网络，支持PCIE设备作为全局时钟源，降低目前无线通信设备对GPS的需求，提高系统的可靠性与安全性，降低了系统成本，易于维护。
[0072] 本发明实施例实现了PCIE设备之间的平等关系，时间参考源与设备地位无关。
[0073] 以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
