P++衬底上P-层硅外延片的制备方法

摘要

本发明公开了一种P++衬底上P-层硅外延片的制备方法，属于硅外延片技术领域。其包括下述步骤：（1）选用P+〈111〉/Boron单面抛光片；（2）HCl抛光；（3）吹扫；（4）双层外延生长：采用高纯度SiHCl3沉积，生长电阻率渐变层，然后生长电阻率掺杂层。本发明采用二次生长工艺来提高外延层电阻率均匀性一致性；通过低速率生长浓度渐变层，有效改善外延层失配位错的形成，有效的改善了外延层失配位错的形成，从而提高了外延电特性的稳定性和重复性，保证了器件的可靠性和成品率。

权利要求

1.一种P++衬底上P-层硅外延片的制备方法，其特征在于其包括下述步骤：（1）选用P+〈111〉/Boron单面抛光片，电阻率0.004～0.0075Ω·cm，厚度525±15 mm，硅片直径125±0.2mm，背面LTO背封，边缘去除宽度≤1mm；

（2）HCl抛光；

（3）H2吹扫；

（4）双层外延生长：采用高纯度SiHCl3沉积法，首先生长电阻率渐变层，生长速率0.38-

0.42mm/min，生长温度1070-1100℃；然后生长电阻率掺杂层，生长温度为1070-1100℃，生长速率为0.5-1.0mm/min，通过两次生长方式，依靠掺杂流量计的线性爬坡变化设置实现电阻率渐变层生长，电阻率渐变层电阻率从0.007欧姆厘米线性变化到0.5欧姆厘米。

2.根据权利要求１所述的P++衬底上P-层硅外延片的制备方法，其特征在于所述电阻率渐变层厚度为1.0-1.5微米。

3.根据权利要求１所述的P++衬底上P-层硅外延片的制备方法，其特征在于所述步骤（2）中HCl抛光温度为1100-1130℃，HCl流量为5slm/10min。

4.根据权利要求１所述的P++衬底上P-层硅外延片的制备方法，其特征在于步骤（3）中用H2吹扫反应腔室8-12min。

5.根据权利要求１所述的P++衬底上P-层硅外延片的制备方法，其特征在于所述高纯度SiHCl3的纯度大于99.9999%。

6.根据权利要求１所述的P++衬底上P-层硅外延片的制备方法，其特征在于所述生长时H2流量120-170slm。

7.根据权利要求１所述的P++衬底上P-层硅外延片的制备方法，其特征在于所述HCl抛光时对硅片表面去除量大于0.3微米。

说明书

P++衬底上P-层硅外延片的制备方法

技术领域

[0001] 本发明涉及硅外延片技术领域。

背景技术

[0002] 数字处理器部分处理能力的提高，对作为端口或模拟信号处理的模拟部分提出了更高的要求，标准MOS在高速电路中的地位受到怀疑，各种新型CMOS工艺技术工艺发展迅速。有一些公司对原有MOS工艺做了革新，其中使用外延片作为原材料减少电路中寄生效应为最重要的改进之一。芯片的速度，集成度、功耗、芯片的成本以及研发周期是决定一个公司选择工艺的重要方面，开发出合格的CMOS工艺用外延片(主要是P型材料)成为迫切需要，使标准CMOS工艺在高速模拟、混合信号处理领域的发展潜力。

[0003] CMOS产品是P型外延片的最大应用领域，并被IC制造商用于不可恢复器件工艺，包括微处理器和逻辑芯片以及存储器应用方面的闪速存储器和DRAM（动态随机存取存储器）。另外P型外延片还可应用于PNP功率三极管和PMOS功率管。他们作用主要是电流放大，是电子电路的核心元件，也是大规模集成电路的基本组成部分。

[0004] B原子比Si原子半径小，在高温作用下扩散很活跃。器件制造过程中为了降低衬底部分的压降和能耗，部分P型外延选用重掺硼P++衬底，衬底中硼的浓度为3×1019～1×1020／cm3，而外延电阻率只有5～30欧姆厘米，外延生长时B原子的浓度急剧下降，原子晶格的变化很剧烈，出现晶格失配，由于失配应力的释放，失配位错很容易在P-/P++硅外延片的界面处形成，与它伴随的穿透整个外延层的贯穿位错将使器件的漏电流增大引起器件失效。

[0005] 衬底中硼的浓度为3×1019～1×1020／cm3，在衬底上生长的硅外延层的厚度为3.0～50微米，电阻率在1～100欧姆厘米。

发明内容

[0006] 本发明提供一种P++衬底上P-层硅外延片的制备方法，采用二次生长工艺来提高外延层电阻率均匀性一致性；通过低速率生长浓度渐变层，有效改善外延层失配位错的形成，从而提高了外延电特性的稳定性和重复性，保证了器件的可靠性和成品率。

[0007] 本发明所采取的技术方案是：

[0008] 一种P++衬底上P-层硅外延片的制备方法，包括下述步骤：

[0009] （1）选用P+〈111〉/Boron单面抛光片，电阻率0.004～0.0075Ω·cm，厚度525±15μm，硅片直径125±0.2mm，背面LTO背封，边缘去除宽度≤1mm；

[0010] （2）HCl抛光；

[0011] （3）吹扫：用H2吹扫反应腔室8-12min，将硅片表面抛光后产生的杂质排出腔体；

[0012] （4）双层外延生长：采用高纯度SiHCl3沉积，生长电阻率渐变层，生长速率0.38-0.42μm/min，生长温度1070-1100℃；然后生长电阻率掺杂层，生长温度为1070-1100℃，生长速率控制在0.5-1.0μm/min。

[0013] HCl抛光温度为1100-1130℃，HCl流量为5slm/10min。

[0014] 高纯度SiHCl3的纯度大于99.9999%。

[0015] 电阻率渐变层厚度为1.0-1.5微米。

[0016] 生长时H2流量120-170slm。

[0017] HCl抛光时对硅片表面去除量大于0.3微米。

[0018] 为了外延生长前的得到洁净的表面，保证外延层的晶格质量，需要增加硅片表面HCL原位抛光。HCL抛光表面时，表层的硼原子会同时挥发到反应腔气氛中，这样在硅衬底表面会形成浓度较低的耗尽层。

[0019] 考虑到外延层电阻率一致性和失配位错等因素影响，工艺采用两次生长方式。依靠掺杂流量计的线性爬坡变化设置实现电阻率渐变层生长，电阻率渐变层电阻率从0.007欧姆厘米线性变化到0.5欧姆厘米。

[0020] 本发明的硅外延片生长一层电阻率渐变层，不仅可以增加外延层电阻率均匀性一致性，还可以缓解因为硼原子浓度差异带来的晶格变化，起到应力补偿的效果，从而从根本上消除P++/P-层界面的失配位错产生。

[0021] 本发明在不改变设备结构和加热方式的情况下，不增加控制成本，通过工艺技术提升来解决问题，满足高端技术领域的发展方向的需求。

[0022] 适用于美国产平板式外延炉，采用中频感应加热方式，石墨基座作为高频感应加热体和承载硅片的载体，硅片背面的温度要比表面温度高10℃～15℃。

[0023] 优化工艺条件设定：采用HCL原位抛光以及大流量H2吹扫，去除衬底表面氧化层和表面沾污。采用二次生长工艺，有效提高外延层电阻率均匀性一致性；低速率生长浓度渐变层，能够有效改善外延层失配位错的形成，从而提高了外延电特性的稳定性和重复性，保证了器件的可靠性和成品率。

[0024] 1.均匀性控制

[0025] 均匀性计算方法：

[0026]

[0027] Wmax和Wmin分别表示数据（厚度或电阻率）最大值和最小值，其中厚度径向梯度变化≤1.5%，电阻率径向梯度变化≤2%。对采用该工艺方法的外延参数进行监测：

[0028]

[0029] 2、表面控制

[0030] 采用本发明的工艺外延后，外延片表面光亮无雾，直径大于0.5μm颗粒小于10个。形貌特征完整，边缘无多晶颗粒、无崩边。微观缺陷满足SIME标准，层错＜50个/cm2，位错＜
100个/cm2。

[0031] 采用相称微分干涉显微镜（倍数10×10）分别对常规工艺和本发明得到的外延片进行表面观测，常规工艺和本发明得到的外延片显微镜缺陷照片分别见图1和图2；

[0032] 采用表面颗粒测试仪SP1分别对常规工艺和本发明工艺得到的外延片表面缺陷进行扫描，常规工艺和本发明工艺得到的外延片的SP1扫描表面缺陷照片分别见图3和图4。

[0033] 采用上述技术方案所产生的有益效果在于：

[0034] 采用二次生长工艺来提高外延层电阻率均匀性一致性；重点通过低速率生长浓度渐变层，有效改善了外延层失配位错的形成。从而提高了外延电特性的稳定性和重复性，保证了器件的可靠性和成品率。

附图说明

[0035] 下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0036] 图1是常规工艺得到的外延片的显微镜缺陷照片；

[0037] 图2是本发明工艺得到的外延片的显微镜缺陷照片；

[0038] 图3是常规工艺得到的外延片的SP1扫描表面缺陷照片；

[0039] 图4是本发明工艺得到的外延片的SP1扫描表面缺陷照片。

具体实施方式

[0040] 实施例1

[0041] （1）选用P+〈111〉/Boron单面抛光片，电阻率0.004～0.0075Ω·cm，厚度525±15μm，硅片直径125±0.2mm，背面LTO背封，边缘去除宽度≤1mm；

[0042] （2）在1100℃下进行HCl原位抛光，HCl流量为5slm/10min，对硅片表面去除量为0.3微米；

[0043] （3）吹扫：用H2吹扫反应腔室8min，将硅片表面抛光后产生的杂质排出腔体，H2流量为140slm/10min；

[0044] （4）双层外延生长：采用高纯度SiHCl3沉积，生长电阻率渐变层，生长速率0.40μm/min，生长温度1070℃，电阻率渐变层厚度为1.4微米；然后生长电阻率掺杂层，生长温度为1070℃，生长速率控制在0.8μm/min。

[0045] 实施例2

[0046] （1）选用P+〈111〉/Boron单面抛光片，电阻率0.004～0.0075Ω·cm，厚度525±15μm，硅片直径125±0.2mm，背面LTO背封，边缘去除宽度≤1mm；

[0047] （2）在1130℃下进行HCl原位抛光，HCl流量为5slm/10min，对硅片表面去除量为0.4微米；

[0048] （3）吹扫：用H2吹扫反应腔室10min，将硅片表面抛光后产生的杂质排出腔体，H2流量为130slm/10min；

[0049] （4）双层外延生长：采用高纯度SiHCl3沉积，生长电阻率渐变层，生长速率0.38μm/min，生长温度1080℃，电阻率渐变层厚度为1.5微米；然后生长电阻率掺杂层，生长温度为1100℃，生长速率控制在1.0μm/min。

[0050] 实施例3

[0051] （1）选用P+〈111〉/Boron单面抛光片，电阻率0.004～0.0075Ω·cm，厚度525±15μm，硅片直径125±0.2mm，背面LTO背封，边缘去除宽度≤1mm；

[0052] （2）在1120℃下进行HCl原位抛光，HCl流量为5slm/10min，对硅片表面去除量为0.3微米；

[0053] （3）吹扫：用H2吹扫反应腔室11min，将硅片表面抛光后产生的杂质排出腔体，H2流量为170slm/10min；

[0054] （4）双层外延生长：采用高纯度SiHCl3沉积，生长电阻率渐变层，生长速率0.42μm/min，生长温度1100℃，电阻率渐变层厚度为1.3微米；然后生长电阻率掺杂层，生长温度为1080℃，生长速率控制在0.9μm/min。

[0055] 实施例4

[0056] （1）选用P+〈111〉/Boron单面抛光片，电阻率0.004～0.0075Ω·cm，厚度525±15μm，硅片直径125±0.2mm，背面LTO背封，边缘去除宽度≤1mm；

[0057] （2）在1100℃下进行HCl原位抛光，HCl流量为5slm/10min，对硅片表面去除量为0.5微米；

[0058] （3）吹扫：用H2吹扫反应腔室9min，将硅片表面抛光后产生的杂质排出腔体，H2流量为150slm/10min；

[0059] （4）双层外延生长：采用高纯度SiHCl3沉积，生长电阻率渐变层，生长速率0.41μm/min，生长温度1090℃，电阻率渐变层厚度为1.1微米；然后生长电阻率掺杂层，生长温度为1090℃，生长速率控制在0.7μm/min。

[0060] 实施例5

[0061] （1）选用P+〈111〉/Boron单面抛光片，电阻率0.004～0.0075Ω·cm，厚度525±15μm，硅片直径125±0.2mm，背面LTO背封，边缘去除宽度≤1mm；

[0062] （2）在1130℃下进行HCl原位抛光，HCl流量为5slm/10min，对硅片表面去除量为0.4微米；

[0063] （3）吹扫：用H2吹扫反应腔室12min，将硅片表面抛光后产生的杂质排出腔体，H2流量为120slm/10min；

[0064] （4）双层外延生长：采用高纯度SiHCl3沉积，生长电阻率渐变层，生长速率0.39μm/min，生长温度1080℃，电阻率渐变层厚度为1.0微米；然后生长电阻率掺杂层，生长温度为1100℃，生长速率控制在0.5μm/min。