公开了用于在电压之间切换的系统和方法。一种系统包括输出端、耦合至输出端的第一开关和第二开关。该系统还包括耦合至第一开关的第一传输门和耦合至第二开关的第二传输门。一种方法包括在第一传输门接收第一对互补电压和在第二传输门接收第二对互补电压。该方法还包括选择这两对互补电压中的最小电压并且输出第三对互补电压。在一种方法中，第一对互补电压包括第一负电压和正电压，第二对互补电压包括第二负电压和该正电压，以及第三对互补电压包括第一负电压和第二负电压中的较小者和正电压。
1.一种用于在多个电压之间切换的系统，包括：输出端；
耦合至第一电压源的第一电平位移器和耦合至第二电压源的第二电平位移器；
第一控制传输门，其耦合至所述第一开关并且被配置成通过所述第一电平位移器耦合至所述第一电压源，以及被配置成通过所述第一电平位移器从所述第一电压源接收第一负电压和正电压；以及第二控制传输门，其耦合至所述第二开关并且被配置成通过所述第二电平位移器耦合至所述第二电压源，以及被配置成通过所述第二电平位移器从所述第二电压源接收第二负电压和所述正电压。
3.根据权利要求2所述的系统，其中所述第一控制传输门、所述第二控制传输门、所述第一开关和所述第二开关被配置成给所述输出端提供所述第一负电压和所述第二负电压中的较小者。
4.根据权利要求3所述的系统，其中所述第一控制传输门、所述第二控制传输门、所述第一开关和所述第二开关被配置成利用所述正电压给所述输出端提供所述第一负电压和所述第二负电压中的较小者。
所述第一电平位移器包括第一电压输出端和第二电压输出端；以及所述第一控制传输门包括：
第一P沟道金属氧化物半导体场效应晶体管pMOSFET器件，其包括第一栅极、第一源极和第一漏极，所述第一栅极耦合至所述第一开关，所述第一源极耦合至所述第一节点，所述第一漏极耦合至所述第二节点，以及第一N沟道金属氧化物半导体场效应晶体管nMOSFET器件，其包括第二栅极、第二源极和第二漏极，所述第二栅极耦合至所述第二电压输出端，所述第二源极耦合至所述第一节点，所述第二漏极耦合至所述第二节点。
所述第二电平位移器包括第三电压输出端和第四电压输出端；以及所述第二控制传输门包括：
第二pMOSFET器件，其包括第三栅极、第三源极和第三漏极，所述第三栅极耦合至所述第二开关，所述第三源极耦合至所述第三节点，所述第三漏极耦合至所述第四节点，以及第二nMOSFET器件，其包括第四栅极、第四源极和第四漏极，所述第四栅极耦合至所述第四电压输出端，所述第四源极耦合至所述第三节点，所述第四漏极耦合至所述第四节点。
所述第一开关是包括第五栅极、第五源极和第五漏极的第三nMOSFET器件，所述第五栅极耦合至所述第四节点，所述第五源极耦合至所述输出端，所述第五漏极耦合至所述第一栅极；以及所述第二开关是包括第六栅极、第六源极和第六漏极的第四nMOSFET器件，所述第六栅极耦合至所述第二节点，所述第六源极耦合至所述输出端，所述第六漏极耦合至所述第三栅极。
所述第一pMOSFET器件和所述第二pMOSFET器件是高电压pMOSFET器件；以及所述第一nMOSFET器件、所述第二nMOSFET器件、所述第三nMOSFET器件和所述第四nMOSFET器件是高电压nMOSFET器件。
所述第一电压输出端和所述第二电压输出端互补；以及所述第三电压输出端和所述第四电压输出端互补。
所述第一电平位移器包括第一负电压输入端和第一逻辑输入端；以及所述第二电平位移器包括第二负电压输入端和第二逻辑输入端。
所述第一电平位移器被配置成响应于接收逻辑1输入，通过所述第一电压输出端给所述第一节点提供第一负电压和通过所述第二电压输出端给所述第二栅极提供正电压；
所述第一电平位移器被配置成响应于接收逻辑0输入，通过所述第一电压输出端给所述第一节点提供所述正电压和通过所述第二电压输出端给所述第二栅极提供所述第一负电压；
所述第二电平位移器被配置成响应于接收逻辑1输入，通过所述第三电压输出端给所述第三节点提供所述正电压和通过所述第四电压输出端给所述第四栅极提供第二负电压；
所述第二电平位移器被配置成响应于接收逻辑0输入，通过所述第三电压输出端给所述第三节点提供第二负电压和通过所述第四电压输出端给所述第四栅极提供所述正电压。
12.根据权利要求11所述的系统，还包括：反相器，其耦合至所述第一电平位移器和所述第二电平位移器；以及第三电压源，其被配置成提供所述正电压，所述第三电压源耦合至所述第一电平位移器和所述第二电平位移器。
13.一种用于在多个电压之间切换的装置，包括：耦合至第一开关和第二开关的输出端；
第一电平位移器，其被配置成输出第一对互补电压，所述第一对互补电压包括第一负电压和正电压；
第二电平位移器，其被配置成输出第二对互补电压，所述第二对互补电压包括第二负电压和所述正电压；
第一传输门，其耦合至所述第一电平位移器并且被配置成接收所述第一对互补电压和输出第一电压至所述第一开关；以及第二传输门，其耦合至所述第二电平位移器并且被配置成接收所述第二对互补电压和输出第二电压至所述第二开关，其中所述第一电压和所述第二电压构成第三对互补电压，并且所述第一负电压和所述第二负电压中的较小者被提供给所述输出端。
第一输入节点，其被配置成接收所述第一对互补电压中的一个，第一输出节点，
第一P沟道金属氧化物半导体场效应晶体管pMOSFET器件，其包括第一栅极、第一源极和第一漏极，所述第一源极耦合至所述第一输入节点，所述第一漏极耦合至所述第一输出节点，以及第一N沟道金属氧化物半导体场效应晶体管nMOSFET器件，其包括第二栅极、第二源极和第二漏极，所述第二栅极被配置成接收所述第一对互补电压中的另一个，所述第二源极耦合至所述第一输入节点，所述第二漏极耦合至所述第一输出节点；以及所述第二传输门包括：第二输入节点，其被配置成接收所述第二对互补电压中的一个，第二输出节点，
第二nMOSFET器件，其包括第三栅极、第三源极和第三漏极，所述第三栅极被配置成接收所述第二对互补电压中的另一个，所述第三源极耦合至所述第二输入节点，所述第三漏极耦合至所述第二输出节点，以及第二pMOSFET器件，其包括第四栅极、第四源极和第四漏极，所述第四源极耦合至所述第二输入节点，所述第四漏极耦合至所述第二输出节点。
所述正电压在1.6V和1.95V之间，包括两端点；
所述第一负电压在-4.5V和-3.0V之间，包括两端点；
所述第二负电压在-2.2V和-1.0V之间，包括两端点；以及所述第三负电压是所述第一负电压和所述第二负电压中的一个。
17.一种用于在多个电压之间切换的方法，包括：响应于逻辑信号输出第一对互补电压和第二对互补电压；
接收所述第一对互补电压包括接收第一负电压和正电压；
接收所述第二对互补电压包括接收第二负电压和所述正电压；
选择所述最小电压包括选择所述第一负电压和所述第二负电压中的较小者；以及输出所述第三对互补电压包括输出所述第一负电压和所述第二负电压中的一个以及所述正电压。
19.根据权利要求18所述的方法，还包括：在第一开关接收所输出的所述正电压；
在第二开关接收所述第一负电压和所述第二负电压中被输出的一个；以及输出所述第一负电压和所述第二负电压中的所述一个。
用于在电压之间切换的系统和方法
[0001] 背景
[0002] 领域
[0003] 各种实施方式涉及电子电路，并且特别地，涉及在电压之间切换的系统和方法。
[0004] 相关技术的描述
[0005] 一些存储器系统在运行期间使用通常由电压泵产生的多个电压。具体地，存储器系统在编程和擦除操作期间使用第一电压泵产生高电压并且在读操作期间使用第二电压泵产生较低的电压。即，在编程/擦除操作期间第一电压泵产生高电压并且第二电压泵关闭（即，0V）。相反地，在读操作期间第二电压泵产生较低的电压并且第一电压泵关闭（即，0V）。
[0006] 当第一电压泵和/或第二电压泵各自均关闭时，存储器系统经历大量的泄漏电流。为了克服与泄漏电流相关的问题，增加电压泵的尺寸，这样就增加了管芯的面积。
[0007] 附图简述
[0008] 为了将容易地理解本发明的优势，将通过参考附图中示出的特定的实施方式来给出以上简单描述的本发明的更具体的描述。应当理解到，这些附图描述仅是本发明的典型的实施方式，并非因此被认为是对本发明范围的限制，将通过使用附图来描述和解释另外的特征和细节，其中：
[0009] 图1是用于在电压之间切换的电路的一个实施方式的原理图；
[0010] 图2是用于在电压之间切换的系统的一个实施方式的框图；
[0011] 图3是用于在电压之间切换的方法的一个实施方式的流程图；以及
[0012] 图4是图1中的系统的操作的一个实施例的时序图。
[0013] 详细描述
[0014] 在描述中参考“一个实施方式（one embodiment）”或者“一个实施方式（an embodiment）”意味着结合一个实施方式描述的特定的特征、结构、或者特性被包含在本发明的至少一个实施方式中。位于本描述中的不同位置中的短语“在一个实施方式中（in one embodiment）”不一定指相同的实施方式。
[0015] 在以下的详细描述中，为了说明的目的，阐述了许多具体的细节以提供对本申请的主题的全面理解。然而，对本领域中的技术人员而言，将明显的是，在没有这些具体细节的情况下，也可以实践已公开的实施方式、所要求的主题及其等同物。
[0016] 详细描述包括对附图的参考，附图构成详细描述的一部分。附图示出了按照示例性的实施方式的图解说明。这些实施方式，本文中还可以称为“实施例”，被足够详细地描述以使那些本领域中的技术人员能够实践本文描述的所要求的主题的实施方式。可以组合各个实施方式，可以利用其它的实施方式，或者可以做出结构、逻辑和电气上的变化而不偏离所要求的主题的范围和精神。应该理解到，本文描述的实施方式并非意在限制主题的范围，而是使本领域中的技术人员能够实践、做出和/或使用该主题。
[0017] 本文描述的各种实施方式包括在多个电压之间切换的系统。一个系统包括输出端、耦合至该输出端的第一开关和耦合至该输出端的第二开关。系统还包括耦合至第一开关并且被配置成耦合至第一电压源的第一控制传输门和耦合至第二开关并且被配置成耦合至第二电压源的第二控制传输门。
[0018] 还提供在多个电压之间切换的装置。一个装置包括被配置成输出第一对互补电压的第一电平位移器和被配置成输出第二对互补电压的第二电平位移器。该装置还包括耦合至第一电平位移器并且被配置成接收第一对互补电压和输出第一电压的第一传输门，以及耦合至第二电平位移器并且被配置成接收第二对互补电压和输出第二电压的第二传输门。在本实施方式中，第一电压和第二电压构成由该装置输出的第三对互补电压。
[0019] 各种其它的实施方式提供在多个电压之间切换的方法。一种方法包括在第一传输门接收第一对互补电压和在第二传输门接收第二对互补电压。该方法还包括选择这两对互补电压中的最小电压并且输出包括最小电压的第三对互补电压。
[0020] 现在转至附图，图1是用于在多个电压之间切换的电路100的一个实施方式的结构图。至少在图示的实施方式中，电路100包括耦合至电平位移器120和电平位移器130的反相器110、耦合至电平位移器120的传输门140、耦合至电平位移器130的传输门150、耦合至电平位移器120和电平位移器130的开关160、耦合至电平位移器120和电平位移器130的开关170以及耦合至开关160和开关170的输出端180。
[0021] 反相器110可以是本领域中已知的或者将来开发的任何反相设备。即，反相器110可以是能够接收信号并输出反相信号的系统和/或设备。例如，当反相器110接收逻辑0信号时，反相器110输出逻辑1信号。类似地，当反相器110接收逻辑1信号时，反相器110输出逻辑0信号。反相器110的输出端被配置成将输出信号传送至电平位移器120和电平位移器130。
[0022] 电平位移器120包括耦合至反相器110的输出端的输入端1210。电平位移器120还包括耦合至反相器110的输入端的输入端1220和耦合至负电压Vbb的输入端1230。
[0023] 在各种实施方式中，Vpwr是在大约1.6V至大约1.95V的范围内的正电压。在一个实施方式中，Vpwr包括大约1.8V的电压。
[0024] 在各种实施方式中，Vbb是在大约-2.2V至大约-1.0V的范围内的负电压。在一个实施方式中，Vbb包括大约-1.8V的电压。
[0025] 电平位移器120还包括输出端1240和输出端1250。当电平位移器120从反相器110接收逻辑1信号时，电平位移器120被配置成通过输出端1240输出Vbb并且通过输出端1250输出Vpwr。另外，当电平位移器120从反相器110接收逻辑0信号时，电平位移器120被配置成通过输出端1240输出Vpwr并且通过输出端1250输出Vbb。相应地，输出端1240和1250是互补输出端。互补输出端1240和1250均被提供到传输门140。
[0026] 电平位移器130包括耦合至反相器110的输入端的输入端1310和耦合至反相器110的输出端的输入端1320。电平位移器130还包括耦合至负电压Vneg的输入端1330。
[0027] 在各种实施方式中，Vneg是在大约-4.5V至大约-3.0V的范围内的负电压。在一个实施方式中，Vneg包括大约-4.0V的电压。
[0028] 电平位移器130还包括输出端1340和输出端1350。当电平位移器130从反相器110接收逻辑1信号时，电平位移器130被配置成通过输出端1340输出Vpwr并且通过输出端1350输出Vneg。另外，当电平位移器130从反相器110接收逻辑0信号时，电平位移器130被配置成通过输出端1340输出Vneg并且通过输出端1350输出Vpwr。相应地，输出端1340和1350是互补输出端。互补输出端1340和1350均被提供到传输门150。
[0029] 传输门140包括耦合至输出端1240的输入节点1410、耦合至输入节点1410的开关1420、耦合至输入节点1410和输出端1250的开关1430以及耦合至开关1420和开关1430的输出节点1440。
[0030] 在一个实施方式中，开关1420包括含有源极、漏极和栅极的高电压P沟道金属氧化物半导体场效应晶体管（pMOSFET）。在本实施方式中，开关1420的源极被耦合至节点1410，开关1420的漏极被耦合至节点1440，以及开关1420的栅极被耦合至开关160，开关1420的栅极被耦合至Vbb。
[0031] 在一个实施方式中，开关1430包括含有源极、漏极和栅极的高电压N沟道金属氧化物半导体场效应晶体管（nMOSFET）。在本实施方式中，开关1430的源极被耦合至节点1410，开关1430的漏极被耦合至节点1440，以及开关1430的栅极被耦合至输出端1250。
[0032] 传输门150包括耦合至输出端1340的输入节点1510、耦合至输入节点1510的开关1520、耦合至输入节点1510和输出端1350的开关1530以及耦合至开关1520和开关1530的输出节点1540。
[0033] 在一个实施方式中，开关1520包括含有源极、漏极和栅极的高电压pMOSFET。在本实施方式中，开关1520的源极被耦合至节点1510，开关1520的漏极被耦合至节点1540，以及开关1520的栅极被耦合至开关170，开关1520的栅极被耦合至Vneg。
[0034] 在一个实施方式中，开关1530包括含有源极、漏极和栅极的高电压nMOSFET。在本实施方式中，开关1530的源极被耦合至节点1510，开关1530的漏极被耦合至节点1540，以及开关1530的栅极被耦合至输出端1350。
[0035] 在一个实施方式中，开关160包括含有漏极、栅极和源极的高电压nMOSFET。在本实施方式中，开关160的漏极被耦合至开关1420的栅极，开关160的栅极被耦合至输出端1540，以及开关160的源极被耦合至输出端180。
[0036] 在一个实施方式中，开关170包括含有漏极、栅极和源极的高电压nMOSFET。在本实施方式中，开关170的漏极被耦合至开关1520的栅极，开关170的栅极被耦合至输出端1440，以及开关170的源极被耦合至输出端180。
[0037] 显著地，开关170和160被交叉耦合至传输门140和150。此外，输出节点1440和1540是互补输出端，这样互补输出电压被提供到开关160和170。
[0038] 以下的电路100的操作的实施例可以有益于理解电路100的各种实施方式。然而，电路100不局限于以下的实施例。
[0039] 在第一实施例中，反相器110接收逻辑1信号（例如，Vpwr）并且（通过输入端1210）将逻辑0信号（例如，0V）输出至电平位移器120和（通过输入端1320）将该逻辑0信号输出至电平位移器130。电平位移器120通过输出端1240输出Vpwr（VBBOUT）并且通过输出端1250输出Vbb（VBBOUTB）。类似地，电平位移器130通过输出端1340输出Vneg（VNEGOUT）并且通过输出端1350输出Vpwr（VNEGOUTB）。
[0040] 在节点1410处的Vpwr接通pMOSFET 1420并且断开nMOSFET1430，这样导致传输门140在输出端1440（VNEGSEL）处输出Vpwr。在节点1510（VNEGOUT）处的Vneg断开pMOSFET
1520并且接通nMOSFET1530，这样导致传输门150在输出端1540（VBBSEL）处输出Vneg。
[0041] 在开关170的栅极处的Vpwr接通开关170并且在开关160的栅极处的Vneg断开开关160。随着开关170接通并且开关160断开，电路100将在输出端180处输出Vneg。
[0042] 在第二实施例中，反相器110接收逻辑0信号（例如，0V）并且（通过输入端1220）将逻辑1信号（例如，Vpwr）输出至电平位移器120和（通过输入端1310）将该逻辑1信号输出至电平位移器130。电平位移器120通过输出端1240（VBBOUT）输出Vbb并且通过输出端1250（VBBOUTB）输出Vpwr。类似地，电平位移器130通过输出端1340（VNEGOUT）输出Vpwr并且通过输出端1350（VNEGOUTB）输出Vneg。
[0043] 在节点1410处的Vbb断开pMOSFET 1420并且接通nMOSFET 1430，这样导致传输门140在输出端1440处（VNEGSEL）输出Vbb。在节点1510（VNEGOUT）处的Vpwr接通pMOSFET 1520并且断开nMOSFET 1530，这样导致传输门150在输出端1540（VBBSEL）处输出Vpwr。
[0044] 在开关170的栅极处的Vbb断开开关170并且在开关160的栅极处的Vpwr接通开关160。随着开关170断开并且开关160接通，电路100将在输出端180处输出Vbb。
[0045] 在Vbb和Vneg均是零V的第三实施例中，反相器110接收逻辑0信号（例如，Vpwr）并且（通过输入端1210）将逻辑1信号（例如，0V）输出至电平位移器120和（通过输入端1320）将该逻辑1信号输出至电平位移器130。电平位移器120通过输出端1240（VBBOUT）输出Vbb并且通过输出端1250（VBBOUTB）输出Vpwr。类似地，电平位移器130通过输出端1340（VNEGOUT）输出Vpwr并且通过输出端1350（VNEGOUTB）输出Vneg。
[0046] 在节点1410处的Vbb断开pMOSFET 1420并且接通nMOSFET 1430，这样导致传输门140在输出端1440（VNEGSEL）处输出Vbb。在节点1510（VNEGOUT）处的Vpwr接通pMOSFET 1520并且断开nMOSFET 1530，这样导致传输门150在输出端1540（VBBSEL）处输出Vpwr。
[0047] 在开关170的栅极处的Vbb断开开关170并且在开关160的栅极处的Vpwr接通开关160。随着开关170断开并且开关160接通，电路100将在输出端180处输出Vbb。
[0048] 虽然已经参考正负电压论述了电路100的各种实施方式，但是电路100不局限于此。具体地，可以反转输入信号和输出信号的极性。此外，各种实施方式考虑仅使用正电压或者仅使用负电压。同样地，本领域中的技术人员将认识到，各种MOSFET器件的极性将依赖于在电路100的任何特定的应用中使用的电压的极性。
[0049] 图2是用于在电压之间切换的系统200的一个实施方式的框图。至少在图示的实施方式中，系统200包括耦合至切换电路100（参见图1）的VNEG泵210和VBB泵220。VNEG泵210被配置成给切换电路100提供Vneg并且VBB泵220被配置成给切换电路100提供Vbb。切换电路100，如以上所讨论的，将接收用于反相器110的vnegbben（参见图1）、Vpwr、Vgnd、Vneg和Vbb并且在VNEG_VBB输出Vneg和Vbb中的较小者。
[0050] 图3是用于在切换电路（例如，电路100）中的多个电压之间切换的方法300的一个实施方式的流程图。至少在图示的实施方式中，方法300开始于接收逻辑信号（例如，逻辑0或者逻辑1信号）（方框305）。在一个实施方式中，逻辑信号是来自于反相器（例如，反相器110）、被在第一电平位移器（例如，电平位移器120）和/或第二电平位移器（例如，电平位移器130）接收的或者可以是从另一器件接收的逻辑信号。
[0051] 响应于接收逻辑信号，输出第一对互补电压信号（方框310）和/或输出第二对互补电压信号（方框315）。在一个实施方式中，第一对互补电压信号包括第一负电压（例如，Vbb）和正电压（例如，Vpwr）和/或第二对互补电压信号包括第二负电压（例如，Vneg）和正电压（Vpwr）。例如，第一电平位移器（例如，电平位移器120）可以输出第一对互补电压信号和/或第二电平位移器（例如，电平位移器130）可以输出第二对互补电压信号。
[0052] 方法300还包括响应于接收第一对互补电压信号和/或第二对互补电压信号来输出第三对互补电压信号（方框320）。在一个实施方式中，第三对互补电压信号包括负电压（例如，Vbb或者Vneg）和正电压（例如，Vpwr）。例如，第一传输门（例如，传输门140）可以接收第一对互补电压信号并输出负电压，第二传输门（例如，传输门150）可以接收第二对互补电压信号并输出正电压。在另一实施例中，第一传输门可以接收第一对互补电压信号并输出正电压，第二传输门可以接收第二对互补电压信号并输出负电压。
[0053] 第三对互补电压信号被用于断开第一开关并接通第二开关（方框325），这样导致输出最小电压（方框330）。在一个实施例中，正电压（例如，Vpwr）被用于接通第一开关（例如，开关160），负电压（例如，Vbb）被用于断开第二开关（例如，开关170）以输出Vbb。在另一实施例中，正电压（例如，Vpwr）被用于接通第二开关（例如，开关170），负电压（例如，Vneg）被用于断开第一开关（例如，开关160）以输出Vneg。以这种方式，系统（例如，电路100）将输出最小电压（例如，最小负电压）。
[0054] 现在转至图4，图4是电路100的操作的一个实施例的时序图400。如图4所示，在任何给定时间的最小电压是电路100的输出（例如，Vneg_Vbb）。
[0055] 在本实施例中，在T0，Vneg是0V并且Vbb是0V，因此Vneg_Vbb是0V。在从T0到T1的区间中（例如，从0μs到100μs），Vneg在该区间的第一部分保持在0V，下降到-4.0V，然后返回到0V。在相同的区间，Vbb下降到-1.8V然后在该区间的剩余部分返回至0V。因此，当Vbb处于-
1.8V并且Vneg处于0V时，在该区间上,电路100的输出（Vneg_Vbb）下降到-1.8V，当Vneg和Vbb均是0V时增加到0V，当Vneg下降到-4.0V并且Vbb处于0V时下降到-4.0V，以及当Vneg和Vbb均是0V时增加到0V。
[0056] 在T1到T2的区间中（例如，从100μs到200μs），Vneg在该区间的第一部分保持在0V并在该区间的剩余部分下降到-4.0V。还在该区间，Vbb下降到-1.8V、增加至0V、并且在该区间的剩余部分下降到-1.8V。因此，当Vbb处于-1.8V并且Vneg处于0V时，在该区间上,电路100的输出（Vneg_Vbb）下降到-1.8V，当Vneg和Vbb均是0V时增加到0V，当Vneg下降到-4.0V并且Vbb处于-1.8V时的该区间的剩余部分下降到-4.0V。
[0057] 在T2到T3的区间中（例如，从200μs到400μs），Vneg在该区间的第一部分保持在-4.0V并在该区间的剩余部分增加到0V。另外，Vbb在该区间的一部分保持在-1.8V并在该区间的剩余部分增加到0V。因此，在该区间上，当Vneg处于-4.0V并且当Vbb处于-1.8V然后处于0V时，电路100的输出（Vneg_Vbb）保持在-4.0V。当在该区间的剩余部分Vneg和Vbb均是0V时输出（Vneg_Vbb）增加到0V，并且在随后的区间保持在0V。
[0058] 虽然已经在本发明的前面的详细描述中提出了至少一个示例性的实施方式，应当理解到，存在大量的变形。还应该理解，单个示例性的实施方式或者多个示例性的实施方式仅是实施例，并非意在以任何方式限制本发明的范围、适用性或者配置。相反，前面的详细描述将给那些本领域中的技术人员提供用于实施本发明的示例性的实施方式的方便的指示，应当理解，可以做出在示例性的实施方式中描述的元件的功能和布置上的各种改变而不偏离在所附权利要求及其合法等同物中阐述的本发明的范围。
[0059] 如本领域中的普通技术人员将理解的，本发明的各方面可以表现为装置、系统或者方法。相应地，本发明的各方面可以采用全部硬件的实施方式或者硬件和软件方面相结合的实施方式，本文一般全部称为“电路”、“模块”或者“系统”。
[0060] 以上参考按照各种实施方式的流程图说明和/或方法、装置和系统的结构图描述了本发明的各方面。将理解到，可以由计算机程序指令实施流程图说明和/或结构图的每一块，和流程图说明和/或结构图中的多个块的组合。这些计算机程序指令可以提供给通用计算机的处理器、专用计算机或者其它的可编程数据处理装置以产生状态机，以使通过计算机的处理器或者其它的可编程数据处理装置执行的指令创建用于实施在流程图和/或结构图方块中规定的功能/动作的方法。
[0061] 这些计算机程序指令还可以存储在计算机可读介质中，所述计算机可读介质可以指导计算机、其它的可编程数据处理装置或者其它的设备以特定方式运行，以使存储在计算机可读介质中的指令产生包括指令的制造物品，所述指令实施在流程图和/或结构图方框中规定的功能/动作。计算机程序指令还可以被加载到计算机、其它的可编程数据处理装置或者其它的设备上以使一系列的操作步骤被实现在计算机、其它的可编程装置或者其它的设备上以产生计算机实现的过程，以使执行在计算机或者其它的可编程装置上的指令提供用于实施在流程图和/或结构图方框中规定的功能/动作的过程。
[0062] 在以上附图中的流程图和结构图说明了按照各种实施方式的装置、系统和方法的可能的实施方式的结构、功能和操作。就这一点而言，在流程图或者结构图中的每一个方框可以表示模块、部分或者代码部分，代码部分包括用于实施规定的逻辑功能的一个或多个可执行指令。还应该注意，在一些可选的实施方式中，在方框中指示的功能可以不按照附图中指示的顺序发生。例如，实际上，示出的两个连续的方框可以实质上同时执行，或者方框有时可以以相反的顺序来执行，这取决于所涉及的功能。还将注意，可以由执行规定的功能或动作的基于专用硬件的系统或者专用硬件和计算机指令的组合来实施结构图和/或流程图说明的每一个方框和结构图和/或流程图说明中的方框的组合。
[0063] 虽然已经详细地阐述了一个或多个实施方式，本领域中的普通技术人员将理解的是，可以对那些实施方式做出修改和改编而不偏离如在以下权利要求中阐述的各种实施方式的范围。
