本发明公开了一种例如是在不同区段的介于该存储阵列的一来源页面与该存储阵列的一目的页面间复制写回编程的页面复制操作。此区段分割此主要阵列的行及冗余阵列中的该组冗余行为例如多个列组。该复制写回编程将数据从该冗余阵列中该来源页面一部分的数据复制至该主要阵列的该目的页面一部分，且将数据从该主要阵列中该来源页面一部分的数据复制至该冗余阵列的该目的页面一部分。
一主要阵列分割成多个区段，该主要阵列包括多个主要阵列行；以及
一冗余阵列，包括多个冗余阵列行，该冗余阵列被分割成多个区段与该主要阵列对应；
其中该主要阵列的一特定区段中的一组缺陷位置由对应的该冗余阵列的一特定区段中的冗余存储器取代，该组缺陷位置为主要阵列中多个主要阵列行的一部分，并且，该部分小于冗余阵列行的数量；
控制电路，支持介于该存储阵列的一来源页面与该存储阵列的一目的页面间的页面复制操作，该来源页面和该目的页面在该多个区段中不同的区段，该来源页面位于主要阵列和冗余阵列中，该目的页面位于主要阵列和冗余阵列中，该页面复制操作将该冗余阵列中该来源页面一部分的数据迁移至该主要阵列的该目的页面一部分中。
其中该页面复制操作是一复制写回编程操作，其从该主要阵列中该来源页面复制数据至主要阵列中该目的页面而不需要将数据迁移进出该存储装置。
其中该页面复制操作是一复制写回编程操作，其从该存储阵列中该来源页面复制数据至存储阵列中该目的页面，且执行下列至少之一：将数据迁移出该存储装置或将数据迁移至该存储装置。
其中该主要阵列安排成行及列，该冗余阵列包含一组冗余行，且该区段分割成该主要阵列的这些行及该冗余阵列的该组冗余行分割成多组的列，使得该主要阵列的一特定组的列中的一组缺陷位置由该冗余阵列的该特定组的列中的冗余存储器取代。
一页面缓冲电路，包括一主要页面缓冲器与该主要阵列对应及一冗余页面缓冲器与该冗余阵列对应，其中该控制电路，支持该页面复制操作，将在该页面缓冲器中具有该来源页面的一个副本的数据具有一个或多个改变。
一页面缓冲电路，包括一主要页面缓冲器与该主要阵列对应及一冗余页面缓冲器与该冗余阵列对应，其中一来源页面冗余分配使用该来源页面的对应冗余区段的该冗余存储器的特定部分取代该来源页面的该主要阵列中的该组缺陷位置；
一目的页面冗余分配使用该目的页面的对应冗余区段的该冗余存储器的特定部分取代该目的页面的该主要阵列中的该组缺陷位置；
该控制电路，支持该页面复制操作，将在该页面缓冲器中具有该来源页面的一个副本的数据具有一个或多个改变，该一个或多个改变考虑该来源页面冗余分配及该目的页面冗余分配。
一页面缓冲电路，包括一主要页面缓冲器与该主要阵列对应及一冗余页面缓冲器与该冗余阵列对应；以及暂时缓存器与该冗余页面缓冲器对应，其中
该来源页面具有包括一主要来源页面于该主要阵列中及一冗余来源页面于该冗余阵列中的部分；
该目的页面具有包括一主要目的页面于该主要阵列中及一冗余目的页面于该冗余阵列中的部分；
一主要地址机制由该主要来源页面、该主要目的页面及该主要页面缓冲器分享，使得该主要地址机制的一主要地址辨识该主要来源页面、该主要目的页面及该主要页面缓冲器中的对应部分；
一冗余地址机制由该冗余来源页面、该冗余目的页面、该冗余页面缓冲器及该暂时缓存器分享，使得该冗余地址机制的一冗余地址辨识该冗余来源页面、该冗余目的页面、该冗余页面缓冲器及该暂时缓存器的对应部分；
一来源页面冗余分配使用该冗余来源页面的特定部分取代该主要来源页面中的该组缺陷位置，其是通过分配该冗余来源页面的一个或多个冗余地址来取代该主要来源页面中的该组缺陷位置的一个或多个主要地址；
一目的页面冗余分配使用该冗余目的页面的特定部分取代该主要目的页面中的该组缺陷位置，其是通过分配该冗余目的页面的一个或多个冗余地址来取代该主要目的页面中的该组缺陷位置的一个或多个主要地址。
其中该主要地址对在该存储阵列一相同行中的该主要阵列的部分而言是相同的；以及其中该冗余地址对在该冗余阵列一相同行中的该冗余阵列的部分而言是相同的。
9.根据权利要求7所述的存储装置，其中该控制电路通过以下步骤支持该页面复制操作：复制该来源页面至该页面缓冲器及该暂时缓存器，使得该主要来源页面被复制至该主要页面缓冲器及该冗余来源页面被复制至该冗余页面缓冲器及该暂时缓存器；以及然后从该暂时缓存器的至少一特定冗余地址转移数据到该主要页面缓冲器的至少一特定主要地址，其中该来源页面冗余分配使用该冗余来源页面的至少一特定冗余地址来修复该主要来源页面的至少一特定主要地址。
10.根据权利要求7所述的存储装置，其中该控制电路通过以下步骤支持该页面复制操作：复制该来源页面至该页面缓冲器及该暂时缓存器，使得该主要来源页面被复制至该主要页面缓冲器及该冗余来源页面被复制至该冗余页面缓冲器及该暂时缓存器；以及然后从该主要页面缓冲器的至少一特定主要地址转移数据到该冗余页面缓冲器的至少一特定冗余地址，其中该目的页面冗余分配使用该冗余目的页面的至少一特定冗余地址来修复该主要目的页面的至少一特定主要地址。
11.根据权利要求7所述的存储装置，其中该控制电路通过以下步骤支持该页面复制操作：复制该来源页面至该页面缓冲器及该暂时缓存器，使得该主要来源页面被复制至该主要页面缓冲器及该冗余来源页面被复制至该冗余页面缓冲器及该暂时缓存器；
从该暂时缓存器的一个或多个特定冗余地址的一第一组移转数据至该主要页面缓冲器的一个或多个特定主要地址的一第一组，其中该来源页面冗余分配使用该冗余来源页面的一个或多个特定冗余地址的该第一组来修复该主要来源页面的一个或多个特定主要地址的该第一组；以及然后从该主要页面缓冲器的一个或多个特定主要地址的一第二组移转数据至该冗余页面缓冲器的一个或多个特定冗余地址的一第二组，其中该目的页面冗余分配使用该冗余目的页面的一个或多个特定冗余地址的该第二组来修复该主要目的页面的一个或多个特定主要地址的该第二组。
12.根据权利要求7所述的存储装置，其中该控制电路通过以下步骤支持该页面复制操作：复制该来源页面至该页面缓冲器及该暂时缓存器，使得该主要来源页面被复制至该主要页面缓冲器及该冗余来源页面被复制至该冗余页面缓冲器及该暂时缓存器；
从该主要页面缓冲器的一个或多个特定主要地址的一第一组移转数据至该冗余页面缓冲器的一个或多个特定冗余地址的一第一组，其中该目的页面冗余分配使用该冗余目的页面的一个或多个特定冗余地址的该第一组来修复该主要目的页面的一个或多个特定主要地址的该第一组；以及然后从该冗余页面缓冲器的一个或多个特定冗余地址的一第二组移转数据至该主要页面缓冲器的一个或多个特定主要地址的一第二组，其中该来源页面冗余分配使用该冗余来源页面的一个或多个特定冗余地址的该第二组来修复该主要来源页面的一个或多个特定主要地址的该第二组。
13.根据权利要求7所述的存储装置，其中该控制电路通过以下步骤支持该页面复制操作：复制该来源页面至该页面缓冲器及该暂时缓存器，使得该主要来源页面被复制至该主要页面缓冲器及该冗余来源页面被复制至该冗余页面缓冲器及该暂时缓存器；
响应该来源页面冗余分配及该目的页面冗余分配而修复该主要来源页面及该主要目的页面的一相同地址，从该暂时缓存器的一第一冗余地址移转数据至该冗余页面缓冲器的一第二冗余地址，其中该来源页面冗余分配使用该冗余来源页面的该第一冗余地址而修复该主要来源页面的该主要相同地址，且该目的页面冗余分配使用该冗余目的页面的该第二冗余地址而修复该主要目的页面的该主要相同地址。
14.根据权利要求7所述的存储装置，其中该控制电路通过以下步骤支持该页面复制操作：复制该来源页面至该页面缓冲器及该暂时缓存器，使得该主要来源页面被复制至该主要页面缓冲器及该冗余来源页面被复制至该冗余页面缓冲器及该暂时缓存器；
响应该来源页面冗余分配及该目的页面冗余分配而修复该主要来源页面及该主要目的页面的一相同地址，从该暂时缓存器的一第一冗余地址移转数据至该冗余页面缓冲器的一第二冗余地址，其中该来源页面冗余分配使用该冗余来源页面的该第一冗余地址而修复该主要来源页面的该主要相同地址，且该目的页面冗余分配使用该冗余目的页面的该第二冗余地址而修复该主要目的页面的该主要相同地址；以及然后从该主要页面缓冲器的至少一个特定主要地址移转数据至该冗余页面缓冲器的至少一个特定冗余地址，除了在该至少一个特定主要地址包含于该主要相同地址的情况之外，其中该目的页面冗余分配使用该冗余目的页面的至少一个特定冗余地址来修复该主要目的页面的至少一个特定主要地址。
该页面复制操作该主要阵列中该来源页面一部分的数据迁移至该冗余阵列的该目的页面一部分中。
将位于包括多个主要阵列行的主要阵列的一特定区段中的一组缺陷位置由一包括多个冗余阵列行的冗余阵列的一对应特定区段中的冗余存储器取代，该组缺陷位置为主要阵列中多个主要阵列行的一部分，并且，该部分小于冗余阵列行的数量；
执行在由一存储阵列中将该存储阵列分隔成多个区段中不同区段的介于该存储阵列的一来源页面与该存储阵列的一目的页面间的页面复制操作，该来源页面位于主要阵列和冗余阵列中，目的页面位于主要阵列和冗余阵列中，该页面复制操作包括将该冗余阵列中该来源页面一部分的数据迁移至该主要阵列的该目的页面一部分中的一转移操作，其中该转移操作是在将一页面缓冲器中的数据页面复制到该目的页面的一个阶段之前的操作。
其中该页面复制操作是一复制写回编程操作，其从该主要阵列中该来源页面复制数据至主要阵列中该目的页面而不需要将数据复制到该存储装置外的一缓冲器中。
其中该页面复制操作是一复制写回编程操作，其从该主要阵列中该来源页面复制数据至主要阵列中该目的页面而不需要将数据迁移进出该存储装置。
其中该主要阵列安排成行及列，该冗余阵列包含一组冗余行，且该区段分割成该主要阵列的这些行且该冗余阵列的该组冗余行分割成多组的列，使得该主要阵列的一特定组的列中的一组缺陷位置由该冗余阵列的该特定组的列中的冗余存储器取代。
其中该页面复制操作，将在该存储阵列中的一页面缓冲器的数据进行一个或多个改变，该页面缓冲器具有该来源页面的一个复制版本，该一个或多个改变考虑该来源页面冗余分配及该目的页面冗余分配，该来源页面冗余分配使用该来源页面的一对应区段的该冗余存储器特定部分取代该来源页面的一主要阵列中的该组缺陷位置，且该目的页面冗余分配使用该目的页面的该冗余存储器特定部分取代该目的页面的一主要阵列中的该组缺陷位置。
21.根据权利要求16所述的方法，其中该页面复制操作执行：
复制该来源页面至该页面缓冲器及一暂时缓存器，使得该主要来源页面被复制至该主要页面缓冲器及该冗余来源页面被复制至该冗余页面缓冲器及该暂时缓存器；以及然后从该暂时缓存器的至少一特定冗余地址转移数据到该主要页面缓冲器的至少一特定主要地址，其中该来源页面冗余分配使用该冗余来源页面的至少一特定冗余地址来修复该主要来源页面的至少一特定主要地址。
22.根据权利要求16所述的方法，其中该页面复制操作执行：
复制该来源页面至该页面缓冲器及一暂时缓存器，使得该主要来源页面被复制至该主要页面缓冲器及该冗余来源页面被复制至该冗余页面缓冲器及该暂时缓存器；以及然后从该主要页面缓冲器的至少一特定主要地址转移数据到该冗余页面缓冲器的至少一特定冗余地址，其中该目的页面冗余分配使用该冗余目的页面的至少一特定冗余地址来修复该主要目的页面的至少一特定主要地址。
23.根据权利要求16所述的方法，其中该页面复制操作该主要阵列中该来源页面一部分的数据迁移至该冗余阵列的该目的页面一部分中。
具有冗余存储器的存储器阵列的数据复制方法及装置
技术领域
[0001] 本发明的技术是关于复制存储于一具有冗余存储器区域的存储器阵列中的数据。
背景技术
[0002] 一个例如是复制写回编程命令的存储页面复制操作，是从存储器的来源页面复制到目的页面，而不需要转移此复制数据进出集成电路外部的缓冲存储器。而是，此页面复制操作，是从存储器的来源页面复制到集成电路内部的页面缓冲器，且然后从此页面缓冲器复制到目的页面。
[0003] 在先前技术中，对一冗余存储器机制(如图1中所示)，此缺陷行是利用一冗余行来修复。此先前技术存储器机制的复制写回编程机制是相当简单的，且显示在图2中。在此复制写回编程流程中，在第1步骤发出一复制写回读取命令。在第2步骤，来源页面的数据从此阵列下载至内部页面缓冲器。在第3步骤，发出一复制写回编程命令，其包括输入目的页面地址。第4步骤是选择性的，假如需要的话，此内部缓冲器资料可以自外部来源修改或增加。在第5步骤，发出一复制写回编程开始命令。在最后一步骤，此内部缓冲器数据可以直接编程至目的页面。
[0004] 在此先前技术中，页面寻址到缺陷存储器位置的存储器操作会由行冗余电路重新导向至分配给此主要阵列缺陷存储位置的冗余存储器位置。因此，如此寻址到缺陷存储器位置的存储器操作会在冗余存储器位置上执行。
[0005] 然而，在一缺陷行中，这些缺陷可以在整行中或是此行的一部分存在。在通常的情况下，大部分的缺陷仅会在此行的一部分存在，且其较经济的做法是将一冗余行分割成许多修复区段，例如图3所示，其显示两个冗余区段SEG1和SEG2。在图8的另一个范例中，这些冗余区段SEG1、SEG2、SEG3、和SEG4都分割成主要阵列和冗余阵列。第一冗余行区段可以用来修复第一缺陷行区段，即从区块0到255。第二冗余行区段可以用来修复第二缺陷行区段(从区块256到511)，其余类推。目前所描述的技术是使用后者将一冗余行分割成许多修复区段。
[0006] 对此多重区段冗余系统，无法使用此先前技术的复制写回编程机制。一个例如复制写回编程的存储页面复制操作会略过行冗余电路，因此，其结果是，造成也略过与其相关的缺陷存储器地址重新导向至冗余存储器地址的操作。假如此存储器阵列的一特定行在来源页面是具有缺陷的话，则从来源页面的缺陷行的复制数据是没有效率的。类似地，假如此存储阵列的一特定行在目的页面是具有缺陷的话，则从目的页面的缺陷行的复制数据是没有效率的。
[0007] 因为存储器页面复制操作并没有包括主要阵列中的缺陷地址重新导向至冗余阵列中的冗余取代地址，从来源页面至目的页面的存储器页面复制操作产生了许多错误。
[0008] 在一情况下，来源页面具有一缺陷在此来源页面的主要阵列的一特定主要地址，举例而言，在此来源页面的主要阵列的一特定行。然而，目的页面或许并不具有一缺陷在此目的页面的主要阵列的相同特定主要地址，举例而言，在此目的页面的主要阵列的一特定行。
[0009] 在另一情况下，目的页面具有一缺陷在此目的页面的主要阵列的一特定主要地址，举例而言，在此目的页面的主要阵列的一特定行；然而，来源页面或许并不具有一缺陷在此来源页面的主要阵列的相同特定主要地址，举例而言，在此来源页面的主要阵列的一特定行。
[0010] 在又一种情况下，来源页面与目的页面具有一缺陷在此来源页面与目的页面的主要阵列的一相同特定主要地址，举例而言，在此来源页面与目的页面的主要阵列的一相同特定行。然而，此缺陷或许由在不同冗余地址的各自的冗余阵列不同部分修复，举例而言，在此来源页面的主要阵列部分的缺陷由此来源页面冗余阵列部分的一第一特定行修复，而在此目的页面的主要阵列部分的缺陷由此目的页面冗余阵列部分的一第二特定行修复。
[0011] 对此多重区段冗余系统的另一种先前技术，需要页面缓冲器才能成为没有缺陷的存储器。在此存储器中，外部数据会在此主要阵列的页面缓冲器进出。在此读取程序中，页面缓冲器数据在读取程序即将结束时从冗余行移动至缺陷行。在此编程程序中，页面缓冲器数据在编程程序开始时从缺陷行移动至冗余行。此机制非常简单。然而，某些非缺陷页面缓冲器需要付出代价。举例而言，可以使用一较大的页面缓冲器面积来舒缓此临界设计准则。
[0012] 为了解决先前技术中的许多问题，对此多重区段冗余系统，在以下描述中会提供一种新的复制写回编程机制。
发明内容
[0013] 本发明的一目的是提供一种具有存储阵列及控制电路的存储装置技术。
[0014] 此存储阵列安排成一主要阵列分割成多个区段，及一冗余阵列分割成多个区段与该主要阵列对应。
[0015] 其中该主要阵列的一特定区段中的一组缺陷位置由对应的该冗余阵列的一特定区段中的冗余存储器取代。
[0016] 举例而言，存储阵列安排成行及列。此冗余阵列包含一组冗余行。此区段分割此主要阵列的行及冗余阵列中的该组冗余行为多个列组。主要阵列的一特定列组中的一组缺陷位置由此冗余行中的此特定列组中的冗余存储器取代。在一实施例中，因为冗余行被分割成多个区段，此冗余行可以分配来修复此主要阵列不同行中的缺陷，只要这些缺陷是出现在不同的区段之中。
[0017] 此控制电路支持在该多个区段中不同区段的介于该存储阵列的一来源页面与该存储阵列的一目的页面间的页面复制操作，此页面复制操作可为复制写回编程。在一实施例中，该复制写回编程将数据从该存储阵列中该来源页面的数据复制至该存储阵列的该目的页面而不需要将数据复制到该存储装置外的一缓冲器中。在另一实施例中，该复制写回编程将数据从该存储阵列中该来源页面复制数据至存储阵列中该目的页面，且执行下列至少之一：将数据迁移出该存储装置或将数据迁移至该存储装置页面。
[0018] 该页面复制操作将该冗余阵列中该来源页面一部分的数据迁移至该主要阵列的该目的页面一部分中，和/或将该主要阵列中该来源页面一部分的数据迁移至该冗余阵列的该目的页面一部分中。从该冗余阵列中该来源页面一部分的数据迁移至该主要阵列的该目的页面一部分中考虑了冗余存储器来源页面中具有缺陷的来源页面冗余分配，且该主要阵列中该来源页面一部分的数据迁移至该冗余阵列的该目的页面一部分中考虑了冗余存储器目的页面中具有缺陷的目的页面冗余分配。
[0019] 不同的实施例还包含一页面缓冲器，该页面缓冲器包括一主要页面缓冲器与此主要阵列对应及一冗余页面缓冲器与该冗余阵列对应。举例而言，一存储器页面具有一特定大小在此主要阵列及冗余阵列之中，而可以由具有适当主要阵列页面缓冲器及冗余阵列页面缓冲器大小的页面缓冲器存储。
[0020] 在一实施例中，该控制电路支持该页面复制操作，将在该页面缓冲器中具有该来源页面的一个副本的数据具有一个或多个改变。
[0021] 该控制电路支持该页面复制操作，将在该页面缓冲器中具有该来源页面的一个副本的数据具有一个或多个改变，该一个或多个改变考虑该来源页面冗余分配及该目的页面冗余分配。
[0022] 不同的实施例包含一来源页面冗余分配及一目的页面冗余分配来修复来源页面及目的页面中各自的缺陷。此来源页面冗余分配是通过该来源页面的对应区段的冗余存储器的特定部分来取代该来源页面的主要阵列中的该组缺陷位置，而此目的页面冗余分配是通过该目的页面的对应区段的冗余存储器的特定部分来取代该目的页面的主要阵列中的该组缺陷位置。
[0023] 不同实施例中包括此处所描述的页面缓冲器及暂时缓存器与该冗余页面缓冲器对应。此暂时缓存器提供额外的存储位置其可以在控制电路操作时加以协助。
[0024] 不同的实施例具有一多重部分来源页面、一多重部分目的页面、主要地址机制、及冗余地址机制。
[0025] 该来源页面具有包括一主要来源页面在该主要阵列中及一冗余来源页面于该冗余阵列中的部分。主要阵列的主要来源页面中的缺陷是由冗余阵列的冗余来源页面修复。
[0026] 该目的页面具有包括一主要目的页面在该主要阵列中及一冗余目的页面于该冗余阵列中的部分。主要阵列的主要目的页面中的缺陷是由冗余阵列的冗余目的页面修复。
[0027] 此主要地址机制由该主要来源页面、该主要目的页面及该主要页面缓冲器分享，使得该主要地址机制的一主要地址辨识该主要来源页面、该主要目的页面及该主要页面缓冲器中的对应部分。举例而言，主要来源页面、该主要目的页面及该主要页面缓冲器都具有例如是N行、位、字节、或是其他存储器单元的N个地址位置。则一主要地址i介于1到N之间可以辨识主要阵列的主要来源页面、主要目的页面及主要页面缓冲器的对应部分。在此页面复制操作时，在主要来源页面的主要地址i的数据复制到主要目的页面的主要地址i及主要页面缓冲器的主要地址i，其具有此处所描述的改良。
[0028] 此冗余地址机制由该冗余来源页面、该冗余目的页面、冗余页面缓冲器及暂时缓存器分享，使得该冗余地址机制的一冗余地址辨识该冗余来源页面、该冗余目的页面及该冗余页面缓冲器中的对应部分。举例而言，冗余来源页面、该冗余目的页面及该冗余页面缓冲器都具有例如是M行、位、字节、或是其他存储器单元的M个地址位置。则一冗余地址j介于1到M之间可以辨识冗余阵列的冗余阵列中的冗余来源页面、冗余阵列中的冗余目的页面、冗余页面缓冲器及暂时缓存器的对应部分。在此页面复制操作时，在冗余来源页面的冗余地址j的数据复制到冗余目的页面的冗余地址j、冗余页面缓冲器的冗余地址j及暂时缓存器的冗余地址j，其具有此处所描述的改良。
[0029] 此来源页面冗余分配使用该冗余来源页面的特定部分取代该主要来源页面中的该组缺陷位置，其是通过分配该冗余来源页面的一个或多个冗余地址来取代该主要来源页面中的该组缺陷位置的一个或多个主要地址。
[0030] 此目的页面冗余分配使用该冗余目的页面的特定部分取代该主要目的页面中的该组缺陷位置，其是通过分配该冗余目的页面的一个或多个冗余地址来取代该主要目的页面中的该组缺陷位置的一个或多个主要地址。
[0031] 在某些实施例中，该主要地址对在该存储阵列一相同行中的该主要阵列的部分而言是相同的，以及中该冗余地址对在该冗余阵列一相同行中的该冗余阵列的部分而言是相同的。
[0032] 在不同实施例中，此控制电路执行许多将来源页面复制到页面缓冲器及暂时缓存器之外的许多不同操作，例如将主要来源页面复制到主要页面缓冲器，且将冗余来源页面复制到冗余页面缓冲器及暂时缓存器。
[0033] 在一实施例中，此控制电路从该暂时缓存器的至少一特定冗余地址转移数据到该主要页面缓冲器的至少一特定主要地址，其中该来源页面冗余分配使用该冗余来源页面的至少一特定冗余地址来修复该主要来源页面的至少一特定主要地址。
[0034] 在一实施例中，此控制电路从该主要页面缓冲器的至少一特定主要地址转移数据到该冗余页面缓冲器的至少一特定冗余地址，其中该目的页面冗余分配使用该冗余目的页面的至少一特定冗余地址来修复该主要目的页面的至少一特定主要地址。一实施例结合上述两种数据转移。另一实施例则以不同顺序结合上述两种数据转移。
[0035] 另一实施例则调整数据转移，假如该来源页面冗余分配及该目的页面冗余分配修复此来源页面及目的页面中相同的主要地址。此控制电路，响应该来源页面冗余分配及该目的页面冗余分配而修复该主要来源页面及该主要目的页面的一相同地址，从该暂时缓存器的一第一冗余地址移转数据至该冗余页面缓冲器的一第二冗余地址，其中该来源页面冗余分配使用该冗余来源页面的该第一冗余地址而修复该主要来源页面的该主要相同地址，且该目的页面冗余分配使用该冗余目的页面的该第二冗余地址而修复该主要目的页面的该主要相同地址。
[0036] 另一个实施例则省略数据的转移假如其已经在先前所描述的实施例中发生的话。此控制电路，从该主要页面缓冲器的至少一个特定主要地址移转数据至该冗余页面缓冲器的至少一个特定冗余地址，除了在该至少一个特定主要地址包含于该相同主要地址的情况之外，其中该目的页面冗余分配使用该冗余目的页面的至少一个特定冗余地址来修复该主要目的页面的至少一个特定主要地址。
[0037] 本发明的另一目的是提供一种操作存储器的方法，包括：
[0038] 执行在多个区段中不同区段的介于一存储阵列的一来源页面与该存储阵列的一目的页面间的页面复制操作，该页面复制操作将该区段中该来源页面一部分的数据迁移至该主要阵列的该目的页面一部分中，且将该主要阵列中该来源页面一部分的数据迁移至该冗余阵列的该目的页面一部分中。
[0039] 此处也描述许多不同的实施例。
附图说明
[0040] 图1为一个修复整个缺陷行的冗余行。
[0041] 图2为复制写回编程操作的流程图。
[0042] 图3显示一个分割成多重修复区段的冗余行。
[0043] 图4是一复制写回编程操作的流程图，其具有内部数据移动的操作。
[0044] 图5～图7存储阵列及页面缓冲器的图示，显示此复制写回编程操作的步骤，其中存储阵列包括一个主要存储阵列及一冗余存储阵列，且此页面缓冲器包括一个主要页面缓冲器及一冗余页面缓冲器。
[0045] 图8显示一存储阵列划分为多重冗余区段，其侦测一特定区段的此主要阵列中的缺陷由相同区段中的冗余阵列修复。
[0046] 图9显示在一特定冗余区段内的来源页面冗余分配，其中在此冗余阵列中的来源页面特定部分被分配为修复主要阵列中来源页面特定部分的一个或多个缺陷。
[0047] 图10显示在一特定冗余区段内的目的页面冗余分配，其中在此冗余阵列中的目的页面特定部分被分配为修复主要阵列中目的页面特定部分的一个或多个缺陷。
[0048] 图11显示复制写回编程操作在不同步骤中及在不同步骤的不同阶段中信号值的一个表格。
[0049] 图12是复制写回编程操作第1步骤时页面缓冲器及其他电路的方块图，在此步骤中数据从页面缓冲器转移至暂时缓存器，特别是从包括冗余页面缓冲器的页面缓冲器部分转移。
[0050] 图13是复制写回编程操作第2步骤时页面缓冲器及其他电路的方块图，在此步骤中数据从暂时缓存器转移至页面缓冲器，其考虑来源页面冗余分配。
[0051] 图14～图16是复制写回编程操作第3步骤时页面缓冲器及其他电路的方块图，在此步骤中数据在页面缓冲器内移转，特别是从主要页面缓冲器转移至冗余页面缓冲器，其考虑目的页面冗余分配。
[0052] 图17显示复制写回编程操作在不同步骤中及在不同步骤的不同阶段中信号值的一个表格，其步骤顺序和图11的表格不同。
[0053] 图18是复制写回编程操作第2步骤时页面缓冲器及其他电路的方块图，在此步骤中数据在页面缓冲器内移转，特别是从主要页面缓冲器转移至冗余页面缓冲器，其考虑目的页面冗余分配，显示类似于图13中的数据分配改良。
[0054] 图19显示根据本发明一实施例的集成电路的简化示意图，其包括进行此处公开的复制写回编程操作与页面缓冲器。
[0055] 【主要元件符号说明】
[0056] 750：集成电路；
[0057] 700：非易失性存储单元阵列；
[0058] 701：字线译码器；
[0059] 702：字线；
[0060] 703：行译码器及页面缓冲电路；
[0061] 704：位线；
[0062] 705：总线；
[0063] 707：数据总线；
[0064] 706：感测放大器/数据输入结构；
[0065] 709：编程、擦除及读取调整偏压及复制写回编程状态机构；
[0066] 708：偏压调整供应电压；
[0067] 711：数据输入线；
[0068] 715：数据输出线。
具体实施方式
[0069] 对此多重区段冗余系统，在图4中提供一种新的复制写回编程机制。在此新的复制写回编程机制中，在第5步骤与最后步骤间增加了一个额外的步骤。在此额外的步骤中，此页面缓冲器从来源页面为基的修复改变为目的页面为基的修复。
[0070] 图4是一复制写回编程操作的流程图。举例而言，在一与非门闪存，此复制写回编程操作直接复制一个页面到另一个页面而不需要从此集成电路读取出数据。
[0071] 首先，接收一复制写回读取命令。在此来源页面中的数据从阵列转移到页面缓冲器。在一范例中，在内部程序完成后没有数据被读出。在某些实施例中，假如之后有需要此数据可以被读出及调整。此来源页面在一第一冗余区段中。在一特定冗余区段的主要存储器中的缺陷可以由相同冗余区段中的冗余存储器修复。
[0072] 之后，发出此复制写回编程命令系列。在此复制写回编程命令系列中，复制写回命令先发出，随后跟着地址输入。之后，假如需要的话，数据被发出。此数据可以是错误更正至来源页面或是新数据被加到此来源页面。在此数据输入阶段，此页面缓冲器数据结构仍会跟着此第一冗余区段分配。接着，此复制写回编程命令被发出以开始此编程操作。
[0073] 之后，在页面缓冲器中的数据被调整以考虑来源页面冗余分配与目的页面冗余分配。如此的考虑解决许多不同的问题。举例而言，来源页面中任何缺陷的位置或许与目的页面中任何缺陷的位置相同或不同。在另一范例中，即使是来源页面中任何缺陷的位置与目的页面中缺陷的位置相同，冗余存储器中修复缺陷的位置或许与来源页面或是目的页面中的位置相同或不同。
[0074] 之后，在存储装置外的的页面缓冲器被复制至目的页面。此目的页面是在一第二冗余区段中。因为来源页面与目的页面是在不同的冗余区段中，从冗余阵列至主要阵列的分配可以是不同的。举例而言，在第一冗余区段中，此冗余阵列的一特定行修复主要阵列中一个或多个缺陷，但是在第二冗余区段中，此冗余阵列的另一特定行修复主要阵列与特定行相同行中的一个或多个缺陷。在另一范例中，在第二冗余区段中，此冗余阵列的与特定行相同行并不分配用来修复任何缺陷，或是主要阵列与特定行相同行中并不具有任何缺陷。调整页面缓冲器的先前步骤考虑了如此情况。
[0075] 最后，完成此复制写回编程操作。
[0076] 图5～图7存储阵列及页面缓冲器的图示，显示此复制写回编程操作的步骤，其中存储阵列包括一个主要存储阵列及一冗余存储阵列，且此页面缓冲器包括一个主要页面缓冲器及一冗余页面缓冲器。
[0077] 图5显示存储阵列中冗余区段1的来源页面复制至页面缓冲器。具体而言，此来源页面主要阵列部分中的数据复制至此主要页面缓冲器，且来源页面冗余阵列部分中的数据复制至此冗余页面缓冲器。之后，页面缓冲器中具有来源页面的一个复制版本。在一实施例中，一存储页面是256字节；在其他的实施例中，可以具有其他的大小。
[0078] 图6显示在此页面缓冲器中的来源页面的复制版本以此处所讨论的方式调整。之后，页面缓冲器中的内容考虑来源页面冗余分配与目的页面冗余分配而加以调整。
[0079] 图7显示数据从此页面缓冲器转移至存储阵列中冗余区段3的目的页面。具体而言，此主要页面缓冲器中的数据复制至此目的页面的主要阵列部分中，且此冗余页面缓冲器中的数据复制至此目的页面的冗余阵列部分中。之后，目的页面中具有来源页面的一个复制版本。
[0080] 图8显示一存储阵列划分为多重冗余区段，其侦测一特定区段的此主要阵列中的缺陷由相同区段中的冗余阵列修复。
[0081] 在此范例安排中，主要阵列以下列方式划分为多重冗余区段。冗余区段SEG1、SEG2、SEG3、SEG4分割主要阵列与冗余阵列两类。其他的实施例中具有不同数目的冗余区段。主要阵列的区块0～255是冗余区段1，主要阵列的区块256～511是冗余区段2，主要阵列的区块512～767是冗余区段3，主要阵列的区块768～1023是冗余区段4。其他的实施例在不同区块中具有不同数目的区段。根据如此的安排，在主要阵列一特定区块中的缺陷可以由此分配的冗余区段中的冗余阵列修复。多个冗余区段可以提升效率，因为此冗余阵列的一特定单元例如是一冗余行，可以修复主要阵列在不同冗余区段中的缺陷。
[0082] 图9显示于一特定冗余区段内的来源页面冗余分配，其中在此冗余阵列中的来源页面特定部分被分配为修复主要阵列中来源页面特定部分的一个或多个缺陷。
[0083] 此来源页面是位于此存储阵列的冗余区段1中。此来源页面的主要阵列部分M3及M6具有缺陷。这些缺陷由来源页面冗余分配的来源页面的冗余阵列部分R1及R2取代。因为此来源页面冗余分配，例如是读取、编程或擦除等使用来源页面的主要阵列部分M3及M6地址的存储器操作，事实上是由其各自的来源页面的冗余阵列部分R1及R2来执行。
[0084] 图10显示于一特定冗余区段内的目的页面冗余分配，其中在此冗余阵列中的目的页面特定部分被分配为修复主要阵列中目的页面特定部分的一个或多个缺陷。
[0085] 此目的页面是位于此存储阵列的冗余区段3中。此目的页面的主要阵列部分M1、M3及M7具有缺陷。这些缺陷由目的页面冗余分配的来源页面的冗余阵列部分R1～R3取代。因为此目的页面冗余分配，例如是读取、编程或擦除等使用目的页面的主要阵列部分M1、M3及M7地址的存储器操作，事实上是由其各自的目的页面的冗余阵列部分R1～R3来执行。
[0086] 图9显示考虑来源页面冗余分配的从来源页面至目的页面的复制写回编程操作的一个范例，而图10显示考虑目的页面冗余分配的一个范例。
[0087] 图11显示复制写回编程操作在不同步骤中及在不同步骤的不同阶段中信号值的一个表格。
[0088] 以下列表解释图11中不同信号的意义。
[0089] YREDx：包括YRED1～YRED3，选取R1～R3；
[0090] YRED1：选取R1作为输入/输出数据；
[0091] YRED2：选取R2作为输入/输出数据；
[0092] YRED3：选取R3作为输入/输出数据；
[0093] YDISABLE：将正常Y输入/输出数据路径失能(当YREDx≠0)；
[0094] SEGxRED：区段X的Y冗余缓存器电路(包括SEG1～4RED)；
[0095] SEG1RED：区段1的缓存器电路；
[0096] SEG2RED：区段2的缓存器电路；
[0097] SEG3RED：区段3的缓存器电路；
[0098] SEG4RED：区段4的缓存器电路；
[0099] YPREDECODER：M1～M8路径选择的译码器电路YADDR_PB；
[0100] YMUX：从R1～R3及M1～M8选择输入/输出数据路径；
[0101] YADDR_PB：页面缓冲器的Y地址(从冗余YADD及正常Y地址中选择)；
[0102] YADDR：正常Y地址；
[0103] Ymn：选择M1～M8。
[0104] 这些复制写回编程操作中的不同步骤及在不同阶段在图11中描述。此外，这些复制写回编程操作中的不同步骤及在不同阶段也在图12、图13及图14～图16中的方块图描述，其显示页面缓冲器及复制写回编程操作中的其他电路。
[0105] 图12、图13及图14～图16中的页面缓冲器包括一冗余页面缓冲器及主要页面缓冲器。冗余页面缓冲器包括R1、R2、R3部分。而主要页面缓冲器包括M1、M2、M3、M4、M5、M6、M7、M8部分。在其他的实施例中，冗余页面缓冲器和/或主要页面缓冲器可以具有其他数目的部分。
[0106] 图12、图13及图14～图16中的暂时缓存器或是冗余缓存器包括TR1、TR2、TR3部分。冗余页面缓冲器的数目与暂时缓存器中的部分数目匹配。在其他的实施例中，暂时缓存器中可以具有其他数目的部分。
[0107] 关于复制写回编程操作的简短描述在图8中描述，以及在图12、图13及图14～图16中的方块图描述。
[0108] 在第1步骤时，冗余页面缓冲器的有效部分R1～R3被复制到暂时缓存器TR1～TR3部分中。在第2步骤时，暂时缓存器TR1～TR3的有效部分被复制到主要页面缓冲器M1～M8的对应部分中。暂时缓存器TR1～TR3的有效部分与主要页面缓冲器M1～M8的对应部分由来源页面冗余分配来决定，其是将来源页面M1～M8的缺陷位置利用来源页面的冗余存储器的位置R1～R3取代。
[0109] 在另一范例中，将第2与第3步骤交换，例如以下的图17中所示。
[0110] 关于此复制写回编程操作的一个更详细的描述会于以下在图11的表格中以及图12～图16的方块图中加以描述。
[0111] 在第1步骤时，冗余页面缓冲器的数据被存储到暂时缓存器中。图12是第1步骤时页面缓冲器及其他电路的方块图。在图12中，圆圈1和圆圈2指示各自的提取阶段Load1和Load 2。
[0112] 在此范例中，此冗余页面缓冲器3个部分R1、R2、R3中的2个部分R1、R2是有效的。所以在第1步骤时，两个提取阶段Load 1和Load 2复制冗余页面缓冲器中的2个有效部分R1、R2至暂时缓存器3个部分TR1、TR2、TR3中的2个部分TR1、TR2。在另一范例中，此冗余页面缓冲器中的较少部分是有效的，所以需要较少的提取阶段。在另一个范例中，此冗余页面缓冲器中的更多部分是有效的，所以需要更多的提取阶段。而在另一个范例中，此冗余页面缓冲器中具有不同数目部分是有效的。
[0113] 在提取阶段Load 1时，冗余页面缓冲器中的R1被复制到暂时缓存器中的TR1。因为冗余页面缓冲器中的R1被存取，信号YRED1是1而信号YRED2和YRED3是0。因为信号YREDx中至少一个是1，所以信号YDISABLE是1。并不需要去管YADDR_PB为何，因为在步骤1中辨识出冗余页面缓冲器中的有效部分R1、R2已经足够了。因为主要页面缓冲器M1～M8并未被存取，Ymn是0。YREDx的多任务器MUX选取冗余区段电路SEG1，其存取辨识冗余页面缓冲器中的有效部分R1、R2。因为主要页面缓冲器M1～M8并未被存取，并不需要去管YADDR_PB的多任务器MUX为何。YADDR_RED的多任务器MUX是YADDR，因为并没有任何正在进行的冗余比较来决定在主要页面缓冲器中的相同位置是否同时代表来源页面及目的页面的一个缺陷位置。
[0114] 在提取阶段Load 2时，冗余页面缓冲器中的R2被复制到暂时缓存器中的TR2。因为冗余页面缓冲器中的R2被存取，信号YRED2是1而信号YRED1和YRED3是0。
[0115] 在步骤2中，暂时缓存器中的数据被写入页面缓冲器中。如此是由来源页面冗余分配决定，其将来源页面内的主要阵列位置M1～M8中的一组缺陷由来源页面对应的冗余区段SEG1～SEG4的冗余存储器R1～R3的特定部分取代。在某些情况下，如此也可以由目的页面冗余分配决定，其将来源页面内的主要阵列位置M1～M8中的一组缺陷由目的页面对应的冗余区段SEG1～SEG4的冗余存储器R1～R3的特定部分取代。
[0116] 在此范例中，暂时缓存器3个部分TR1、TR2、TR3中的2个部分TR1、TR2是有效的。所以在步骤2中，两个写入阶段Write 1和Write 2将暂时缓存器的2个部分TR1、TR2移转至主要页面缓冲器的对应的M1～M8部分之中。然而，在某些情况下，移转至主要页面缓冲器的对应的M1～M8部分之中或许会被重新导向至冗余页面缓冲器的对应的R1～R3部分中。冗余页面缓冲器R1～R3与主要页面缓冲器M1～M8之间的对应关系是由来源页面冗余分配决定，其将来源页面内的主要阵列位置M1～M8中的一组缺陷由来源页面对应的冗余存储器R1～R3的位置取代。
[0117] 然而，来源页面冗余分配是将来源页面内的主要阵列位置M1～M8中的一组缺陷由来源页面对应的冗余存储器R1～R3的位置取代。如果任何一个M1～M8的位置是同时存在于来源页面冗余分配及目的页面冗余分配，则转移至主要页面缓冲器的对应的M1～M8部分之中会被重新导向至冗余页面缓冲器的对应的R1～R3部分中。此冗余页面缓冲器的对应的R1～R3部分是由目的页面冗余分配所决定。
[0118] 在另一范例中，暂时缓存器中的较少部分保留数据，其需要较少的写入阶段。在另一范例中，暂时缓存器中的更多部分保留数据，其需要更多的写入阶段。在另一范例中，暂时缓存器中的不同部分保留数据，其需要不同的写入阶段。
[0119] 图13是第2步骤时页面缓冲器及其他电路的方块图。在图13中，圆圈1和圆圈2指示各自的写入阶段Write 1和Write 2。
[0120] 在第1写入阶段Write 1时，暂时缓存器TR1中的数据被写入冗余页面缓冲器R2中。来源页面冗余分配将主要来源页面内的位置M3使用冗余来源页面的R1位置修复。此来源页面冗余分配指示最初暂时缓存器TR1的数据被移转至主要页面缓冲器的R3位置。然而，目的页面冗余分配将主要目的页面内的位置M3使用目的来源页面的R2位置修复。主要地址M3由来源页面冗余分配与目的页面冗余分配所分享。所以代替将暂时缓存器TR1中的数据被移转至冗余页面缓冲器R2中。
[0121] 图11显示于写入阶段Write 1时，多重区段的冗余电路的方块示意图。在图11中被虚线包围的冗余电路显示图10中被虚线包围的冗余电路的内部细节。在不同存储器页面中冗余地址与主要地址的对应关系是存储在冗余电路中不同冗余区段中，此冗余电路也被称为SEGx RED电路。通过提供正常Y地址YADDR至多任务器MUX，此冗余电路使能冗余存储器响应一匹配的地址。对于冗余匹配比较，此冗余电路提供信号YADDR_RED、和一个主要地址的Y地址。在正常操作中，信号YADDR_RED选取YADDR路径。在特殊情况下，SEGm RED YADDR被选取来进行SEGn RED冗余匹配比较。举例而言，显示于图11中，在第2步骤的第1写入阶段Write1时，此SEG1 RED冗余电路输出YADDR_RED＝主要地址M3至SEG3RED冗余电路作为冗余地址匹配。之后，如图10中所示，YRED2为1因为SEG3 RED冗余电路中的主要地址M3由冗余地址R2修复。
[0122] 因为数据迁移至冗余页面缓冲器R2中，信号YRED2是1而信号YRED1和YRED3是0。因为信号YREDx中至少一个是1，所以信号YDISABLE是1。YADDR_PB是M3，因为对来源页面而言，SEG1 RED电路，对应的主要地址M3具有冗余地址R1/TR1。因为主要页面缓冲器M1～M8并未被存取，Ymn是0。YREDx的多任务器MUX选取冗余区段电路SEG3，对目的页面而言，对应的主要地址M3具有冗余地址R2。YADDR_RED的多任务器MUX是SEG1，因为SEG1 RED电路，对应的冗余TR1具有主要地址M3。YADDR_RED的多任务器MUX是M3，因为正在进行的冗余比较来决定相同的主要地址M3是否同时代表来源页面及目的页面的一个缺陷位置。
[0123] 在第2写入阶段Write 2时，暂时缓存器TR2中的数据被移转至主要页面缓冲器得M6中。来源页面冗余分配将主要来源页面内的位置M6使用冗余来源页面的R2位置修复。此来源页面冗余分配指示暂时缓存器TR2中的数据被移转至主要页面缓冲器得M6中。
[0124] 因为并没有存取在冗余页面缓冲器的位置R1～R3中的数据，信号YRED1、YRED2和YRED3是0。因为没有YREDx的信号是1，YDISABLE是0。YADDR_PB是M6，因为对SEG1 RED电路，对来源页面而言，对应主要地址M6的冗余地址是R2/TR2。因为主要页面缓冲器地址M6被写入，Ymn是M6。YADDR_PB的多任务器MUX是SEG3，对目的页面而言，检查是否具有相同的地址同时被来源页面及目的页面分享。YADDR_PB的多任务器MUX是SEG1，因为SEG1 RED电路，对应冗余地址TR2的主要地址是M6。YADDR_RED是M6，因为正在进行的冗余比较来决定相同的主要地址M6是否同时代表来源页面及目的页面的一个缺陷位置。
[0125] 在步骤3时，主要页面缓冲器的M1～M8部分被复制到对应的冗余缓存器R1～R3部分之一中。冗余缓存器位置R1～R3与主要页面缓冲器位置M1～M8之间的对应是由目的页面冗余分配决定，其是将目的页面位置M1～M8的一组缺陷由目的页面中的冗余存储器地址R1～R3来取代。然而，若是在来源页面冗余分配及目的页面冗余分配两者中的主要页面地址M1～M8都被修复时，从主要页面缓冲器的M1～M8部分复制或转移到对应的冗余缓存器R1～R3部分可以跳过；因为在如此情况下，从主要页面缓冲器的M1～M8部分复制或转移到对应的冗余缓存器R1～R3部分的操作已经在步骤2中发生。
[0126] 在此范例中，冗余页面缓冲器中所有的三个部分R1、R2、R3都是有效的。所以在步骤3时，三个读取阶段READ1、READ2、READ3读取主要页面缓冲器的M1～M8部分，其是存在于目的页面冗余分配中。此外，在步骤3时，在每一个读取阶段之后，一个写入阶段将数据从主要页面缓冲器写入对应的冗余缓存器R1～R3部分之一。冗余缓存器位置R1～R3与主要页面缓冲器位置M1～M8之间的对应是由目的页面冗余分配决定，其是将目的页面位置M1～M8的一组缺陷由目的页面中的冗余存储器地址R1～R3来取代。然而，若是在来源页面冗余分配及目的页面冗余分配两者中的主要页面地址M1～M8都被修复时，从主要页面缓冲器的M1～M8部分复制或转移到对应的冗余缓存器R1～R3部分可以跳过。因此，在此范例中，第1写入阶段Write 1在第1读取阶段READ1之后，第3写入阶段Write 3在第3读取阶段READ3之后，但是在第2读取阶段READ2之后跳过第2写入阶段Write 2。
[0127] 图14是第3步骤时阶段READ1和Write 1的页面缓冲器及其他电路的方块图。
[0128] 在第1读取阶段Read 1时，主要页面缓冲器的M1位置的数据被读取。在第1写入阶段Write 1时，主要页面缓冲器的M1位置的数据被写入至冗余页面缓冲器位置R1中。目的页面冗余分配将主要目的页面内的位置M1使用冗余目的页面的R1位置修复。之后会再对第1读取阶段Read 1及第1写入阶段Write 1详细描述。
[0129] 在第1读取阶段Read 1时，因为并没有存取在冗余页面缓冲器的位置R1～R3中的数据，信号YRED1、YRED2和YRED3是0。因为没有YREDx的信号是1，YDISABLE是0。YADDR_PB是M1，因为对SEG3 RED电路，对目的页面而言，对应主要地址M1的冗余地址是R1。因为主要页面缓冲器地址M1被读取，Ymn是M1。YREDx的多任务器MUX选取冗余区段电路SEG3，对目的页面而言。YADDR_PB的多任务器MUX是SEG3，因为SEG3 RED电路，对应冗余地址R1的主要地址是M1。YADDR_RED的的多任务器MUX是YADDR，因为目前并没有正在进行的冗余比较来决定相同的主要地址是否同时代表来源页面及目的页面的一个缺陷位置。
[0130] 在第1写入阶段Write 1时，因为数据迁移至冗余页面缓冲器R1中，信号YRED1是1而信号YRED2和YRED3是0。因为信号YREDx中至少一个是1，所以信号YDISABLE是1。YADDR_PB是M1，因为对目的页面而言，SEG3 RED电路，对应的主要地址M1具有冗余地址R1。因为主要页面缓冲器M1～M8并未被存取，Ymn是0。YREDx的多任务器MUX选取冗余区段电路SEG3，对目的页面而言，对应的主要地址M1具有冗余地址R1。YADDR_RED的多任务器MUX是YADDR，因为目前并没有正在进行的冗余比较来决定相同的主要地址是否同时代表来源页面及目的页面的一个缺陷位置。
[0131] 图15是第3步骤时阶段READ2的页面缓冲器及其他电路的方块图。
[0132] 在第2读取阶段Read 2时，主要页面缓冲器的M3位置的数据被读取。此时并没有第2写入阶段Write 2，因为其被跳过。第2读取阶段Read 2的细节大致与第1读取阶段Read 1相同，除了被读取的主要页面缓冲器位置之外。
[0133] 图16是第3步骤时阶段READ3和Write 3的页面缓冲器及其他电路的方块图。
[0134] 在第3读取阶段Read 3时，主要页面缓冲器的M7位置的数据被读取。在第3写入阶段Write 3时，主要页面缓冲器的M7位置的数据被写入至冗余页面缓冲器位置R3中。目的页面冗余分配将主要目的页面内的位置M7使用冗余目的页面的R3位置修复。第3读取阶段Read 3的细节大致与第1读取阶段Read 1相同，除了被读取的主要页面缓冲器位置之外。第3写入阶段Write 3的细节大致与第1写入阶段Write 1相同，除了被写入的冗余页面缓冲器位置之外。
[0135] 图17显示复制写回编程操作在不同步骤中及在不同步骤的不同阶段中信号值的一个表格，其步骤顺序和图11的表格不同。
[0136] 以下将图11与图17进行比较。步骤1在图11与图17中相同。图17中的步骤2是图11中的步骤3。然而，图17中的步骤2在第2读取阶段Read 2之后包括第2写入阶段Write 2。图17中的步骤3是图11中的步骤2。
[0137] 图18是第2步骤时阶段READ2和Write 2的页面缓冲器及其他电路的方块图。图18中的步骤2是将图11中的步骤3稍作修改，在第2读取阶段Read 2之后包括第2写入阶段Write 2。
[0138] 图19显示根据本发明一实施例的集成电路的简化示意图，其包括进行此处公开的复制写回编程操作与页面缓冲器。
[0139] 其中集成电路750包括存储阵列700。一字线译码器701与沿着存储阵列700列方向安排的多条字线702耦接且电性沟通。一位线(行)译码器及页面缓冲电路703与沿着存储阵列700行方向安排的多条位线704耦接且电性沟通。地址是由总线705提供给位线译码器701及位线译码器及页面缓冲电路703。方块706中的感应电路(感应放大器)及数据输入结构，包括电压和/或电流源经由数据总线707与位线译码器及页面缓冲电路703耦接。数据由集成电路750上的输入/输出端口或是其他在集成电路750内部或外的数据源经由数据输入线711提供给方块706中的数据输入结构。集成电路750中可以包含其他电路，例如通用目的处理器或特殊目的应用电路，或是模块组合以提供由存储器阵列
700所支持的系统单芯片功能。数据经由数据输出线715，从方块706中的感应放大器提供至集成电路750上的输入/输出端口或是集成电路750内部/外部的其他数据终端。
[0140] 在本实施例中所使用的控制器709是使用了偏压调整状态机构，以控制由偏压调整电压及电流供应源708以施加偏压调整供应电压的应用，以进行此处所描述的许多操作。这些操作可以包括字线和位线的读取、编程、擦除、擦除验证及编程验证电压和/或电流。该控制器709也可以执行复制写回编程操作，其考虑在位线译码器及页面缓冲电路703中的一个或多个数据改变时的来源页面冗余分配及目的页面冗余分配。该控制器709可利用特殊目的逻辑电路而应用，如本领域技术人员所熟知。在替代实施例中，该控制器709包括了通用目的处理器，其可使于同一集成电路，以执行一计算机程序而控制装置的操作。在又一实施例中，该控制器709是由特殊目的逻辑电路与通用目的处理器组合而成。
[0141] 为了清楚的目的，在不同实施例中，此名词“复制”是用来表示在来源与目的中相同数据的重制。在不同实施例中，此名词“移转”是用来表示数据从来源至目的间相同数据的重制，其中源数据或许会或不会改变。
[0142] 本发明的优选实施例与范例详细公开如上，但是应当了解为上述范例仅作为范例，非用以限制专利的范围。就本领域技术人员而言，自可轻易依据权利要求对相关技术进行修改与组合。
