CMOS传感器阵列

摘要

一种CMOS传感器包括：像素，被配置成基于由像素接收的入射光输出电压。第一电路连接至像素并且被配置成确定像素的复位电压。第二电路连接至第一电路并且被配置成基于像素的复位电压选择增益值。增益电路连接至第二电路并且被配置成设置由第二电路选择的增益的电压电平。本发明还提供了一种CMOS传感器阵列。

权利要求

1.一种CMOS传感器，包括：

像素，被配置成基于由所述像素接收的入射光输出电压；

第一电路，连接至所述像素并且被配置成确定所述像素的复位电压；

第二电路，连接至所述第一电路并且被配置成基于所述像素的所述复位电压选择增益值；以及增益电路，连接至所述第二电路并且被配置成设置由所述第二电路选择的增益的电压电平，其中，所述第二电路被配置成比较复位电压电平与至少一个阈值电压，以识别运行所述像素的源极跟随晶体管的工艺角。

2.根据权利要求1所述的CMOS传感器，其中，所述第一电路包括：第一部分，被配置成执行从所述像素输出的电压的相关双采样；以及第二部分，被配置成确定所述像素的所述复位电压。

3.根据权利要求2所述的CMOS传感器，其中，所述第二部分包括：差分放大器，具有通过第一开关连接至第一电容器的第一输入、通过第二开关连接至第二电容器的第二输入以及连接至所述第二电路的输出；

第三开关，被配置成将来自所述像素的电压选择性地提供给所述第一电容器；以及第四开关，被配置成将参考电压选择性地提供给所述第二电容器。

4.根据权利要求2所述的CMOS传感器，其中，所述第二部分包括：开关对，所述开关对被配置成将来自所述像素的电压选择性地提供给电容器和所述第二电路。

5.根据权利要求4所述的CMOS传感器，其中，所述电容器接地并且连接至设置在所述开关对之间的节点。

6.根据权利要求1所述的CMOS传感器，其中，所述第一电路包括：模数转换器，被配置成将由所述像素输出的电压转换为数字值；

第一计数器，被配置成测量所述复位电压；以及第二计数器，被配置成测量由所述像素输出的信号电压。

7.根据权利要求6所述的CMOS传感器，进一步包括：减法电路，连接至所述第一计数器和所述第二计数器，并且被配置成将所述信号电压和所述复位电压之间的差值提供给所述第二电路。

8.一种用于CMOS传感器的运行方法，包括：从图像传感器的像素接收模拟信号；

确定所述像素的复位电平；

基于所述像素的所述复位电平选择增益值；以及通过所选择的增益值放大数字数据信号，

其中，选择所述增益值包括：比较所述像素的所述复位电平与至少一个阈值，其中，所述阈值基于所述像素的源极跟随晶体管的工艺角。

9.根据权利要求8所述的用于CMOS传感器的运行方法，其中，确定所述像素的复位电平包括：在复位周期内对所述图像传感器的所述像素的输出进行采样，以向差分放大器提供第一输入；

对参考信号进行采样，以向所述差分放大器提供第二输入；以及基于所述第一输入和所述第二输入从所述差分放大器输出所述像素的所述复位电平。

10.根据权利要求8所述的用于CMOS传感器的运行方法，进一步包括：将所述模拟信号转换为数字信号；

在第一时间段内在第一数字计数器处测量所述像素的复位电平；

在第二时间段内在第二数字计数器处测量由所述像素输出的信号电平；

从所述复位电平减去所述信号电平；以及

将所述信号电平和所述复位电平之间的差值输出到用于选择所述增益值的电路。

11.一种CMOS传感器，包括：

像素阵列，包括以行和列进行布置的多个像素，每个像素都被配置成响应于接收入射光来输出模拟电压信号；

第一电路，连接至所述像素阵列的至少一个像素，所述第一电路被配置成确定所述至少一个像素的复位电压；

第二电路，连接至所述第一电路并且被配置成基于像素的所述复位电压选择增益值；

以及

增益电路，连接至所述第二电路并且被配置成设置由所述第二电路选择的增益的电压电平，其中，所述第二电路被配置成比较复位电压电平与至少一个阈值电压，以识别运行所述像素的源极跟随晶体管的工艺角。

12.根据权利要求11所述的CMOS传感器，其中，所述第一电路包括：第一部分，被配置成执行从所述像素输出的电压的相关双采样，以及第二部分，被配置成确定所述像素的所述复位电压。

13.根据权利要求12所述的CMOS传感器，其中，所述第二部分包括：差分放大器，具有通过第一开关连接至第一电容器的第一输入、通过第二开关连接至第二电容器的第二输入以及连接至所述第二电路的输出；

第三开关，被配置成将来自所述像素的电压选择性地提供给所述第一电容器；以及第四开关，被配置成将参考电压选择性地提供给所述第二电容器。

14.根据权利要求12所述的CMOS传感器，其中，所述第二部分包括：开关对，被配置成将来自所述像素的电压选择性地提供给电容器和所述第二电路。

15.根据权利要求11所述的CMOS传感器，其中，所述第一电路包括：模数转换器，被配置成将由所述至少一个像素输出的电压转换为数字值；

第一计数器，被配置成测量所述复位电压；以及第二计数器，被配置成测量由所述像素输出的信号电压。

16.根据权利要求15所述的CMOS传感器，进一步包括：减法电路，连接至所述第一计数器和所述第二计数器，并且被配置成将信号电压和所述复位电压之间的差值提供给所述第二电路。

说明书

CMOS传感器阵列

技术领域

[0001] 所公开的系统和方法涉及集成电路。更特别地，所公开的系统和方法涉及用于图像传感器的集成电路。

背景技术

[0002] 互补金属氧化物半导体(CMOS)图像传感器将图像转换为电信号。这样的传感器在数码相机或用于成像的其他电子器件中找到。CMOS图像传感器通常使用源极跟随器作为隔离器件。特别是，源极跟随器用于将模拟信号从单个像素单元驱动至共享列线。然而，像素阵列中的源极跟随器不是所有都具有相同增益，这导致CMOS图像传感器的拍摄响应(photo response)不平衡。

发明内容

[0003] 根据本发明的一个方面，提供了一种CMOS传感器，包括：像素，被配置成基于由所述像素接收的入射光输出电压；第一电路，连接至所述像素并且被配置成确定所述像素的复位电压；第二电路，连接至所述第一电路并且被配置成基于所述像素的所述复位电压选择增益值；以及增益电路，连接至所述第二电路并且被配置成设置由所述第二电路选择的增益的电压电平。

[0004] 所述CMOS传感器中，所述第二电路被配置成比较所述复位电压电平与至少一个阈值电压，以识别运行所述像素的源极跟随晶体管的工艺角。

[0005] 所述CMOS传感器中，所述第一电路包括：第一部分，被配置成执行从所述像素输出的电压的相关双采样；以及第二部分，被配置成确定所述像素的所述复位电压。

[0006] 所述CMOS传感器中，所述第二部分包括：差分放大器，具有通过第一开关连接至第一电容器的第一输入、通过第二开关连接至第二电容器的第二输入以及连接至所述第二电路的输出；第三开关，被配置成将来自所述像素的电压选择性地提供给所述第一电容器；以及第四开关，被配置成将参考电压选择性地提供给所述第二电容器。

[0007] 所述CMOS传感器中，所述第二部分包括：开关对，所述开关对被配置成将来自所述像素的电压选择性地提供给电容器和所述第二电路。

[0008] 所述CMOS传感器中，所述电容器接地并且连接至设置在所述开关对之间的节点。

[0009] 所述CMOS传感器中，所述第一电路包括：模数转换器，被配置成将由所述像素输出的电压转换为数字值；第一计数器，被配置成测量所述复位电压；以及第二计数器，被配置成测量由所述像素输出的信号电压。

[0010] 所述CMOS传感器中，进一步包括：减法电路，连接至所述第一计数器和所述第二计数器，并且被配置成将所述信号电压和所述复位电压之间的差值提供给所述第二电路。

[0011] 根据本发明的另一方面，提供了一种方法，包括：从图像传感器的像素接收模拟信号；确定所述像素的复位电平；基于所述像素的所述复位电平选择增益值；以及通过所选择的增益值放大数字数据信号。

[0012] 在所述方法中，确定所述像素的复位电平包括：在复位周期内对所述图像传感器的所述像素的输出进行采样，以向差分放大器提供第一输入；对参考信号进行采样，以向所述差分放大器提供第二输入；以及基于所述第一输入和所述第二输入从所述差分放大器输出所述像素的所述复位电平。

[0013] 在所述方法中，选择所述增益值包括：比较所述像素的所述复位电平与至少一个阈值。

[0014] 在所述方法中，所述阈值基于所述像素的源极跟随晶体管的工艺角。

[0015] 在所述方法中，进一步包括：将所述模拟信号转换为数字信号；在第一时间段内在第一数字计数器处测量所述像素的复位电平；在第二时间段内在第二数字计数器处测量由所述像素输出的信号电平；从所述复位电平减去所述信号电平；以及将所述信号电平和所述复位电平之间的差值输出到用于选择所述增益值的电路。

[0016] 根据本发明的又一方面，提供了一种CMOS传感器，包括：像素阵列，包括以行和列进行布置的多个像素，每个像素都被配置成响应于接收入射光来输出模拟电压信号；第一电路，连接至所述像素阵列的至少一个像素，所述第一电路被配置成确定所述至少一个像素的复位电压；第二电路，连接至所述第一电路并且被配置成基于像素的所述复位电压选择增益值；以及增益电路，连接至所述第二电路并且被配置成设置由所述第二电路选择的增益的电压电平。

[0017] 在所述CMOS传感器中，所述第二电路被配置成比较所述复位电压电平与至少一个阈值电压，以识别运行所述像素的源极跟随晶体管的工艺角。

[0018] 在所述CMOS传感器中，所述第一电路包括：第一部分，被配置成执行从所述像素输出的电压的相关双采样，以及第二部分，被配置成确定所述像素的所述复位电压。

[0019] 在所述CMOS传感器中，所述第二部分包括：差分放大器，具有通过第一开关连接至第一电容器的第一输入、通过第二开关连接至第二电容器的第二输入以及连接至所述第二电路的输出；第三开关，被配置成将来自所述像素的电压选择性地提供给所述第一电容器；以及第四开关，被配置成将参考电压选择性地提供给所述第二电容器。

[0020] 在所述CMOS传感器中，所述第二部分包括：开关对，被配置成将来自所述像素的电压选择性地提供给电容器和所述第二电路。

[0021] 在所述CMOS传感器中，所述第一电路包括：模数转换器，被配置成将由所述至少一个像素输出的电压转换为数字值；第一计数器，被配置成测量所述复位电压；以及第二计数器，被配置成测量由所述像素输出的信号电压。

[0022] 在所述CMOS传感器中，进一步包括：减法电路，连接至所述第一计数器和所述第二计数器，并且被配置成将信号电压和所述复位电压之间的差值提供给所述第二电路。

附图说明

[0023] 图1是改进的CMOS传感器阵列的一个实例的框图。

[0024] 图2是根据图1中所示的CMOS传感器阵列的CDS和复位电平提取电路的一个实例的电路图。

[0025] 图3A-图3C示出根据图2中所示的CDS和复位电平提取电路的复位电平提取电路的多种实施例。

[0026] 图4是根据图1中所示的CMOS传感器阵列的具有增益校正的改进的感应方法的一个实例的流程图。

[0027] 图5是改进的CMOS传感器阵列的另一个实例的框图。

[0028] 图6是根据图5中所示的CMOS传感器阵列的具有增益校正的改进的感应方法的另一个实例的流程图。

具体实施方式

[0029] 示例性实施例的该描述用于结合附图阅读，其将被认为是完整编写的说明书的一部分。

[0030] 在本文所描述的改进的CMOS传感器阵列的一些实施例有利地基于像素复位电压电平确定了CMOS像素的像素复位电压电平并且调节了输出数据的增益。在一些实施例中，基于检测到的像素复位电压电平调节增益减小跨过阵列的源极跟随器增益变化，从而减小固定图案噪声(“FPN”)并且最小化拍摄响应非均匀性(“PRNU”)。

[0031] 图1示出包括CMOS像素104的阵列102的改进的CMOS成像器件100的一个实例。行控制电路106提供诸如复位信号rst[X]、tx[x]的控制信号和行选择信号sel[x]给像素阵列102，用于控制从阵列102读出数据。阵列102连接至行控制电路106，行控制电路106从数字定时电路108接收定时信号。定时电路108还提供定时信号给移位寄存器110以及相关双采样(“CDS”)和复位电平(“RST”)提取电路112，其确定到源极跟随晶体管128的DC输入电平。

[0032] CDS和RST电平提取电路112被配置成从像素阵列102接收像素输出信号PIX_OUT，并且将信号输出到复位电平决策电路114和可编程增益放大器(“PGA”)和模数转换器(“ADC”)电路116。复位电平决策电路114将RST电平输出到倒装芯片(“ff”)或存储器118。PGA和ADC电路116和ff或存储器118将信号输出到增益电路120，其输出数据输出信号Data_Out。

[0033] 如图1的插图中所示，像素104包括：光电二极管，被配置成响应于接收入射光输出模拟信号。二极管122连接至被示出为NMOS晶体管的晶体管124，使其栅极连接以从行控制电路106接收tx信号。晶体管124在节点130处连接至晶体管126和128。晶体管126使其源极连接至高压电源(其可以是VDD)，使其栅极连接以从行控制电路106接收复位信号rst，并且使其漏极连接至节点130。源极跟随晶体管128使其漏极连接至高压电源，使其栅极或输入连接至节点130，并且使其源极连接至晶体管132。晶体管132使其栅极连接以从行控制电路106接收选择信号sel，使得晶体管132选择性地输出输出信号PIX_OUT。输出信号PIX_OUT被提供至CDS和RST电平提取电路112。

[0034] 图2示出CDS和RST电平提取电路112的一个实例。如图2中所示，CDS和RST提取电路112包括从阵列102接收PIX_OUT信号的CDS部分112a和RST提取部分112b。CDS部分112a包括一对并联开关138和140，它们接收PIX_OUT信号并且分别连接至电容器142和144。开关146连接至设置在开关138和电容器142之间的节点148以及设置在开关140和电容器144之间的节点150。电容器142连接至开关152，开关152还连接至差分放大器154的输入。电容器144连接至开关156，开关156连接至放大器154的第二输入。放大器154被连接以将信号输出到PGA和ADC电路116。从放大器154输出的信号具有等于像素复位电平和像素信号电平之间的差值的电压。

[0035] RST提取部分112b包括一对并联开关158和160。开关158被连接以从阵列102接收PIX_OUT信号并且在节点166处连接至开关162和电容器164。开关160被连接以接收参考电压VREF，其可以设置为地电势VSS或任意DC电压。开关160还在节点170处连接至开关162和电容器168。电容器164连接至开关172，开关172将电容器164选择性地连接至差分放大器174。电容器168连接至开关176，开关176将电容器168选择性地连接至放大器174。放大器
174将识别像素复位电平和参考电压电平之间的差值的一个或多个信号输出到复位电平决策电路114。

[0036] 本领域技术人员可以理解，RST提取部分112b可以以其他方式实现。例如，图3A示出包括均在节点184处连接在一起的开关178和180以及比较器182的RST提取电路112b-1的另一个实施例。开关178被配置成将从阵列102接收的PIX_OUT信号选择性地提供至节点184。节点184通过开关180选择性地连接至RST电平决策电路114。

[0037] 图3B示出RST提取电路112b-2的另一个实例。如图3B中所示，RST提取电路包括开关178、180和186、缓冲器188以及电容器182。开关178将从阵列102接收的PIX_OUT信号选择性地提供至节点184，节点184连接至电容器182、缓冲器188的输入以及开关186。开关186被配置成将公共电压选择性地提供至节点184。缓冲器188的输出通过开关180被选择性地提供至RST电平决策电路114。

[0038] 图3C示出可以根据图2中所示的CDS和RST电平提取电路112使用的RST提取电路112b-3的又一个实施例。RST提取电路112b-3包括开关178、180、186和190以及电容器182。
开关178将从阵列102接收的PIX_OUT信号选择性地提供至节点184，节点184连接至电容器
182和开关190。节点190将诸如地的低压电源电压选择性地提供给节点184。电容器182连接至节点192，其连接至开关180和186。开关186给节点192选择性地提供公共电压VCOM，并且开关180将节点192处的电压选择性地提供至RST电平决策电路114。

[0039] RST电平决策电路114被配置成从RST电平提取电路112b接收RST电平，并且基于所接收的信号电平确定合适增益。例如，RST电平决策电路114可以被配置成比较RST电平信号与识别源极跟随晶体管128的工艺角(processing corner)的一个或多个预定电压电平。在一些实施例中，第一电压阈值识别出源极跟随晶体管128的慢-慢(“SS”)角和典型-典型(“TT”)角之间的边界，并且第二电压阈值识别源极跟随晶体管128的TT角和快-快(“FF”)角之间的边界。

[0040] RST电平决策电路114可以被配置成基于RST电平信号的电平将增益值存储在诸如闪存、随机存取存储器(“RAM”)或其他存储器的存储器中，以补偿由模数转换导致的信号等待时间。例如，如果RST电压电平识别源极跟随晶体管128在SS角中运行，则RST电平决策电路114可以将对应于高增益值的值存储在存储器中，并且如果RST电压电平识别源极跟随晶体管128在FF角中运行，则RST电平决策电路114可以将对应于低增益值的值存储在存储器中。如果RST电压电平识别出源极跟随晶体管128在TT角中运行，则RST电平决策电路114可以将对应于高增益值和低增益值之间的增益值的值存储在存储器中。本领域技术人员可以理解，RST电平决策电路114可以被实现为状态机或使用一个或多个比较器。

[0041] CMOS传感器阵列100的运行参考图4描述，其是具有增益校正的感应方法400的一个实例的流程图。在框402中，响应于在光电二极管122处接收入射光，从阵列102的像素104输出模拟信号PIX_OUT。如本领域技术人员将理解的，节点130处的电压可以最初被预充电至电源电压VDD的电压电平。当在光电二极管122处接收入射光时，由于光电二极管122内的电荷流在节点130处产生低于电源电压VDD的电压导致节点130处的电压下降。

[0042] 在框404中，来自阵列102的模拟信号通过CDS和RST电平提取电路112采样。CDS和RST电平提取电路112的CDS部分112a对PIX_OUT采样并且将电压等于可以存储在电容器142上的RST电平与可以存储在电容器144上的像素信号电平之间的差值的模拟信号输出到PGA和ADC电路116。如本领域技术人员将理解的，开关138和140交替地被切换，使得电容器144被充电为RST电平，并且电容器144被充电为电压小于RST电平的像素信号电平。RST电平提取部分112b对PIX_OUT信号和参考信号VREF采样，并且将采样的模拟信号输出到RST电平决策电路114。当参考电压VREF可以设置在地电势VSS或随机DC电压时，从RST电平提取部分112b输出的采样信号具有等于像素RST电平的值。

[0043] 在框406中，进行关于像素RST电平的确定。在一些实施例中，通过比较像素RST电平与一个或多个阈值电压进行关于像素RST电平的确定。如上所述，例如，阈值电压可以识别出像素104的源极跟随晶体管128的SS和TT工艺角之间、以及TT和FF工艺角之间的边界。在一些实施例中，框404和405被同时执行。

[0044] 在框408中，基于像素RST电平选择增益值。例如，如果基于源极跟随晶体管128的增益的像素RST电平识别出像素104的源极跟随晶体管128在SS角中运行，则RST电平决策电路114选择高增益值，如果RST电压电平识别出像素104的源极跟随晶体管128在FF角中运行，则RST电平决策电路114可以选择低增益值。如果RST电压电平识别出像素104的源极跟随晶体管128在TT角中运行，则RST电平决策电路114可以选择在高增益值和低增益值之间的增益值。

[0045] 在框410中，将所选增益值或识别出所选增益值的数字信号存储在倒装芯片中或存储器中。将所选增益值存储在倒装芯片中或存储器中以补偿由RST电平决策电路114和PGA/ADC电路116的模数转换处理的信号之间的任何等待时间。

[0046] 在框412中，从PGA/ADC电路116输出的数字信号在增益框120被放大。数字信号被放大的增益是由RST电平决策框114选择并且由倒装芯片或由来自存储器的值的恢复延迟的增益值。在框414中，增益电路120输出数字数据信号Data_Out。

[0047] 图5示出改进的CMOS成像器件200的另一个实施例。CMOS成像器件200包括CMOS像素104的阵列102、用于给阵列102提供控制信号的行控制电路106以及数字定时电路108。列模拟数字转换器(“ADC”)202连接至阵列102和数字定时电路108。列ADC 202被配置成为阵列102的每列像素104执行数字转换。

[0048] 列ADC 202还包括一个或多个比较器204、RST电平计数器206以及信号电平计数器208。如本领域技术人员将理解的，每列中的比较器204比较由数模转换器(未示出)生成的斜波和像素输出。RST电平计数器206和信号电平计数器208可以被实现为波纹计数器，其被配置成对列比较器204的输出的改变之间的时钟周期的数量进行计数。

[0049] 列ADC 202的输出连接至倒装芯片或存储器118，其被配置成去除由于每列中的电压信号的数字转换导致的任何等待时间。减法电路210连接至倒装芯片或存储器118的输出，并且连接至增益电路120和RST电平决策电路114。减法电路210被配置成从RST电平减去像素信号电平。RST电平决策电路114被配置成接收RST电平和像素信号电平之间的差值并且确定将应该由增益电路120施加的增益。增益电路120的输出是Data_Out信号。

[0050] 参考图6描述CMOS传感器阵列200的运行，其是具有增益校正的感应方法600的一个实例的流程图。在框602中，响应于在光电二级管122处接收入射光，从阵列102的像素104输出模拟信号PIX_OUT。如本领域技术人员将理解的，节点130处的电压可以最初被预充电到电源电压VDD的电压电平。当在光电二极管122处接收入射光时，由于光电二极管内的电荷流在节点130处产生低于电源电压VDD的电压导致节点130处的电压下降。在框604中，从像素104输出的模拟信号通过列ADC 202被转换为数字信号。

[0051] 在框606中，建立RST电平和像素信号电平。在一些实施例中，通过RST电平计数器206在第一时间段(例如，RST信号A/D转换时期)内对比较器204的输出的改变之间的时钟信号的数量进行计数建立RST电平，通过像素电平计数器208在第二时间段(例如，数据A/D转换时期)内对比较器204的输出的改变之间的时钟循环的数量进行计数。在框608，RST电平值和像素信号值可以存储在触发器(flip flop)中或存储器118中。

[0052] 在框610中，在减法电路210处从RST电平减去像素信号电平。在框612处，RST电平由RST电平决策电路114使用，以确定合适增益。在一些实施例中，像素RST电平通过比较像素RST电平与一个或多个阈值电压确定。如上所述，例如，阈值电压可以识别像素104的源极跟随晶体管128的SS和TT工艺角之间以及TT和FF工艺角之间的边界。

[0053] 例如，如果例如RST电压电平的像素复位电平识别出像素104的源极跟随晶体管128在SS角中运行，则RST电平决策电路114选择高增益值，并且如果RST电压电平识别出像素104的源极跟随晶体管128在FF角中运行，则RST电平决策电路114可以选择低增益值。如果RST电压电平识别出像素104的源极跟随晶体管128在TT角中运行，则RST电平决策电路
114可以选择在高增益值和低增益值之间的增益值。

[0054] 在框614中，在增益框120放大从列ADC 202输出的数字信号。数字信号被放大的增益是由RST电平决策框114选择并且由倒装芯片或由来自存储器的值的恢复延迟的增益值。在框616，中增益电路120输出数字数据信号Data_Out。

[0055] 上述改进的CMOS传感器阵列有利地基于像素复位电压电平确定CMOS像素的像素复位电压电平并且调节输出数据的增益。基于检测到的像素复位电压电平调节源极跟随的增益减小了跨过阵列的源极跟随增益变化，从而减小FPN并且最小化PRNU。

[0056] 在一些实施例中，一种CMOS传感器包括：像素，被配置成基于由像素接收的入射光输出电压。第一电路连接至像素，并且被配置成确定像素的复位电压。第二电路连接至第一电路，并且被配置成基于像素的复位电压选择增益值。增益电路连接至第二电路并且被配置成设置由第二电路选择的增益的电压电平。

[0057] 在一些实施例中，一种方法包括：从图像传感器的像素接收模拟信号，确定像素的复位电平，基于像素的复位电平选择增益值，并且通过所选增益值放大数字数据信号。

[0058] 在一些实施例中，一种CMOS传感器包括：像素阵列，包括布置在行和列中的多个像素。每个像素都被配置成响应于接收入射信号输出模拟信号。第一电路连接至像素阵列中的至少一个像素。第一电路被配置成确定至少一个像素的复位电压。第二电路连接至第一电路并且被配置成基于像素的复位电压选择增益值。增益电路连接至第二电路并且被配置成设置由第二电路选择的增益的电压电平。

[0059] 虽然根据示例性实施例描述了本发明，但是本发明不限于此。而是，所附权利要求应该被广泛地解释为包括本发明的其他改变和实施例，其可以在不脱离本发明的等价物的精神和范围的情况下由本领域技术人员作出。