源极驱动器

摘要

一种应用于液晶显示器的源极驱动器，至少包含第一对通道、第二对通道、两个P型数字/模拟转换模块、两个N型数字/模拟转换模块、两个多工器、两个极化多工器及四个放大缓冲模块。第一对通道包含相邻的第一通道及第二通道且第二对通道包含相邻的第三通道及第四通道。两个P型数字/模拟转换模块对应于第一组gamma值且两个N型数字/模拟转换模块对应于第二组gamma值。第一对通道共用两个P型数字/模拟转换模块且第二对通道共用两个N型数字/模拟转换模块，以节省晶片使用面积。

权利要求

1.一种源极驱动器，应用于一液晶显示器，其特征在于，该源极驱动器包含：

一第一对通道，包含有相邻的一第一通道及一第二通道；

一第二对通道，包含有相邻的一第三通道及一第四通道；

一第一P型数字/模拟转换模块，用以将一第一数字数据信号转换为一第一模拟数据信号；

一第二P型数字/模拟转换模块，用以将一第二数字数据信号转换为一第二模拟数据信号；

一第一N型数字/模拟转换模块，用以将一第三数字数据信号转换为一第三模拟数据信号；

一第二N型数字/模拟转换模块，用以将一第四数字数据信号转换为一第四模拟数据信号；

一第一多工器，分别耦接至该第一P型数字/模拟转换模块及该第二P型数字/模拟转换模块，用以分别自该第一P型数字/模拟转换模块及该第二P型数字/模拟转换模块接收该第一模拟数据信号及该第二模拟数据信号；

一第二多工器，分别耦接至该第一N型数字/模拟转换模块及该第二N型数字/模拟转换模块，用以分别自该第一N型数字/模拟转换模块及该第二N型数字/模拟转换模块接收该第三模拟数据信号及该第四模拟数据信号；

一第一极化多工器，耦接至该第一多工器及该第二多工器，用以自该第一多工器接收该第一模拟数据信号或该第二模拟数据信号以及自该第二多工器接收该第三模拟数据信号或该第四模拟数据信号；

一第二极化多工器，耦接至该第一多工器及该第二多工器，用以自该第一多工器接收该第一模拟数据信号或该第二模拟数据信号以及自该第二多工器接收该第三模拟数据信号或该第四模拟数据信号；

一第一放大缓冲模块，耦接于该第一极化多工器与该第一对通道中的该第一通道之间，用以将该第一模拟数据信号、该第二模拟数据信号、该第三模拟数据信号或该第四模拟数据信号输出至该第一通道；

一第二放大缓冲模块，耦接于该第一极化多工器与该第一对通道中的该第二通道之间，用以将该第一模拟数据信号、该第二模拟数据信号、该第三模拟数据信号或该第四模拟数据信号输出至该第二通道；

一第三放大缓冲模块，耦接于该第二极化多工器与该第二对通道中的该第三通道之间，用以将该第一模拟数据信号、该第二模拟数据信号、该第三模拟数据信号或该第四模拟数据信号输出至该第三通道；以及一第四放大缓冲模块，耦接于该第二极化多工器与该第二对通道中的该第四通道之间，用以将该第一模拟数据信号、该第二模拟数据信号、该第三模拟数据信号或该第四模拟数据信号输出至该第四通道。

2.如权利要求1所述的源极驱动器，其特征在于，进一步包含两个第一锁存模块、一低压多工器及两个第二锁存模块，该低压多工器耦接于该两个第一锁存模块与该两个第二锁存模块之间。

3.如权利要求2所述的源极驱动器，其特征在于，进一步包含一第一位准移位模块、一第二位准移位模块、一第三位准移位模块及一第四位准移位模块，该第一位准移位模块、该第二位准移位模块、该第三位准移位模块及该第四位准移位模块分别耦接至该第一P型数字/模拟转换模块、该第二P型数字/模拟转换模块、该第一N型数字/模拟转换模块及该第二N型数字/模拟转换模块。

4.如权利要求3所述的源极驱动器，其特征在于，该第一位准移位模块及该第四位准移位模块耦接至该两个第二锁存模块之一，该第二位准移位模块及该第三位准移位模块耦接至该两个第二锁存模块之另一。

5.如权利要求2所述的源极驱动器，其特征在于，进一步包含一第一位准移位模块及一第二位准移位模块，该第一位准移位模块分别耦接至该第一P型数字/模拟转换模块及该第二N型数字/模拟转换模块，该第二位准移位模块分别耦接至该第二P型数字/模拟转换模块及该第一N型数字/模拟转换模块。

6.如权利要求5所述的源极驱动器，其特征在于，该第一位准移位模块及该第二位准移位模块分别耦接至该两个第二锁存模块。

7.如权利要求1所述的源极驱动器，其特征在于，该第一对通道与该第二对通道相邻或不相邻。

8.如权利要求1所述的源极驱动器，其特征在于，该第一P型数字/模拟转换模块与该第二P型数字/模拟转换模块对应于一第一组gamma值，该第一N型数字/模拟转换模块与该第二N型数字/模拟转换模块对应于一第二组gamma值，致使该第一模拟数据信号及该第二模拟数据信号具有该第一组gamma值，该第三模拟数据信号及该第四模拟数据信号具有该第二组gamma值。

9.如权利要求1所述的源极驱动器，其特征在于，该第一极化多工器根据控制信号控制该第一模拟数据信号、该第二模拟数据信号、该第三模拟数据信号及该第四模拟数据信号之二分别为正极性及负极性；该第二极化多工器根据控制信号控制该第一模拟数据信号、该第二模拟数据信号、该第三模拟数据信号及该第四模拟数据信号之另二分别为正极性及负极性。

10.如权利要求1所述的源极驱动器，其特征在于，该第一P型数字/模拟转换模块与该第二P型数字/模拟转换模块对应于该第一对通道且该第一N型数字/模拟转换模块与该第二N型数字/模拟转换模块对应于该第二对通道。

说明书

源极驱动器

技术领域

[0001] 本发明是与液晶显示器有关，特别是关于一种应用于液晶显示器的源极驱动器(source driver)，通过两对通道共用四个数字/模拟转换模块的设计达到节省晶片使用面积之功效。

背景技术

[0002] 近年来，随着显示技术不断进步，液晶显示器已成为市场上最常见的显示装置。对一般的液晶显示器而言，液晶驱动晶片包含源极驱动晶片与闸极驱动晶片，扮演着相当重要的角色。

[0003] 请参照图1，图1是绘示传统的源极驱动器的架构示意图。如图1所示，于传统的源极驱动器SG中，当数字数据信号Dn输入第一锁存模块LAT1及第二锁存模块LAT2后，数字数据信号Dn分为Dn1及Dn2分别传送至对应第一通道CH1的第一位准移位模块LS1及对应第二通道CH2的第二位准移位模块LS2。其中，对应第一通道CH1的第一位准移位模块LS1的输出端分别耦接第一P型数字/模拟转换模块PDAC1及第二P型数字/模拟转换模块PDAC2；对应第二通道CH2的第二位准移位模块LS2的输出端分别耦接第一N型数字/模拟转换模块NDAC1及第二N型数字/模拟转换模块NDAC2。

[0004] 接着，对应第一通道CH1的高压多工器MUX1选择性地将第一P型数字/模拟转换模块PDAC1或第二P型数字/模拟转换模块PDAC2所输出的模拟数据信号An11/An12输出至极化多工器POLMUX；对应第二通道CH2的高压多工器MUX2选择性地将第一N型数字/模拟转换模块NDAC1或第二N型数字/模拟转换模块NDAC2所输出的模拟数据信号An21/An22输出至极化多工器POLMUX。接着，极化多工器POLMUX再选择性地将模拟数据信号An11/An12及An21/An22通过第一放大缓冲模块OPBU1或第二放大缓冲模块OPBU2输出至第一通道CH1或第二通道CH2。

[0005] 由上述可知：对于传统具有两组Gamma值的源极驱动器SG而言，每两个相邻的通道(例如第一通道CH1及第二通道CH2)需相对应地设置有四个数字/模拟转换模块(例如第一P型数字/模拟转换模块PDAC1、第二P型数字/模拟转换模块PDAC2、第一N型数字/模拟转换模块NDAC1及第二N型数字/模拟转换模块NDAC2)，才能满足传统的源极驱动器SG的实际运作需求，然而，这也会占用较多的晶片面积，导致晶片体积无法进一步缩减。

发明内容

[0006] 因此，本发明提出一种应用于液晶显示器的源极驱动器，以解决上述问题。

[0007] 根据本发明的一具体实施例为一种源极驱动器。于此实施例中，源极驱动器是应用于液晶显示器且具有两组Gamma值。液晶显示器包含第一对通道、第二对通道、第一P型数字/模拟转换模块、第二P型数字/模拟转换模块、第一N型数字/模拟转换模块、第二N型数字/模拟转换模块、第一多工器、第二多工器、第一极化多工器、第二极化多工器、第一放大缓冲模块、第二放大缓冲模块、第三放大缓冲模块及第四放大缓冲模块。其中，第一对通道包含有相邻的第一通道及第二通道；第二对通道包含有相邻的一第三通道及一第四通道。第一P型数字/模拟转换模块用以将第一数字数据信号转换为第一模拟数据信号；第二P型数字/模拟转换模块用以将第二数字数据信号转换为第二模拟数据信号；第一N型数字/模拟转换模块用以将第三数字数据信号转换为第三模拟数据信号；第二N型数字/模拟转换模块用以将第四数字数据信号转换为第四模拟数据信号。

[0008] 第一多工器分别耦接至第一P型数字/模拟转换模块及第二P型数字/模拟转换模块，用以分别自第一P型数字/模拟转换模块及第二P型数字/模拟转换模块接收第一模拟数据信号及第二模拟数据信号；第二多工器分别耦接至第一N型数字/模拟转换模块及第二N型数字/模拟转换模块，用以分别自第一N型数字/模拟转换模块及第二N型数字/模拟转换模块接收第三模拟数据信号及第四模拟数据信号。第一极化多工器分别耦接至第一多工器及第二多工器，用以分别自第一多工器接收第一模拟数据信号或第二模拟数据信号以及自第二多工器接收第三模拟数据信号或第四模拟数据信号；第二极化多工器分别耦接至第一多工器及第二多工器，用以分别自第一多工器接收第一模拟数据信号或第二模拟数据信号以及自第二多工器接收第三模拟数据信号或第四模拟数据信号。

[0009] 第一放大缓冲模块耦接于第一极化多工器与第一对通道中的第一通道之间，用以将第一模拟数据信号、第二模拟数据信号、第三模拟数据信号或第四模拟数据信号输出至第一通道；第二放大缓冲模块耦接于第一极化多工器与第一对通道中的第二通道之间，用以将第一模拟数据信号、第二模拟数据信号、第三模拟数据信号或第四模拟数据信号输出至第二通道；第三放大缓冲模块耦接于第二极化多工器与第二对通道中的第三通道之间，用以将第一模拟数据信号、第二模拟数据信号、第三模拟数据信号或第四模拟数据信号输出至该第三通道；第四放大缓冲模块耦接于第二极化多工器与第二对通道中的第四通道之间，用以将第一模拟数据信号、第二模拟数据信号、第三模拟数据信号或第四模拟数据信号输出至第四通道。

[0010] 于实际应用中，源极驱动器进一步包含两个第一锁存模块、低压多工器及两个第二锁存模块。低压多工器是二对二多工器，其两输入端分别耦接至两个第一锁存模块的输出端，且其两输出端分别耦接至两个第二锁存模块的输入端。

[0011] 于一实施例中，源极驱动器可进一步包含第一位准移位模块、第二位准移位模块、第三位准移位模块及第四位准移位模块。其中，第一位准移位模块、第二位准移位模块、第三位准移位模块及第四位准移位模块的输出端分别耦接至第一P型数字/模拟转换模块、第二P型数字/模拟转换模块、第一N型数字/模拟转换模块及第二N型数字/模拟转换模块的输入端。第一位准移位模块及第四位准移位模块的输入端耦接至两个第二锁存模块之一的输出端；第二位准移位模块及第三位准移位模块的输入端耦接至两个第二锁存模块之另一的输出端。

[0012] 于另一实施例中，源极驱动器进一步包含第一位准移位模块及第二位准移位模块。其中，第一位准移位模块的输出端分别耦接至第一P型数字/模拟转换模块及第二N型数字/模拟转换模块的输入端；第二位准移位模块的输出端分别耦接至第二P型数字/模拟转换模块及第一N型数字/模拟转换模块的输入端。第一位准移位模块及第二位准移位模块的输入端分别耦接至两个第二锁存模块的输出端。

[0013] 相较于先前技术，根据本发明的具有两组Gamma值的源极驱动器而言，其两对通道仅需相对应地设置有四个数字/模拟转换模块，亦即四个数字/模拟转换模块可供其两对通道分享共用，故源极驱动器所需的数字/模拟转换模块的数目可减少为原来的一半，节省相当大的晶片使用面积，使得晶片体积能够进一步缩减。

[0014] 关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。

附图说明

[0015] 图1是绘示传统的源极驱动器的架构示意图。

[0016] 图2是绘示根据本发明的第一具体实施例的源极驱动器的功能方块图。

[0017] 图3是绘示图2的源极驱动器1的电路布局平面图。

[0018] 图4是绘示根据本发明的第二具体实施例的源极驱动器的功能方块图。

[0019] 图5是绘示图4的源极驱动器2的电路布局平面图。

[0020] 主要元件符号说明：

[0021] SG、1、2：源极驱动器 CH1～CH4：通道

[0022] Dn、Dn1、Dn2、Dm：数字数据信号

[0023] An11、An12、An21、An22：模拟数据信号

[0024] LAT1、LAT1’：第一锁存模块

[0025] LAT2、LAT2’：第二锁存模块

[0026] LS1～LS4：第一位准移位模块～第四位准移位模块

[0027] PDAC1：第一P型数字/模拟转换模块

[0028] PDAC2：第二P型数字/模拟转换模块

[0029] NDAC1：第一N型数字/模拟转换模块

[0030] NDAC2：第二N型数字/模拟转换模块

[0031] MUX1、MUX2：高压多工器MUX：低压多工器

[0032] POLMUX、POLMUX1、POLMUX2：极化多工器

[0033] OPBU1～OPBU4：放大缓冲模块

[0034] LVREV、HVSEL1～HVSEL2、POLSEL1～POLSEL2：控制信号

[0035] GAMMAH1～GAMMAH2：第一组Gamma值

[0036] GAMMAL1～GAMMAL2：第二组Gamma值

具体实施方式

[0037] 根据本发明的一具体实施例为一种源极驱动器。于此实施例中，源极驱动器是应用于薄膜晶体管液晶显示器，但不以此为限。需注意的是，此实施例是以四个通道为例进行说明，但实际上的通道数是四的正整数倍。请参照图2，图2是绘示此实施例的源极驱动器的功能方块图。

[0038] 如图2所示，源极驱动器1包含有两个第一锁存模块LAT1与LAT1’、低压多工器MUX、两个第二锁存模块LAT2与LAT2’、四个位准移位模块LS1～LS4、两个P型数字/模拟转换模块PDAC1与PDAC2、两个N型数字/模拟转换模块NDAC1与NDAC2、两个高压多工器MUX1与MUX2、两个极化多工器POLMUX1与POLMUX2、四个放大缓冲模块OPBU1～OPBU4、第一对通道CH1～CH2及第二对通道CH3～CH4。其中，第一对通道CH1～CH2包含相邻的第一通道CH1及第二通道CH2；第二对通道CH3～CH4包含相邻的第三通道CH3及第四通道CH4。需说明的是，第一对通道CH1～CH2与第二对通道CH3～CH4可以是相邻的两对通道，亦可以是不相邻的两对通道，并无特定的限制。

[0039] 于此实施例中，低压多工器MUX是二对二多工器，其两输入端分别耦接两个第一锁存模块LAT1与LAT1’的输出端，且其两输出端分别耦接两个第二锁存模块LAT2与LAT2’的输入端。第二锁存模块LAT2的输出端分别耦接至位准移位模块LS1与LS4的输入端；第二锁存模块LAT2’的输出端分别耦接至位准移位模块LS2与LS3的输入端。位准移位模块LS1的输出端耦接至P型数字/模拟转换模块PDAC1；位准移位模块LS2的输出端耦接至P型数字/模拟转换模块PDAC2；位准移位模块LS3的输出端耦接至N型数字/模拟转换模块NDAC1；位准移位模块LS4的输出端耦接至N型数字/模拟转换模块NDAC2；高压多工器MUX1是二对二多工器，其两输入端分别耦接P型数字/模拟转换模块PDAC1与PDAC2的输出端；高压多工器MUX2是二对二多工器，其两输入端分别耦接N型数字/模拟转换模块NDAC1与NDAC2的输出端；极化多工器POLMUX1是二对二多工器，其两输入端分别耦接高压多工器MUX1的一输出端与MUX2的一输出端；极化多工器POLMUX2是二对二多工器，其两输入端分别耦接高压多工器MUX1的另一输出端与MUX2的另一输出端。放大缓冲模块OPBU1耦接于极化多工器POLMUX1与第一通道CH1之间；放大缓冲模块OPBU2耦接于极化多工器POLMUX1与第二通道CH2之间；放大缓冲模块OPBU3耦接于极化多工器POLMUX2与第三通道CH3之间；放大缓冲模块OPBU4耦接于极化多工器POLMUX2与第四通道CH4之间。

[0040] 当数字数据信号Dn及Dm分别输入至第一锁存模块LAT1及LAT1’后，低压多工器MUX将会根据控制信号LVREV耦接第一锁存模块LAT1与第二锁存模块LAT2以及耦接第一锁存模块LAT1’与第二锁存模块LAT2’，致使第一锁存模块LAT1所输出的数字数据信号Dn能传送至第二锁存模块LAT2且第一锁存模块LAT1’所输出的数字数据信号Dm能传送至第二锁存模块LAT2’，抑或是低压多工器MUX根据控制信号LVREV耦接第一锁存模块LAT1与第二锁存模块LAT2’以及耦接第一锁存模块LAT1’与第二锁存模块LAT2，致使第一锁存模块LAT1所输出的数字数据信号Dn能传送至第二锁存模块LAT2’且第一锁存模块LAT1’所输出的数字数据信号Dm能传送至第二锁存模块LAT2。

[0041] 接着，第二锁存模块LAT2将数字数据信号Dn或Dm分别输出至位准移位模块LS1与LS4，且第二锁存模块LAT2’将数字数据信号Dm或Dn分别输出至位准移位模块LS2与LS3。当数字数据信号Dn或Dm经过位准移位模块LS1～LS4的位准移位处理后，以第一数字数据信号D1～第四数字数据信号D4形式分别输出至P型数字/模拟转换模块PDAC1～PDAC2以及N型数字/模拟转换模块NDAC1～NDAC2，并分别经由P型数字/模拟转换模块PDAC1～PDAC2以及N型数字/模拟转换模块NDAC1～NDAC2进行数字转模拟处理后转换为第一模拟数据信号A1～第四模拟数据信号A4。

[0042] 需说明的是，P型数字/模拟转换模块PDAC1～PDAC2以及N型数字/模拟转换模块NDAC1～NDAC2分别对应于两组不同的Gamma值，其中P型数字/模拟转换模块PDAC1所对应的是GAMMAH1；P型数字/模拟转换模块PDAC2所对应的是GAMMAH2；N型数字/模拟转换模块NDAC1所对应的是GAMMAL1；N型数字/模拟转换模块NDAC2所对应的是GAMMAL2。

[0043] 接着，P型数字/模拟转换模块PDAC1所输出的第一模拟数据信号A1以及P型数字/模拟转换模块PDAC2所输出的第二模拟数据信号A2均会被传送至高压多工器MUX1。同理，N型数字/模拟转换模块NDAC1所输出的第三模拟数据信号A3以及N型数字/模拟转换模块NDAC2所输出的第四模拟数据信号A4均会被传送至高压多工器MUX2。

[0044] 于此实施例中，高压多工器MUX1及高压多工器MUX2均属于二对二多工器。其中，高压多工器MUX1可根据控制信号HVSEL1控制其两输入端分别耦接P型数字/模拟转换模块PDAC1与PDAC2，并控制其两输出端分别耦接极化多工器POLMUX1及POLMUX2，致使高压多工器MUX1可将第一模拟数据信号A1输出至极化多工器POLMUX1并将第二模拟数据信号A2输出至极化多工器POLMUX2，抑或将第一模拟数据信号A1输出至极化多工器POLMUX2并将第二模拟数据信号A2输出至极化多工器POLMUX1。

[0045] 同理，高压多工器MUX2亦可根据控制信号HVSEL2控制其两输入端分别耦接N型数字/模拟转换模块NDAC1及NDAC2，并控制其两输出端分别耦接极化多工器POLMUX1及POLMUX2，致使高压多工器MUX2可将第三模拟数据信号A3输出至极化多工器POLMUX1并将第四模拟数据信号A4输出至极化多工器POLMUX2，抑或将第三模拟数据信号A3输出至极化多工器POLMUX2并将第四模拟数据信号A4输出至极化多工器POLMUX1。

[0046] 然后，极化多工器POLMUX1可根据控制信号POLSEL1耦接其第一输入端与第一输出端以及耦接其第二输入端与第二输出端，抑或极化多工器POLMUX1根据控制信号POLSEL1耦接其第一输入端与第二输出端以及耦接其第二输入端与第一输出端，致使第一模拟数据信号A1、第二模拟数据信号A2、第三模拟数据信号A3或第四模拟数据信号A4可选择性地通过极化多工器POLMUX1的第一输出端被输出至放大缓冲模块OPBU1或通过极化多工器POLMUX1的第二输出端被输出至放大缓冲模块OPBU2。当第一模拟数据信号A1、第二模拟数据信号A2、第三模拟数据信号A3或第四模拟数据信号A4分别经过放大缓冲模块OPBU1或OPBU2的放大及缓冲处理后，将会分别被放大缓冲模块OPBU1及OPBU2输出至第一通道CH1及第二通道CH2。

[0047] 同理，极化多工器POLMUX2亦可根据控制信号POLSEL2耦接其第一输入端与第一输出端以及耦接其第二输入端与第二输出端，抑或极化多工器POLMUX2根据控制信号POLSEL2耦接其第一输入端与第二输出端以及耦接其第二输入端与第一输出端，致使第一模拟数据信号A1、第二模拟数据信号A2、第三模拟数据信号A3或第四模拟数据信号A4可选择性地通过极化多工器POLMUX2的第一输出端被输出至放大缓冲模块OPBU3或通过极化多工器POLMUX2的第二输出端被输出至放大缓冲模块OPBU4。当第一模拟数据信号A1、第二模拟数据信号A2、第三模拟数据信号A3或第四模拟数据信号A4分别经过放大缓冲模块OPBU3或OPBU4的放大及缓冲处理后，将会分别被放大缓冲模块OPBU3及OPBU4输出至第三通道CH3及第四通道CH4。

[0048] 需说明的是，由于上述的控制信号HVSEL1、HVSEL2、POLSEL1及POLSEL2均为数字4
控制信号，均有0与1两种状态，故组合起来总共会有2＝16种状态。请参照表一，表一列出了在这16种状态下，第一通道CH1～第四通道CH4所分别接收到具有不同Gamma值(第一Gamma值H或第二Gamma值L)及极性(+或-)的模拟数据信号。

[0049] 表一

[0050]HVSEL1 HVSEL2 POLSEL1 POLSEL2 CH1 CH2 CH3 CH4
1 1 1 1 H+ L- H+ L-
1 1 1 0 H+ L- H- L+
1 1 0 1 H- L+ L+ H-
1 1 0 0 H- L+ L- H+
1 0 1 1 H+ L- L+ H-
1 0 1 0 H+ L- L- H+
1 0 0 1 H- L+ L+ H-
1 0 0 0 H- L+ L- H+
0 1 1 1 L+ H- H+ L-
0 1 1 0 L+ H- H- L+
0 1 0 1 L- H+ H+ L-
0 1 0 0 L- H+ H- L+
0 0 1 1 L+ H- L+ H-
0 0 1 0 L+ H- L- H+
0 0 0 1 L- H+ L+ H-
0 0 0 0 L- H+ L- H+

[0051] 如表一所示，举例而言，当控制信号HVSEL1、HVSEL2、POLSEL1及POLSEL2均为1时，第一通道CH1及第三通道CH3所接收到的模拟数据信号均具有第一组Gamma值H及正极性+，第二通道CH2及第四通道CH4所接收到的模拟数据信号均具有第二组Gamma值L及负极性-；当控制信号HVSEL1、HVSEL2、POLSEL1均为1且POLSEL2为0时，第一通道CH1所接收到的模拟数据信号具有第一组Gamma值H及正极性+，第二通道CH2所接收到的模拟数据信号具有第二组Gamma值L及负极性-，第三通道CH3所接收到的模拟数据信号具有第一组Gamma值H及负极性-，第四通道CH4所接收到的模拟数据信号具有第二组Gamma值L及正极性+。其余依此类推，于此不另行赘述。此外，亦请参照图3，图3是绘示图2的源极驱动器1的电路布局平面图。

[0052] 根据本发明的第二具体实施例亦为一种源极驱动器。于此实施例中，源极驱动器应用于薄膜晶体管液晶显示器，但不以此为限。需注意的是，此实施例是以四个通道为例进行说明，但实际上的通道数是四的正整数倍。与上述第一具体实施例不同之处在于，一个P型数字/模拟转换模块可与一个N型数字/模拟转换模块共用同一个位准移位模块，故可进一步节省晶片使用面积。请参照图4，图4是绘示此实施例的源极驱动器的功能方块图。

[0053] 如图4所示，源极驱动器2包含有两个第一锁存模块LAT1与LAT1’、低压多工器MUX、两个第二锁存模块LAT2与LAT2’、两个位准移位模块LS1～LS2、两个P型数字/模拟转换模块PDAC1与PDAC2、两个N型数字/模拟转换模块NDAC1与NDAC2、两个高压多工器MUX1与MUX2、两个极化多工器POLMUX1与POLMUX2、四个放大缓冲模块OPBU1～OPBU4、第一对通道CH1～CH2及第二对通道CH3～CH4。其中，第一对通道CH1～CH2包含相邻的第一通道CH1及第二通道CH2；第二对通道CH3～CH4包含相邻的第三通道CH3及第四通道CH4。需说明的是，第一对通道CH1～CH2与第二对通道CH3～CH4可以是相邻的两对通道，亦可以是不相邻的两对通道，并无特定的限制。

[0054] 于此实施例中，低压多工器MUX是二对二多工器，其两输入端分别耦接两个第一锁存模块LAT1与LAT1’的输出端，且其两输出端分别耦接两个第二锁存模块LAT2与LAT2’的输入端。第二锁存模块LAT2的输出端耦接至位准移位模块LS1的输入端；第二锁存模块LAT2’的输出端耦接至位准移位模块LS2的输入端。位准移位模块LS1的输出端分别耦接至P型数字/模拟转换模块PDAC1及N型数字/模拟转换模块NDAC2；位准移位模块LS2的输出端分别耦接至P型数字/模拟转换模块PDAC2及N型数字/模拟转换模块NDAC1；高压多工器MUX1是二对二多工器，其两输入端分别耦接P型数字/模拟转换模块PDAC1与PDAC2的输出端；高压多工器MUX2是二对二多工器，其两输入端分别耦接N型数字/模拟转换模块NDAC1与NDAC2的输出端；极化多工器POLMUX1是二对二多工器，其两输入端分别耦接高压多工器MUX1的一输出端与MUX2的一输出端；极化多工器POLMUX2是二对二多工器，其两输入端分别耦接高压多工器MUX1的另一输出端与MUX2的另一输出端。放大缓冲模块OPBU1耦接于极化多工器POLMUX1与第一通道CH1之间；放大缓冲模块OPBU2耦接于极化多工器POLMUX1与第二通道CH2之间；放大缓冲模块OPBU3耦接于极化多工器POLMUX2与第三通道CH3之间；放大缓冲模块OPBU4耦接于极化多工器POLMUX2与第四通道CH4之间。

[0055] 当数字数据信号Dn及Dm分别输入至第一锁存模块LAT1及LAT1’后，低压多工器MUX将会根据控制信号LVREV耦接第一锁存模块LAT1与第二锁存模块LAT2以及耦接第一锁存模块LAT1’与第二锁存模块LAT2’，致使第一锁存模块LAT1所输出的数字数据信号Dn能传送至第二锁存模块LAT2且第一锁存模块LAT1’所输出的数字数据信号Dm能传送至第二锁存模块LAT2’，抑或是低压多工器MUX根据控制信号LVREV耦接第一锁存模块LAT1与第二锁存模块LAT2’以及耦接第一锁存模块LAT1’与第二锁存模块LAT2，致使第一锁存模块LAT1所输出的数字数据信号Dn能传送至第二锁存模块LAT2’且第一锁存模块LAT1’所输出的数字数据信号Dm能传送至第二锁存模块LAT2。

[0056] 接着，第二锁存模块LAT2将数字数据信号Dn或Dm输出至位准移位模块LS1且第二锁存模块LAT2’将数字数据信号Dm或Dn输出至位准移位模块LS2。当数字数据信号Dn或Dm经过位准移位模块LS1～LS2的位准移位处理后，以第一数字数据信号D1～第四数字数据信号D4形式分别输出至P型数字/模拟转换模块PDAC1～PDAC2以及N型数字/模拟转换模块NDAC1～NDAC2，并分别经由P型数字/模拟转换模块PDAC1～PDAC2以及N型数字/模拟转换模块NDAC1～NDAC2进行数字转模拟处理后转换为第一模拟数据信号A1～第四模拟数据信号A4。

[0057] 需说明的是，P型数字/模拟转换模块PDAC1～PDAC2以及N型数字/模拟转换模块NDAC1～NDAC2分别对应于两组不同的Gamma值，其中P型数字/模拟转换模块PDAC1所对应的是GAMMAH1；P型数字/模拟转换模块PDAC2所对应的是GAMMAH2；N型数字/模拟转换模块NDAC1所对应的是GAMMAL1；N型数字/模拟转换模块NDAC2所对应的是GAMMAL2。

[0058] 接着，P型数字/模拟转换模块PDAC1所输出的第一模拟数据信号A1以及P型数字/模拟转换模块PDAC2所输出的第二模拟数据信号A2均会被传送至高压多工器MUX1。同理，N型数字/模拟转换模块NDAC1所输出的第三模拟数据信号A3以及N型数字/模拟转换模块NDAC2所输出的第四模拟数据信号A4均会被传送至高压多工器MUX2。

[0059] 于此实施例中，高压多工器MUX1及高压多工器MUX2均属于二对二多工器。其中，高压多工器MUX1可根据控制信号HVSEL1控制其两输入端分别耦接P型数字/模拟转换模块PDAC1及PDAC2，并控制其两输出端分别耦接极化多工器POLMUX1及POLMUX2，致使高压多工器MUX1可将第一模拟数据信号A1输出至极化多工器POLMUX1并将第二模拟数据信号A2输出至极化多工器POLMUX2，抑或将第一模拟数据信号A1输出至极化多工器POLMUX2并将第二模拟数据信号A2输出至极化多工器POLMUX1。

[0060] 同理，高压多工器MUX2亦可根据控制信号HVSEL2控制其两输入端分别耦接N型数字/模拟转换模块NDAC1及NDAC2，并控制其两输出端分别耦接极化多工器POLMUX1及POLMUX2，致使高压多工器MUX2可将第三模拟数据信号A3输出至极化多工器POLMUX1并将第四模拟数据信号A4输出至极化多工器POLMUX2，抑或将第三模拟数据信号A3输出至极化多工器POLMUX2并将第四模拟数据信号A4输出至极化多工器POLMUX1。

[0061] 然后，极化多工器POLMUX1可根据控制信号POLSEL1耦接其第一输入端与第一输出端以及耦接其第二输入端与第二输出端，抑或极化多工器POLMUX1根据控制信号POLSEL1耦接其第一输入端与第二输出端以及耦接其第二输入端与第一输出端，致使第一模拟数据信号A1、第二模拟数据信号A2、第三模拟数据信号A3或第四模拟数据信号A4可选择性地通过极化多工器POLMUX1的第一输出端被输出至放大缓冲模块OPBU1或通过极化多工器POLMUX1的第二输出端被输出至放大缓冲模块OPBU2。当第一模拟数据信号A1、第二模拟数据信号A2、第三模拟数据信号A3或第四模拟数据信号A4分别经过放大缓冲模块OPBU1或OPBU2的放大及缓冲处理后，将会分别被放大缓冲模块OPBU1及OPBU2输出至第一通道CH1及第二通道CH2。

[0062] 同理，极化多工器POLMUX2亦可根据控制信号POLSEL2耦接其第一输入端与第一输出端以及耦接其第二输入端与第二输出端，抑或极化多工器POLMUX2根据控制信号POLSEL2耦接其第一输入端与第二输出端以及耦接其第二输入端与第一输出端，致使第一模拟数据信号A1、第二模拟数据信号A2、第三模拟数据信号A3或第四模拟数据信号A4可选择性地通过极化多工器POLMUX2的第一输出端被输出至放大缓冲模块OPBU3或通过极化多工器POLMUX2的第二输出端被输出至放大缓冲模块OPBU4。当第一模拟数据信号A1、第二模拟数据信号A2、第三模拟数据信号A3或第四模拟数据信号A4分别经过放大缓冲模块OPBU3或OPBU4的放大及缓冲处理后，将会分别被放大缓冲模块OPBU3及OPBU4输出至第三通道CH3及第四通道CH4。

[0063] 需说明的是，由于上述的控制信号HVSEL1、HVSEL2、POLSEL1及POLSEL2均为数字4
控制信号，均有0与1两种状态，故组合起来总共会有2＝16种状态。在这16种状态下，第一通道CH1～第四通道CH4所分别接收到具有不同组Gamma值(第一组Gamma值H或第二组Gamma值L)及极性(+或-)的模拟数据信号亦请参照表一，于此不另行赘述。此外，亦请参照图5，图5是绘示图4的源极驱动器2的电路布局平面图。比较图5与图3可知：
由于图5的源极驱动器2的一个P型数字/模拟转换模块可与一个N型数字/模拟转换模块共用同一个位准移位模块，故图5的源极驱动器2可比图3的源极驱动器1更节省晶片使用面积。

[0064] 相较于先前技术，根据本发明的具有两组Gamma值的源极驱动器而言，其两对通道仅需相对应地设置有四个数字/模拟转换模块，亦即四个数字/模拟转换模块可供其两对通道分享共用，故源极驱动器所需的数字/模拟转换模块的数目可减少为原来的一半，节省相当大的晶片面积，使得晶片体积能够进一步缩减。

[0065] 通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。