穿硅通孔及其制作方法

摘要

本发明公开了一种穿硅通孔，其包括一绝缘层，连续的加衬在一凹入过孔结构的一侧壁上；一阻障层，连续的覆盖着该绝缘层；一不连续晶种层，其具有一第一部位，位于该凹入导孔结构的一端开口处；一不连续介电层，其部分地覆盖住该凹入过孔结构的该侧壁；以及一导电层，填入该凹入过孔结构。

权利要求

1.一种穿硅通孔，其特征在于，包含：绝缘层，连续的衬在凹入过孔结构的侧壁上；

阻障层，连续的覆盖着所述绝缘层；

不连续晶种层，包含第一部位，位于所述凹入过孔结构的一端开口处；

不连续介电层，部分覆盖住所述凹入过孔结构的侧壁；以及导电层，填入所述凹入过孔结构。

2.根据权利要求1所述的穿硅通孔，其特征在于，所述导电层为一镀铜金属层。

3.根据权利要求1所述的穿硅通孔，其特征在于，所述绝缘层包含有氧化硅或氮化硅。

4.根据权利要求1所述的穿硅通孔，其特征在于，所述阻障层包含有氮化钽、氮化钛、氮化碳钽或钛钨合金。

5.根据权利要求1所述的穿硅通孔，其特征在于，所述不连续晶种层包含有钨。

6.根据权利要求1所述的穿硅通孔，其特征在于，该不连续晶种层为以物理气相沉积工艺所沉积的钨。

7.根据权利要求1所述的穿硅通孔，其特征在于，所述不连续介电层包含有氧化硅。

8.根据权利要求1所述的穿硅通孔，其特征在于，所述不连续介电层将所述不连续晶种层的第一部位与所述导电层隔离。

9.根据权利要求1所述的穿硅通孔，其特征在于，所述不连续晶种层具有一第二部位，且所述第二部位不被所述不连续介电层覆盖。

说明书

穿硅通孔及其制作方法

技术领域

[0001] 本发明涉及半导体技术领域，特别是涉及一种用于堆栈式芯片间连结的穿硅通孔(through-silicon via，TSV)及其制作方法。

背景技术

[0002] 穿硅通孔是一种贯穿硅基材的导体结构，是用来连接其它芯片的穿硅通孔或连接层的半导体连结技术，其制作方法大体上是在晶圆阶段于各芯片预定处形成垂直通孔，再于各通孔内形成绝缘层，在绝缘层上形成晶种层，然后以电镀方法将金属填满通孔，再以晶背抛光将穿硅通孔的一端暴露出来。

[0003] 在晶圆经过切割成各个单独芯片后，至少两个芯片即可以通过穿硅通孔被垂直的堆栈在一封装基板上，形成三维立体芯片封装。接着，再将封装基板表面，包括堆栈式芯片的部位膜封起来，再将焊接锡球植于封装基板的下表面。

[0004] 通常，穿硅通孔的制作过程中，必须在凹入过孔(vias)内形成连续的铜晶种层，举例来说，美国专利公开号2009/0226611A1即披露了这样的作法，其教示若要顺利的在集成电路的凹入过孔内填入无缝式的完整铜金属结构，就必须在凹入过孔的内表面覆盖一平坦且连续的铜晶种层。

[0005] 另外，美国专利公开号2010/0200412A1教示在穿硅通孔开口处不适合形成明显较厚的晶种层，这是因为在穿硅通孔开口处形成厚的晶种层将造成在穿硅通孔开口处较低的阻值，并导致较高的区域沉积率。

[0006] 随着穿硅通孔的尺寸越做越小，要形成无空隙或无缝的电镀铜穿硅通孔结构的难度也越来越高。因此，目前该技术领域仍需要一种改良的工艺方法，用以有效的形成无空隙或无缝的电镀铜穿硅通孔结构。

发明内容

[0007] 为达上述目的，本发明一方面提供了一种穿硅通孔，包含有：一绝缘层，连续地衬在一凹入过孔结构的一侧壁上；一阻障层，连续地覆盖着该绝缘层；一不连续晶种层，包含一第一部位，位于该凹入过孔结构的一端开口处；一不连续介电层，部分覆盖住该凹入过孔结构的该侧壁；以及一导电层，填入该凹入过孔结构。

[0008] 本发明另一方面提供一种穿硅通孔，包含有：一绝缘层，连续的衬在一凹入过孔结构的一侧壁上；一阻障晶种层，连续的覆盖着该绝缘层；一不连续介电层，部分覆盖住该凹入过孔结构的该侧壁；以及一铜金属层，填入该凹入过孔结构。

[0009] 为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附图式，作详细说明如下。然而如下的优选实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。

附图说明

[0010] 图1A至图1F为依据本发明实施例所绘示于半导体基材上制作穿硅通孔的横断面示意图。

[0011] 图2A至图2C为依据本发明另一实施例所绘示于半导体基材上制作穿硅通孔的横断面示意。

[0012] 其中，附图标记说明如下：

[0013] 10 半导体基材 20a 第一部位

[0014] 10a 前端面 20b 第二部位

[0015] 10b 后端面 22 不连续介电层

[0016] 11 凹入过孔结构 30 铜金属层

[0017] 11a 侧壁 100 穿硅通孔

[0018] 11b 底部表面 110 介电层

[0019] 12 保护绝缘层 120 保护钝化层

[0020] 14 绝缘层 120a 开口

[0021] 16 阻障层 122 垫层

[0022] 16’ 阻障晶种层 160 焊接锡球

[0023] 20 不连续晶种层

具体实施方式

[0024] 下文中将参照附图来说明细节，该些附图中的内容也构成说明书细节描述的一部份，并且以可实行该实施例的特例描述方式来绘示。下文实施例已描述足够的细节，使该领域的一般技术人员得以具以实施。当然，也可实行其它的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是限制，反而，其中所包含的实施例将由随附的权利要求项来加以界定。

[0025] 图1A至图1F为依据本发明实施例所绘示于半导体基材上制作穿硅通孔的横断面示意图。首先，如图1A所示，提供一半导体基材10，例如硅基材，其具有一前端面10a及一后端面10b，其中后端面10b将于后续工序中进行晶背抛光。通常，含有如晶体管或互连结构等电路组件的集成电路会被制作在半导体基材10的前端面10a，为简化说明，这些电路组件并未被绘示出来。在完成电路组件及互连结构的制作后，接着在半导体基材10的前端面10a上均厚沉积(blanket-deposit)一保护绝缘层12，例如硅氧层或氮化硅层。接着，在保护绝缘层12及半导体基材10中刻蚀出一凹入过孔结构11。

[0026] 前述的凹入过孔结构11通常具有高深宽比(high aspect ratio)，例如，深度对宽度的深宽比介于5至20之间。凹入过孔结构11此刻并未贯通基材的全部厚度，其包含有一接近垂直的侧壁11a及一底部表面11b。在侧壁11a及底部表面11b上可以形成有一均厚的绝缘层14，例如硅氧层。绝缘层14也可以延伸覆盖保护绝缘层12的上表面。接着，于绝缘层14上形成一均厚的阻障层16，例如氮化钽(TaN)、氮化钛(TiN)、氮化碳钽(TaCN)或钛钨合金(TiW)等。根据本发明的一实施例，阻障层16为一连续层，意即，凹入过孔结构11的全部侧壁11a及底部表面11b均连续的被阻障层16覆盖住。根据本发明的一实施例，前述的阻障层16可以利用物理气相沉积(physical vapor deposition，PVD)法形成。

[0027] 如图1B所示，接着在凹入过孔结构11内形成一不连续晶种层20，例如，钨晶种层或铜晶种层。根据本发明的一实施例，不连续晶种层20可以包含一较厚的第一部位20a，其位于凹入过孔结构11的上端开口处附近，以及一第二部位20b，其仅形成在凹入过孔结构11的底部表面11b。第一部位20a与第二部位20b互不相连，意即，在第一部位20a与第二部位20b之间有明显中断的不连续特征。根据本发明的一实施例，侧壁11a的下部并未被不连续晶种层20所覆盖住。上述不连续晶种层20可以利用一低阶梯覆盖率PVD(1ow step-coverage PVD)工艺形成，在此PVD工艺中，可以关闭射频功率偏压，而将钨直接沉积于底部表面11b。

[0028] 如图1C所示，在形成不连续晶种层20之后，接着于不连续晶种层20的第一部位20a上覆盖一不连续介电层22，例如，氧化硅、氮化硅或氧化铝等，并且使不连续介电层22延伸覆盖住未被不连续晶种层20覆盖住的侧壁11a下部。根据本发明的一实施例，不连续晶种层20的第二部位20b并未被不连续介电层22覆盖住，以方便后续的铜电镀工艺的进行。上述不连续介电层22可以利用化学气相沉积(chemical vapor deposition，CVD)法或原子层沉积(atomic layer deposition，ALD)法形成。根据本发明的一实施例，不连续介电层22的厚度可介于5至200埃

[0029] 如图1D所示，接着进行一铜电镀工艺，将凹入过孔结构11填满一铜金属层30。由于侧壁11a被不连续介电层22覆盖住，因此铜电镀会从位于底部表面11b的不连续晶种层20的第二部位20b的上表面开始进行，故又可称为「底部电镀法」。根据本发明的一实施例，上述铜电镀工艺可以是无电电镀(electroless plating)工艺。此外，在其它实施例中，镍、钯或钴也可以用来填入凹入过孔结构11。

[0030] 如图1E所示，在铜电镀工艺之后，进行一化学机械抛光(chemical mechanical polishing，CMP)工艺，以抛光前端面10a。在抛光过程中，位于凹入过孔结构11之外的绝缘层14、阻障层16、不连续晶种层20的第一部位20a、不连续介电层22以及铜金属层30将被移除，如此形成一平坦化的前端面10a。化学机械抛光工艺之后，保护绝缘层12的上表面会被显露出来。此时，保护绝缘层12可以作为一抛光停止层。

[0031] 如图1F所示，在平坦化的前端面10a上接着沉积至少一介电层110以及至少一垫层122，其中，垫层122形成在介电层110上，其可以是一打线接合用的垫层或一凸块垫层。在介电层110可以形成至少一保护钝化层120，且在保护钝化层120中可以有一开口120a显露出部分的垫层122的表面。垫层122可以电连接至下方的铜金属层30。接着，对半导体基材10的后端面10b进行晶背抛光，以显露出铜金属层30，如此即完成连通前端面10a与后端面10b的穿硅通孔100。然后，可以在显露出来的铜金属层30上形成一焊接锡球160，用以将前端面10a上的电路连接至一电路板或外部组件。

[0032] 仍然参阅图1F，结构上，本发明穿硅通孔100包含有一均厚的绝缘层14，其连续的衬在凹入过孔结构11的侧壁11a上；一阻障层16，连续的覆盖住绝缘层14；一不连续晶种层20，包含一第一部位20a，位于凹入过孔结构11的一端开口处；一不连续介电层22，部分覆盖住凹入过孔结构11的侧壁11a；以及一镀铜金属层30，填入凹入过孔结构11。

[0033] 图2A至图2C为依据本发明另一实施例所绘示于半导体基材上制作穿硅通孔的横断面示意图。同样的，如图2A所示，提供一半导体基材10，例如硅基材，其具有一前端面10a及一后端面10b，其中后端面10b将于后续工序中进行晶背抛光。通常，含有如晶体管或互连结构等电路组件的集成电路会被制作在半导体基材10前端面10a，为简化说明，这些电路组件并未被绘示出来。在完成电路组件及互连结构的制作后，接着在半导体基材10前端面10a上均厚沉积一保护绝缘层12，例如硅氧层或氮化硅层。接着，在保护绝缘层12及半导体基材10中刻蚀出一凹入过孔结构11。

[0034] 前述的凹入过孔结构11通常具有高深宽比，例如，深度对宽度的深宽比介于2至20之间。凹入过孔结构11此刻并未贯通基材的全部厚度，其包含有一接近垂直的侧壁11a及一底部表面11b。在侧壁11a及底部表面11b上可以形成有一均厚的绝缘层14，例如硅氧层。绝缘层14也可以延伸覆盖保护绝缘层12的上表面。接着，于绝缘层14上形成一均厚的阻障晶种层16’，例如钌(Ru)或钨(W)等。根据本发明的一实施例，阻障晶种层16’为一连续层，意即，凹入过孔结构11的全部侧壁11a及底部表面11b均连续的被阻障晶种层
16’覆盖住。根据本发明的一实施例，前述的阻障晶种层16’可以利用物理气相沉积法形成。

[0035] 如图2B所示，接着在阻障晶种层16’的上部覆盖一不连续介电层22，例如，氧化硅，在底部表面11b上的阻障晶种层16’并未被不连续介电层22覆盖住，以方便后续的铜电镀工艺的进行。上述不连续介电层22可以利用化学气相沉积法或原子层沉积法形成。根据本发明的一实施例，不连续介电层22的厚度可介于5至200埃。

[0036] 如图2C所示，接着进行一铜电镀工艺，将凹入过孔结构11填满一铜金属层30。由于侧壁11a被不连续介电层22覆盖住，因此铜电镀会从位于底部表面11b的阻障晶种层16’开始进行。根据本发明的一实施例，上述铜电镀工艺可以是无电电镀工艺。此外，在其它实施例中，镍、钯或钴亦可以用来填入凹入过孔结构11。

[0037] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。