公开了一种半导体器件（100）。在一个实施例中，一种半导体器件包括：位于硅层（107）中的P阱（112）中的N阱（114），所述硅层（107）位于绝缘体上硅（SOI）衬底的掩埋氧化物层（109）顶上；位于所述P阱（112）的一部分中的第一源极区（125）和第二源极区（127）；位于所述P阱（112）的一部分中且位于所述N阱（114）的一部分中的第一漏极区（145）和第二漏极区（147）；以及位于所述N阱（114）顶上的栅极（150），其中在所述N阱（114）与所述P阱（112）之间产生横向高场区并且在所述栅极（150）与所述N阱（114）之间产生垂直高场区。公开了相关方法。
位于硅层中的P阱中的N阱，所述硅层位于绝缘体上硅(SOI)衬底的掩埋氧化物层顶上；
位于所述P阱的一部分中并位于所述N阱的一部分中的第一漏极区和第二漏极区,其中所述第一漏极区和所述第二漏极区垂直于所述第一源极区和所述第二源极区；以及位于所述N阱顶上的栅极，其中在所述N阱与所述P阱之间产生横向高场区并且在所述栅极与所述N阱之间产生垂直高场区。
2.根据权利要求1的半导体器件，进一步包括位于所述硅层的顶表面上并且围绕所述栅极的第一和第二升高的源极区。
3.根据权利要求2的半导体器件，进一步包括位于所述第一和第二升高的源极区与所述栅极之间的第一和第二电介质间隔物。
4.根据权利要求1的半导体器件，其中所述第一源极区和所述第二源极区是N型掺杂的。
5.根据权利要求1的半导体器件，其中所述第一漏极区和所述第二漏极区是N型掺杂的。
6.根据权利要求1的半导体器件，其中所述P阱的第一部分位于所述第一源极区与所述掩埋氧化物层之间，并且所述P阱的第二部分位于所述第二源极区与所述掩埋氧化物层之间。
7.根据权利要求1的半导体器件，其中所述栅极在所述P阱以及所述第一源极区和所述第二源极区之上延伸。
8.根据权利要求1的半导体器件，进一步包括位于所述栅极与所述N阱之间的栅极氧化物。
绝缘体上硅(SOI)衬底，所述衬底包括位于掩埋氧化物层顶上的硅层；
位于所述P阱的一部分中的第一和第二N掺杂的源极区；
位于所述P阱的一部分中并位于所述N阱的一部分中的第一和第二N掺杂的漏极区，其中所述第一和第二N掺杂的漏极区垂直于所述第一和第二N掺杂的源极区；
与所述第一和第二N掺杂的源极区邻近地位于所述硅层中的第一和第二P掺杂的接触区；以及位于所述N阱顶上的栅极，其中在所述N阱与所述P阱之间产生横向高场区并且在所述栅极与所述N阱之间产生垂直高场区。
10.根据权利要求9的结构，进一步包括位于所述硅层的顶表面上并且围绕所述栅极的第一和第二升高的源极区。
11.根据权利要求9的结构，其中所述P阱的第一部分位于所述第一N掺杂的源极区与所述掩埋氧化物层之间，并且所述P阱的第二部分位于所述第二N掺杂的源极区与所述掩埋氧化物层之间。
12.根据权利要求9的结构，其中所述栅极在所述P阱以及所述第一和第二N掺杂的源极区之上延伸。
13.根据权利要求9的结构，进一步包括位于所述栅极与所述N阱之间的栅极氧化物。
在绝缘体上硅(SOI)衬底的硅层中形成P阱，所述硅层位于掩埋氧化物层顶上；
在所述N阱顶上形成栅极，其中在所述N阱与所述P阱之间产生横向高场区并且在所述栅极与所述N阱之间产生垂直高场区；
同时地，在所述P阱的一部分中形成第一和第二源极区，以及在所述P阱的一部分中和所述N阱的一部分中形成第一和第二漏极区,其中所述第一和第二漏极区垂直于所述第一和第二源极区；以及形成用于所述P阱的第一和第二接触区。
15.根据权利要求14的方法，进一步包括在所述硅层的顶表面上并且围绕所述栅极形成第一和第二升高的源极区。
16.根据权利要求14的方法，其中所述P阱的第一部分位于所述第一源极区与所述掩埋氧化物层之间，并且所述P阱的第二部分位于所述第二源极区与所述掩埋氧化物层之间。
17.根据权利要求14的方法，其中所述栅极在所述P阱以及所述第一和第二源极区之上延伸。
18.根据权利要求14的方法，进一步包括在所述栅极与所述N阱之间的栅极氧化物。
19.根据权利要求14的方法，其中所述第一和第二源极区以及所述第一和第二漏极区是N掺杂的。
包括高场区的半导体器件及相关方法
技术领域
[0001] 本公开的实施例总体上涉及半导体器件，更具体地，涉及包括高场区的半导体器件及相关方法。
背景技术
[0002] 通常，在薄膜绝缘体上硅（SOI）技术中，期望建立具有高场区的场效应晶体管（FET）。常规方法包括建立表面轻掺杂漏极（LDD）器件或者浅沟槽隔离（STI）结构来处理高场。然而，表面LDD器件对热载流子注入太过敏感。此外，建立用来处理高场的STI结构不能够建立在使用薄膜STI技术的结构上。
发明内容
[0003] 本公开的第一方面提供了一种半导体器件，包括：位于硅层中的P阱中的N阱，所述硅层位于绝缘体上硅（SOI）衬底的掩埋氧化物层顶上；位于所述P阱的一部分中的第一源极区和第二源极区；位于所述P阱的一部分中以及所述N阱的一部分中的第一漏极区和第二漏极区；以及位于所述N阱顶上的栅极，其中在所述N阱与所述P阱之间产生横向高场区并且在所述栅极与所述N阱之间产生垂直高场区。
[0004] 本公开的第二方面提供了一种结构，包括：绝缘体上硅（SOI）衬底，该衬底包括位于掩埋氧化物层顶上的硅层；位于所述硅层中的P阱内的N阱；位于所述P阱的一部分中的第一和第二N掺杂的源极区；位于所述P阱的一部分中以及所述N阱的一部分中的第一和第二N掺杂的漏极区，其中所述第一和第二N掺杂的漏极区基本上垂直于所述第一和第二N掺杂的源极区；与所述第一和第二N掺杂的源极区邻近地位于所述硅层中的第一和第二P掺杂的接触区；以及位于所述N阱顶上的栅极，其中在所述N阱与所述P阱之间产生横向高场区并且在所述栅极与所述N阱之间产生垂直高场区。
[0005] 本公开的第三方面提供了一种形成半导体器件的方法，该方法包括：在绝缘体上硅（SOI）衬底的硅层中形成P阱，该硅层位于掩埋氧化物层顶上；在所述P阱中形成N阱；在所述N阱顶上形成栅极，其中在所述N阱与所述P阱之间产生横向高场区并且在所述栅极与所述N阱之间产生垂直高场区；同时地，在所述P阱的一部分中形成第一和第二源极区，以及在P阱的一部分中以及N阱的一部分中形成第一和第二漏极区；以及形成用于所述P阱的第一和第二接触区。
[0006] 本发明的这些和其它方面、优点和显著特征将从以下的详细描述中显而易见，当结合附图时，所述详细描述公开了本发明的实施例，贯穿附图相似的部件用相似的附图标记表示。
附图说明
[0007] 通过结合附图阅读本发明的下述更具体的描述，将更容易理解本发明的上述及其它方面、特征和优点。
[0008] 图1示出了根据本发明实施例的半导体器件的俯视图。
[0009] 图2A-2B示出了根据本发明实施例的半导体器件的横截面图。
[0010] 图3A-3B示出了根据本发明实施例的半导体器件的横截面图。
[0011] 图4A-4B、5、6A-6B、7、8A-8B、9、10A-10B、11、12A-12B、13、14A-14B和15A-15B示出了形成根据本发明实施例的半导体器件的方法。
[0012] 附图不一定按比例。附图仅是示意性表示，并不意图描述本发明的具体参数。附图意图仅描绘本发明的典型实施例，因此不应当被认为限制本发明的范围。在附图中，相似的编号表示相似的元件。
具体实施方式
[0013] 图1示出了根据本发明实施例的半导体器件100的俯视图。图2A和2B分别示出了沿着图1的切割线A-A和切割线B-B的半导体器件100的横截面视图。
[0014] 现在参考图1和2A-2B，半导体器件100可以包括绝缘体上硅（SOI）衬底105。SOI衬底105可以包括位于掩埋氧化物层109顶上的第一硅层107。掩埋氧化物层109可以位于第二硅层110顶上。第一硅层107可以包括P阱112。N阱114可以位于第一硅层107中的P阱112内。N阱114沿着图1中切割线A-A的轴。因此，在图2A中，仅可以示出N阱114。图2B示出了P阱112中的N阱114。P阱也包括第一源极区125和第二源极区127。第一源极区125和第二源极区127可以是N型掺杂的。如图2B中最佳地可见，第一源极区125和第二源极区127可以形成在P阱112的一部分中。P阱112的第一部分130可以位于第一源极区125和掩埋氧化物层109之间。P阱112的第二部分132可以位于第二源极区127和掩埋氧化物层109之间。
[0015] 半导体器件100也可以包括第一漏极区145和第二漏极区147。第一漏极区145和第二漏极区147可以是N型掺杂的。如图2A中最佳地可见，第一漏极区145和第二漏极区147可以形成在N阱114的一部分中。由于N阱114位于P阱112中且N阱沿着图1中切割线A-A的轴，第一漏极区145和第二漏极区147也形成在P阱112的一部分中。第一源极区125和第二源极区127可以基本上垂直于第一漏极区145和第二漏极区147。
[0016] 半导体器件100还包括位于N阱114顶上的栅极150。在图1中可见，栅极150可以形成为“H”形。在图2B中可见，栅极150也可以在P阱以及第一源极区125和第二源极区127之上延伸。横向高场区位于N阱114与P阱112之间。垂直高场区位于栅极150与N阱114之间。栅极150也可以包括位于栅极150与N阱114之间的栅极氧化物152。
[0017] 半导体器件100也可以包括第一接触区135和第二接触区137。第一接触区135和第二接触区137可以是P型掺杂的。第一和第二P掺杂的接触区135、137可以与第一和第二N掺杂的源极区125、127邻近地位于第一硅层107中。半导体器件100的其它部分可以包括浅沟槽区域180和体接触170。P阱112可以位于浅沟槽区域180中。在图2A中可见，漏极区145、147通过漏极接触172和漏极硅化物部分177接触。在图2B中可见，接触区135、137可以通过体接触170和体硅化物部分175接触。在图2A-2B中可见，栅极150可以通过栅极接触174和栅极硅化物部分179接触。半导体器件100也可以包括基本上围绕栅极150的第一电介质间隔物160和第二电介质间隔物162。
[0018] 现在转向图3A和图3B，示出了根据本发明实施例的半导体器件200的横截面视图。半导体器件200类似于半导体器件100。然而，半导体器件200可以包括第一升高源极区164和第二升高源极区166。第一升高源极区164和第二升高源极区166可以位于第一硅层107的上表面上并且基本上围绕栅极150。第一电介质间隔物160和第二电介质间隔物162可以位于第一和第二升高的源极区164、166与栅极150之间。
[0019] 现在将讨论形成根据本发明实施例的半导体器件100的方法。现在转向图4A和4B，可以提供SOI衬底105。SOI衬底可以包括位于掩埋氧化物层109顶上的第一硅层107。掩埋氧化物层109可以位于第二硅层110顶上。可以在SOI衬底105的第一硅层107中形成P阱112。例如，可以使用离子注入115形成P阱112。可以形成P阱112使得在P阱112的两侧上形成浅沟槽隔离区180。
[0020] 现在转到图5和6A-6B，可以在P阱112中形成N阱114。在图5中可见，N阱114可以沿着切割线A-A的轴延伸。例如，可以使用离子注入119形成N阱114。接下来，可以在N阱114顶上形成“H”形的栅极150（图7和图8a-8B）。栅极150可以在P阱112之上延伸。为了清楚起见，未示出栅极氧化物152；然而，应当理解可以在形成栅极150之前形成栅极氧化物152。接下来，在图9和10A-10B中可见，可以同时形成第一和第二源极区125、127以及第一和第二漏极区145、147。第一和第二源极区125、127以及第一和第二漏极区145、147例如可以通过离子注入形成并且可以是N型掺杂的。在图9中可见，第一源极区125和第二源极区127可以形成在P阱112的一部分中。第一和第二源极区125、127可以形成为使得栅极150可以与第一和第二源极区125、127交叠。第一和第二漏极区145、147可以形成在P阱112的一部分以及N阱114的一部分中（图10A-10B）。第一源极区125和第二源极区127可以基本上垂直于第一漏极区145和第二漏极区147。第一和第二源极区125、127以及第一和第二漏极区145、147例如可以通过离子注入121形成。注意，尽管在图9中不再描绘N阱114，N阱114仍在P阱112中并且在图
10A-10B的横截面图中可见。
[0021] 接下来，在图11和12A-12B中可见，可以为P阱112形成第一和第二接触区135、137。第一和第二接触区135、137例如可以通过离子注入129形成（图12B）。第一和第二接触区
135、137可以是P型掺杂的。在图11中可见，第一接触区135和第二接触区137可以分别与第一源极区125和第二源极区127邻近。在图12B中可见，P阱112的第一部分130可以位于第一源极区125与掩埋氧化物层109之间，并且P阱112的第二部分132可以位于第二源极区127与掩埋氧化物层109之间。注意，图12A中的切割线A-A并未示出第一和第二接触区135、137。
[0022] 现在转向图13和14A-14B，诸如体接触170、漏极接触172和栅极接触174的接触可以在半导体器件100的各个部分形成。例如，体接触170可以形成在接触区135、137之上。漏极接触172可以形成在漏极区145、147之上。栅极接触174可以形成在栅极150之上。在图14A-14B中可见，可以在每个接触170、172、174之下形成硅化物部分175、177、179。
[0023] 现在转向图15A-15B，应当理解，半导体器件200可以使用与上面讨论的相似的方法形成。半导体器件200还可以包括第一和第二升高的源极区164、166。第一升高源极区164和第二升高源极区166可以位于第一硅层107的顶表面上并且基本上围绕栅极150。第一电介质间隔物160和第二电介质间隔物162可以分别形成在第一和第二升高的源极区164、166与栅极150之间。
[0024] 上文中描述的方法用于制造集成电路芯片。所得到的集成电路芯片可以以原始晶片的形式（即，作为具有多个未封装的芯片的单个晶片）、作为裸管芯或者以封装的形式由制造商分配。在后面的情况下，芯片安装在单个芯片封装体（例如塑料载体，具有固定到母板或更其它高级的载体上的引线）中或者安装在多芯片封装体（例如，具有表面互连或掩埋互连、或者具有表面互连和掩埋互连的陶瓷载体）中。在任何一种情况下，所述芯片然后可以作为（a）诸如母板的中间产品或（b）最终产品的一部分，与其它芯片、分立电路元件和/或其它信号处理装置集成。所述最终产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入装置以及中央处理器的高级计算机产品。
[0025] 本文中使用的术语仅仅是为了描述特定实施例，并不意图限制本发明。如本文中所使用的，单数形式的“一”、“一个”和“该”也意图包含复数形式，除非上下文中另外明确指出。还应当理解，术语“包含”和/或“包括”，如果在本说明书中使用了，则指明存在所述的特征、整体（integer）、步骤、操作、元件和/或部件，但是不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的组。
[0026] 尽管此处描述了各种实施例，从说明书中将理解在本发明的范围内本领域技术人员将能够做出其中的元件的各种组合、变型或改进。此外，在不脱离本发明的实质范围的情况下，可以进行很多修改以使特定情况或材料适应本发明的教导。因此，这意味着本发明不限于作为用于执行本发明的所想到的最佳模式被公开的特定实施例，而是本发明将包括落入所附权利要求的范围内的所有实施例。
