存储器装置、主机装置以及存储器系统

摘要

一种可连接到主机装置200的具有NAND型闪速存储器的存储器卡100，能够在第一电压（3.3V）或第二电压（1.8V）下向/从主机装置200发送/接收信号，并能够安全地改变发送/接收信号的信号电压，该存储器卡在信号电压被切换时通过与主机装置200的握手处理来互相检查信号电压。

权利要求

1.一种可连接到主机装置的存储器装置，包括：

非易失性存储器部分；

第一I/O单元，其在选自第一电压和比所述第一电压低的第二电压的任一信号电压下经由命令/响应信号线接收命令信号，经由时钟信号线接收时钟信号，经由所述命令/响应信号线发送响应信号以及经由数据信号线发送和接收数据信号；

第一调节器，其输出所述第一电压和所述第二电压；以及

存储器控制器，其在从所述主机装置接收到请求将所述信号电压从所述第一电压切换到所述第二电压的所述命令信号之后，使用所述响应信号向所述主机装置发送指示出所述信号电压是否能够被切换的信息，当所述信号电压能够被切换时，在所述主机装置将所述时钟信号线设置在接地电平之后，开始用于将所述第一调节器输出的电压从所述第一电压切换到所述第二电压的处理，当检测到所述接地电平之外的电压被施加到所述时钟信号线时，将所述第二电压施加到已被设置在所述接地电平的所述命令/响应信号线和所述数据信号线，以及在所述第二电压的信号电压下开始进行发送/接收。

2.根据权利要求1的存储器装置，还包括第一电压比较电路(119)，其判定所述第一调节器电压输出的电压是否为所述第二电压，当所述第一电压比较电路判定出所述电压为所述第二电压时，所述存储器控制器向设置在所述接地电平的所述命令/响应信号线和设置在所述接地电平的所述数据信号线施加所述第二电压，以及当所述第一电压比较电路判定出所述电压不是所述第二电压时，所述存储器控制器至少对所述数据信号线继续所述接地电平。

3.一种具有非易失性存储器部分的存储器装置可连接到的主机装置，包括：

第二I/O单元，其在选自第一电压和比所述第一电压低的第二电压的任一信号电压下经由命令/响应信号线发送命令信号，经由时钟信号线发送时钟信号，经由所述命令/响应信号线接收响应信号以及经由数据信号线发送和接收数据信号；

第二调节器，其输出所述第一电压和所述第二电压；以及

主机控制部分，其在所述信号电压从所述第一电压被切换到所述第二电压时，使用所述命令信号发送指示出所述信号电压将被切换的信息，当所述存储器装置能够切换所述信号电压时，在将所述时钟信号线设置在接地电平之后，开始将所述第二调节器输出的电压从所述第一电压切换到所述第二电压的处理，在从将所述时钟信号线设置在所述接地电平之后流逝了预定时间之后，将所述第二电压的所述时钟信号供给到所述时钟信号线，以及在检测到所述数据信号线不处于所述接地电平时，在所述第二电压的所述信号电压下开始进行发送/接收。

4.根据权利要求3的主机装置，还包括第二电压比较电路(208)，其判定所述命令/响应信号线的信号电压是否为所述第二电压，其中当所述第二电压比较电路判定出所述信号电压为所述第二电压时，所述主机装置以所述第二电压开始发送/接收，以及当所述第二电压比较电路判定出所述信号电压不是所述第二电压时，所述主机装置以第一电压模式进行初始化处理。

5.根据权利要求3的主机装置，还包括保护二极管，连接在所述第二I/O单元的输入端和供给所述第一电压的电源线之间。

6.一种存储器系统，包括：

存储器装置，包括：

非易失性存储器部分；

第一I/O单元，其在选自第一电压和比所述第一电压低的第二电压的任一信号电压下经由命令/响应信号线接收命令信号，经由时钟信号线接收时钟信号，经由所述命令/响应信号线发送响应信号以及经由数据信号线发送和接收数据信号；

第一调节器，其输出所述第一电压和所述第二电压；以及

存储器控制器，其在从主机装置接收到请求将所述信号电压从所述第一电压切换到所述第二电压的所述命令信号之后，使用所述响应信号向所述主机装置发送指示出所述信号电压是否能够被切换的信息，当所述信号电压能够被切换时，在所述主机装置将所述时钟信号线设置在接地电平之后，开始用于将所述第一调节器输出的电压从所述第一电压切换到所述第二电压的处理，当检测到所述接地电平之外的电压被施加到所述时钟信号线时，将所述第二电压施加到设置在所述接地电平的所述命令/响应信号线和所述数据信号线，以及在所述第二电压的信号电压下开始进行发送/接收；

所述主机装置，包括：

第二I/O单元，其在选自第一电压和比所述第一电压低的第二电压的任一信号电压下经由所述命令/响应信号线发送所述命令信号，经由所述时钟信号线发送所述时钟信号，经由所述命令/响应信号线接收所述响应信号以及经由所述数据信号线发送和接收所述数据信号；

第二调节器，其输出所述第一电压和所述第二电压；以及

主机控制部分，其在所述信号电压从所述第一电压被切换到所述第二电压时，使用所述命令信号发送指示出所述信号电压将被切换的信息，当所述存储器装置能够切换所述信号电压时，在将所述时钟信号线设置在接地电平之后，开始用于将所述第二调节器输出的电压从所述第一电压切换到所述第二电压的处理，在自将所述时钟信号线设置在所述接地电平之后流逝了预定时间之后，将所述第二电压的所述时钟信号供给到所述时钟信号线，以及在检测到所述数据信号线不处于所述接地电平时，在所述第二电压的所述信号电压下开始进行发送/接收。

7.根据权利要求6的系统，其中所述存储器装置还包括第一电压比较电路(119)，其判定所述第一调节器电压输出的电压是否为所述第二电压，以及第三电压比较电路(120)，其判定所述时钟信号线的所述信号电压是否为所述第二电压，当所述第一电压比较电路和所述第三电压比较电路判定出每个所述电压为所述第二电压时，所述存储器装置向设置在所述接地电平的所述命令/响应信号线和设置在所述接地电平的所述数据信号线施加所述第二电压，以及当所述第一电压比较电路和所述第三比较电路中的任一个判定出所述电压不是所述第二电压时，所述存储器装置至少对所述数据信号线继续所述接地电平，以及在判定所述数据信号线不处于所述接地电平时，所述主机装置以所述第二电压开始进行发送/接收。

说明书

存储器装置、主机装置以及存储器系统

[0001] 本申请是申请日为2008年9月9日、申请号为200880128158.X、名称为"存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法以及存储器系统控制方法"的专利申请的分案申请。

技术领域

[0002] 本发明涉及包括半导体存储器部分的存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法和存储器系统控制方法，更具体而言，涉及能够改变数据传送信号的电压的存储器装置等等。

背景技术

[0003] 近年来，半导体存储装置，例如作为非易失性半导体存储介质的闪速存储器卡，已经得到开发，并广泛地用作信息装置(例如，作为主机装置的数码相机)的外部存储装置。随着主机装置处理的数据量的增长，闪速存储器的容量和密度也得到增加。

[0004] NAND型闪速存储器是这样一种闪速存储器，其特征为容量大，近年来特别地广泛用于例如文件存储器之类的应用。

[0005] NAND型闪速存储器使用注入到由浮置(floating)栅构成的捕获层中的电荷，或经由隧道绝缘膜注入到多层膜中的电荷，换而言之，注入到电荷累积层中的电荷，根据该电荷的量将其用作数字位(bit)信息，并将该数字位信息读出为两值或多值信息。不同于诸如DRAM的破坏性读取类型的存储器，NAND型闪速存储器可以在不损害数据的情况下读取数据。

[0006] 要求半导体存储装置实现更高速度的写入和读取，并要求其增加传送总线的总线传送率。为此，例如，定义了允许快速数据传送的高速模式规范，其中存储器卡总线的传送时钟频率从通常模式下的25MHz增加到50MHz。

[0007] 另一方面，日本专利申请特开公开No.2007-11788公开了一种用于更快速数据传送的存储器卡，其提供了超高速模式，该模式通过在从主机装置供应的时钟信号的上升沿和下降沿同步发送/接收数据，来实现在与高速模式同样的时钟频率下两倍的数据传送率。

[0008] 然而，增加传送时钟频率引起了这样的问题，即，屏蔽不必要的辐射电磁波，也就是，对EMI(电磁敏感度)采取矫正措施。此外，增加传送时钟频率还导致存储器卡的电力消耗增加的问题。

[0009] 为了解决这些问题，有效的是减小存储器卡和主机装置之间的发送/接收信号的信号电压。然而，在改变发送/接收信号的信号电压时，会施加比预期更高的电压，增加存储器卡或主机装置的I/O单元受到破坏的可能性。

发明内容

[0010] 解决问题的方法

[0011] 本发明的实施例提供一种可连接到主机装置的存储器装置，包括：非易失性存储器部分；第一I/O单元，其在选自第一电压和比所述第一电压低的第二电压的任一信号电压下分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从所述主机装置发送和接收命令信号、响应信号、时钟信号或数据信号；第一调节器，其输出所述第一电压和所述第二电压；以及存储器控制器，其一旦从所述主机装置接收到请求将所述信号电压从所述第一电压切换到所述第二电压的所述命令信号，就使用响应信号向所述主机装置发送指示出所述信号电压将被切换的信息，将所述第一调节器输出的电压从所述第一电压切换到所述第二电压，并且一旦检测到在流逝预定时间之后向所述时钟信号线施加了接地电平(level)之外的电压，就向处于接地电平的所述响应信号线和所述数据信号线施加所述第二电压，并在所述第二电压的信号电压下开始进行发送/接收。

附图说明

[0012] 图1是示出根据一个实施例的由存储器卡和主机装置构成的存储器系统的配置的示意图；

[0013] 图2是示出根据实施例的存储器系统的电力电路部分的配置的示意图；

[0014] 图3A是示出根据实施例的存储器系统中的信号电压切换操作的流程图；

[0015] 图3B是示出根据实施例的存储器系统中的信号电压切换操作的流程图；

[0016] 图4是根据实施例的存储器系统中的信号电压切换操作期间的总线时序图；

[0017] 图5是根据实施例的存储器系统中的信号电压切换操作期间的总线时序图；

[0018] 图6是示出根据实施例的存储器卡和主机装置的I/O单元的部分配置的部分配置图；

[0019] 图7A示出根据实施例的由主机装置发送的切换命令的参数示例；

[0020] 图7B示出根据实施例的由主机装置发送的切换命令的参数示例；

[0021] 图8A是示出根据第二实施例的存储器系统中的信号电压切换操作的流程图；

[0022] 图8B是示出根据第二实施例的存储器系统中的信号电压切换操作的流程图；

[0023] 图9是根据第二实施例的存储器系统中的信号电压切换操作期间的总线时序图；以及

[0024] 图10是根据第二实施例的存储器系统中的信号电压切换操作期间的另一总线时序图。

具体实施方式

[0025] <第一实施例>

[0026] 下文中，将参考附图解释根据本发明第一实施例的存储器卡100(作为存储器装置)、主机装置200以及装备有上述存储器卡100和主机装置200的存储器系统1。

[0027] 图1是示出由存储器卡100和主机装置200构成的存储器系统1的配置的示意图，图2是示出存储器系统1的电力电路部分的配置的框图。

[0028] 如图1所示，存储器卡100可连接到主机装置200，并且是连接到主机装置200的SD存储器卡(注册商标)，其用作主机装置200的外部存储装置。主机装置200的实例包括信息处理装置，包括处理诸如图像数据或音乐数据的各种数据的个人计算机和数码相机。主机装置200包括I/O单元209，用于发送/接收命令信号、响应信号、时钟信号和数据信号，也就是，发至/来自所连接的存储器卡100和主机控制部分251的传输信号，主机控制部分251控制传输信号等等的发送/接收。

[0029] 存储器卡100包括，由非易失性存储器构成的存储器部分150、控制存储器部分150和传输信号的发送/接收等等的存储器控制器151、用于输入/输出数据的I/O单元121以及连接器152(包括针脚1到针脚9)。存储器控制器151经由例如8位总线宽度连接到存储器部分150。

[0030] 当存储器卡100附接到主机装置200时，连接器152电连接到主机装置200。在SD存储器卡(注册商标)的标准中定义了信号线到连接器152中包含的针脚1到针脚9的分配。

[0031] 也就是，用以发送和接收数据信号的数据DAT0、DAT1、DAT2和DAT3分别被分配到针脚7、针脚8、针脚9和针脚1。此外，针脚1还被分配给卡检测信号CD。命令信号CMD以及作为存储器卡100对此命令信号的响应信号的响应信号RES被分配到针脚2。时钟信号CLK被分配到针脚5。供电电压(supply voltage)VDD被分配到针脚4，接地电压VSS1被分配到针脚3，接地电压VSS2被分配到针脚6。

[0032] 在本实施例的存储器卡100中，存储器部分150是非易失性半导体存储器，并由NAND型闪速存储器构成。从主机装置200发送的数据等等被存储在存储器部分150中。

[0033] 此外，如图2所示，在存储器卡100和主机装置200之间发送/接收信号等等的总线包括CLK线111(下文又称为“时钟信号线”)、CMD/RES线112(下文又称为“CMD线”)、DAT[3:0]线113和VDD线(下文又称为“电力线(power line)”)以及未示出的DAT1线、DAT2线、CD/DAT3线、VSS1线和VSS2线。下文中，将DAT0线(下文又称为“数据线”)作为数据线号线的实例进行解释。此外，CMD/RES线又称为命令信号线或响应信号(RES)线。也就是，命令信号线和响应信号线是同一条信号线。

[0034] 对于数据传送期间作为SD存储器卡(注册商标)的存储器卡100的操作模式(下文又称为“传送模式”)，定义了SD模式和SPI模式。此外，对于SD模式的传送模式，定义了两种模式：仅使用数据DAT0的1位模式，和使用DAT0到DAT3的4位模式。对于存储器卡100的传送模式，除了正常传送率的正常速度模式(NSM)和速度为NSM的两倍的高速模式(HSM)之外，取决于传送时钟频率等等还定义了超高速模式(UHSM)，其速度进一步为HSP的两倍。

[0035] 如图2所示，存储器系统1的存储器100具有调节器(VR2)116作为第一调节器，存储器系统1的主机装置200具有调节器(VR1)作为第二调节器。因此，除了信号电压为标准3.3V(这是许多存储器系统1所支持的电压模式)的数据传送模式(下文又称为“3.3V模式”)之外，存储器系统1支持这样的模式，其中供电电压保持在标准3.3V，而数据传送信号电压被设定到较低的电压1.8V(下文称为“1.8V模式”)。

[0036] 也就是，存储器卡100具有多驱动类型的第一I/O单元121和第一调节器116，第一I/O单元121可以在选自第一电压(3.3V)和比第一电压低的第二电压(1.8V)的任意信号电压下，向/从主机装置200发送和接收命令信号、响应信号、时钟信号和数据信号，第一调节器可以输出第一电压和第二电压，以及主机装置200具有规格与存储器卡100相类似的多驱动类型的第二I/O单元209和第二调节器204。

[0037] 在图2中，电力开关(PSW)201是这样的开关，其打开/关闭施加到存储器卡100的供电电压(VDD)。带隙参照(BGR)115和203是使用带隙的电势差的参考电压生成电路。噪声滤波器(滤波器)114和201并不是绝对必要的部件，不过对于防止电力线(VDD)的噪声并产生更加稳定的参考电压很有效。第一调节器(VR2)116和第二调节器(VR1)204是这样的调节器，即，从3.3V供电电压创建1.8V电压，并分别基于BGR115和203的参考电压生成1.8V电压。

[0038] 第三调节器(VR3)122作为内部逻辑电路是核心电压生成电路，其生成施加到随机逻辑部分123的电压。随机逻辑部分123作为电路包括图1示出的存储器控制器151、ROM和RAM等等。主机装置200还可能需要用于内部逻辑的电压生成电路，但是这没有示出。作为第一电压比较电路的比较器(VDCLK)120检测CLK线的电压是否为1.8V。此外，作为第二电压比较电路的比较器(VDCMD/RES)208检测CMD/RES线的电压是否为1.8V。另一方面，作为第三电压比较电路的比较器119，或作为第四电压比较电路的比较器207，分别检测是否从第一调节器(VR2)116或第二调节器(VR1)204正确生成了1.8V电压。

[0039] 这里，第二电压是1.8V意味着，第二电压落入1.65V到1.95V的范围之内。此外，检测电压是第一电压还是第二电压的比较器是一个电压比较器，其具有介于第一电压和第二电压之间的第三阈值电压，该比较器在测量线的电压高于第三阈值电压时判定为第一电压，在测量线的电压低于第三阈值电压时判定为第二电压。

[0040] 当总线的信号为三重状态(tri-state)时，上拉电阻器224和225将每个线的电压保持在3.3V或1.8V。此外，电容器118和206累积电荷以稳定预定的电压。

[0041] 接下来，使用图3A、图3B和图4来解释存储器系统1的信号电压切换操作。图3A和图3B是示出存储器系统1的信号电压切换操作的流程图，图4是在存储器系统1的信号电压切换操作期间信号线组(总线)的时序图。

[0042] 主机装置200考虑到与仅支持3.3V模式的存储器卡的兼容性而执行信号电压切换操作。也就是，如果主机装置200一开始就向连接的存储器卡施加1.8V信号电压，仅支持3.3V模式的存储器卡的输入I/O单元将施加的1.8V电压识别为中间电压。因此，会有很大的穿通电流流过存储器卡的输入I/O单元。

[0043] 因此，主机装置200遵循这样的过程，即，首先向存储器卡发送3.3V信号电压的信号，仅在通过后续描述的握手处理检测到存储器卡是支持1.8V模式的存储器卡之后，才切换到1.8V模式。

[0044] 下文中，遵循图3A和图3B的流程图解释存储器系统1的信号电压切换操作。图3A和图3B的左侧示出主机装置200的操作流程，右侧示出存储器卡100的操作流程。

[0045] <步骤S10>存储器卡被连接到主机装置

[0046] 存储器卡100被连接到主机装置200。也就是，利用构成总线接口的线111到113，存储器卡100的I/O单元121和主机装置200的I/O单元209通过命令/响应信号线、时钟信号线和数据信号线等连接起来。

[0047] <步骤S11>CMD8

[0048] 在主机装置200支持1.8V模式的情况下，主机装置200查询所连接的存储器卡100是否支持1.8V模式。也就是，主机装置200首先发出命令CMD8(图4：T1)。由于在CMD8的变元(argument)中设置了请求向1.8V模式转移的位，因此从该主机装置200向存储器卡100发送的命令信号CMD8还是这样的命令信号，其告知信号电压将从第一电压(3.3V)变化到第二电压(1.8V)。

[0049] <步骤S12>支持1.8V？

[0050] 一旦从主机装置接收到命令信号CMD8，存储器卡100判定存储器卡100是否支持1.8V模式。

[0051] <步骤S13>RES不支持1.8V/RES支持1.8V

[0052] 当存储器卡100不支持1.8V模式(步骤S12：否)时，存储器卡100作为答复向主机装置200发送响应信号，指示出不支持1.8V模式。

[0053] 另一方面，当存储器卡100支持1.8V模式(步骤S12：是)时，存储器卡100作为答复向主机装置200发送响应信号，指示出模式将被切换到1.8V模式(图4：T2)。

[0054] <步骤S14>支持1.8V？

[0055] 一旦从存储器卡100接收到指示出不支持1.8V模式的响应信号(否)，主机装置200在S33开始在3.3V模式下的初始化处理。

[0056] 另一方面，一旦从存储器卡100接收到指示出支持1.8V模式的响应信号(是)，主机装置200基于接收到的信号的内容，执行互相发送接下来的传输信号的处理，即所谓的握手处理。

[0057] <步骤S15>驱动CMD/RES到0V

[0058] 在发送响应信号之后，存储器卡100将CMD线设定到L电平(接地电平＝0V)(图4：T3)。

[0059] <步骤S16>将CLK停止到0V，驱动DAT到0V

[0060] 主机装置200将DAT线设定到L电平(接地电平：0V)(图4：T4)，停止时钟振荡，并且也将CLK线设定到L电平(接地电平：0V)(图4：T5)。DAT线和CLK线中的任何线可以首先被驱动到L电平。

[0061] 这里，将CMD线、CLK线和DAT线设定，也就是驱动到L电平(0V)，的原因是，防止各个线变为三重状态，并防止施加不稳定的电压。当在电压切换时期向I/O单元121等施加不稳定的电压时，存在穿通电流流过I/O单元121等的危险。为此，主机装置200或存储器卡100将信号线的电压固定到L电平(0V)。

[0062] <步骤S17，步骤S18>VR1，VR2从3.3V到1.8V

[0063] 存储器卡100切换调节器VR2以生成1.8V。此外，主机装置200切换调节器VR1以生成1.8V。

[0064] <步骤S19，步骤S20>计时器设定

[0065] 主机装置200进行等待，直到流逝预定时间(图4:T5到T6)。因此，定时器例如设定100微秒。

[0066] 这是因为，主机装置200需要等待分别连接到调节器VR1和调节器VR2的电容器206和118从充电至3.3V的状态放电到充电至1.8V的状态。

[0067] 当然有可能提供一种电路，使得电容器206和118主动放电，但是因为放电时间对于人类感觉来说足够短，所以存储器系统1没有装备任何放电电路。上述解释假定等待时间为100微秒，但是等待时间取决于电容器206或118的规格而改变，通常是在10到500微秒的量级。

[0068] <步骤S21>驱动CLK到1.8V-DC

[0069] 主机装置200在流逝了上述实例中的100微秒之后，将处于接地电平的时钟信号线设定到1.8V持续预定时间(图4：T6)。这里，主机装置200向通常发送时钟信号的时钟信号线施加1.8V DC信号。主机装置200然后告知存储器卡100，可以从调节器VR2供应1.8V信号电压。

[0070] <步骤S22>CLK 1.8V？

[0071] 当电压被施加到时钟信号线，存储器卡100利用作为第一电压比较电路的比较器120检查信号电压是否为1.8V。当没有向时钟信号线施加1.8V电压时(否)，存储器卡100不执行进一步的电压切换处理，并且存储器卡100在步骤S32停止操作。

[0072] <步骤S23>驱动CMD/RES到1.8V-DC

[0073] 在步骤S22，当确认时钟信号线的信号电压是1.8V时(是)，存储器卡100将处于接地电平的CMD/RES线(响应信号线)驱动到1.8V(图4：T7)。这里，存储器卡100向通常发送RES信号的响应信号线施加1.8V DC信号。

[0074] <步骤S24>定时器设定

[0075] 在将时钟信号线的信号电压设定到1.8V之后，主机装置设定定时器。

[0076] <步骤S25>CMD线1.8V？

[0077] 当电压被施加到CMD/RES线，主机装置200利用作为第二电压比较电路的比较器(VDCMD/RES)208检测CMD/RES信号线的信号电压是否为1.8V。

[0078] <步骤S26，步骤S27>

[0079] 如果即使在流逝了预定时间例如100微秒之后也没有向时钟信号线施加1.8V电压(否)，主机装置200在步骤S27关闭电力开关(PSW)201，并停止存储器卡100的操作。

[0080] 如上所述，如果在电压切换处理的握手处理中间，即使在流逝了预定时间之后，存储器卡100或主机装置200也没有执行预定操作，那么本实施例的存储器系统1可以检测到，没有成功地执行到1.8V的切换，从而输出一个错误码或者执行3.3V模式下的初始化过程。将在图5中示出其示例。

[0081] 图5示出在步骤S23中存储器卡100没有将CMD/RES线(响应信号线)驱动到1.8V时的时序图。主机装置200向时钟信号线施加1.8V电压，并等待来自存储器卡100的响应操作，也就是，等待响应信号线从0V(接地电平)改变到1.8V。然而，如果在流逝预定时间(例如，100微秒)之后响应信号线也没有变到1.8V，主机装置200在T12关闭电力开关201，并停止施加到存储器卡100的供电电压(VDD)。此外，主机装置200将CLK信号线的电压设定到0V。

[0082] 不仅在图5所示的情况下，而且在电压切换处理期间的握手处理中间有错误的情况下，主机装置200将CLK信号线的电压设定到0V，并停止向存储器卡100的电力供应。

[0083] <步骤S28>CLK振荡

[0084] 在步骤S24，当确认CMD/RES信号线的信号电压为1.8V时(是)，主机装置200向时钟信号线发送振荡时钟信号，换而言之，使时钟信号振荡(图4：T8)。

[0085] <步骤S29，步骤30>驱动DAT到1.8V/DAT到三重状态

[0086] 在时钟振荡开始之后，主机装置200将DAT信号线驱动到1.8V一段较短时间(图4：T9到T10)，并将DAT信号线设定到三重状态。由于DAT信号线被上拉到1.8V，1.8V的电压电平被维持。

[0087] <步骤S31，步骤32>CLK振荡？/CMD/RES到三重状态

[0088] 一旦从主机装置200接收到振荡的时钟信号(是)，存储器卡100在步骤S29将CMD/RES线设定到三重状态(图4:T11)。由于CMD/RES线被上拉到1.8V，1.8V电压电平被维持。

[0089] 当没有向时钟信号线施加振荡时钟信号时(否)，存储器卡100在步骤S35停止操作。

[0090] <步骤S33>

[0091] 存储器卡100和主机装置200都执行3.3V模式下的初始化处理，在3.3V信号电压下发送/接收后续信号。

[0092] <步骤S34>

[0093] 存储器卡100和主机装置200都完成移动到1.8V模式的处理，在1.8V信号电压下发送/接收后续信号。

[0094] <步骤S35>

[0095] 当将信号电压移动到1.8V模式的过程失败且存储器卡100停止时，主机装置200关闭电力一次，然后重新向存储器卡100发送3.3V信号电压，并执行3.3V模式下的初始化处理，而不切换到1.8V模式。

[0096] 如上所述，在存储器系统1中，存储器卡100和主机装置200互相检查在握手处理过程中使用的信号电压，从而防止I/O单元等等受到损坏。此外，在存储器系统1中，存储器卡100和主机装置200互相检查调节器116或204的输出的电压，从而可以改善施加到信号线的电压的可靠性。此外，存储器系统1使用时钟信号线和命令信号线定义握手处理序列，从而可以遵循安全地执行从第一电压(3.3V)到第二电压(1.8V)的切换的过程。

[0097] 即使利用存储器系统1，如果频繁地执行到1.8V模式的切换，仍然存有可能导致I/O单元121或209受到损坏。因此，存储器系统1可以优选地仅在初始化处理开始之前的第一阶段执行将信号电压切换到1.8V模式的正常处理。也就是，在切换到1.8V模式之后，即使发出了重设命令，存储器系统1也不改变电压模式。

[0098] 换而言之，即使在发出重设命令时，存储器卡100和主机装置200在1.8V的第二电压下发送和接收所有信号，这个状态持续进行，直到存储器系统1的操作完成，供电电压变到0V。

[0099] 由于存储器系统1不应该频繁切换电压模式，因此，通过防止即使是重设引起的信号电压的改变，有可能维持稳定性和可靠性。

[0100] 接下来，使用图6解释存储器卡100和主机装置200拥有的保护二极管。图6是示出存储器卡100和主机装置200的I/O单元121和209的部分配置的部分配置图。

[0101] 作为调节器204和116的输出的3.3V和1.8V中的任一电压被选择，并被分别施加到主机装置200和存储器卡100的I/O单元209和121。因此，当电压被切换，存在这样的时间，期间调节器204的输出电压不同于调节器116的输出电压。当调节器204的输出电压不同于调节器116的输出电压时，电流可能流过不期望的路径并损坏I/O单元121或209等。

[0102] 在主机装置200和存储器卡100中，保护二极管232和136被连接到3.3V电压的电力线。因此，在主机装置200和存储器卡100中，即使在1.8V模式下，保护二极管137或233也不会被超过1.8V的施加电压损坏。

[0103] 也就是，存储器卡100具有可连接到主机装置200的非易失性存储器部分150、供应第一电压(3.3V)的电力线VDD 114，可以从VDD 114输出选自第一电压(3.3V)和低于第一电压的第二电压(1.8V)的任一电压的电力的第一调节器116、从第一调节器116接收电力并向/从主机装置200发送/接收信号的I/O单元121以及连接到I/O单元121的输入端和连接到3.3V电力线的电力供应的一端的保护二极管136以保护I/O单元121不会过压，其中，有可能利用选自第一电压(3.3V)和第二电压(1.8V)的任一电压的信号执行向/从主机装置200的发送/接收。

[0104] 在存储器系统1中，主机装置200和存储器卡100具有能够输出两个电压的调节器116或204，因此，将保护二极管连接到调节器输出会损坏保护二极管。当信号电压被设定到
1.8V时，供电电压本身通常被设定到1.8V，但是由于考虑到存储器系统1的兼容性，供电电压被设定到3.3V。因此，上述保护二极管136对于防止存储器系统1中保护二极管的损坏是有效的。

[0105] 如上所述，主机装置200和存储器卡100仅在连接开始阶段切换电压模式。因此，主机装置200从来不会通过发送切换命令来切换电压。图7A和图7B是示出用于改变其中主机装置200执行传输的传送模式的切换命令的参数示例的图。

[0106] 本实施例解释了存储器系统1等等具有SD存储器卡(注册商标)作为存储器装置的示例，但是本实施例也可应用到具有另外的存储器卡、存储装置、内部存储器等等的存储器系统，只要该存储器系统具有相似的总线结构并可以行使与存储器系统1相似的操作和效果。

[0107] 如上所述，本发明的存储器装置等为如下。

[0108] 1.存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法以及存储器系统控制方法。

[0109] 2.根据上述1的存储器装置，其中所述存储器装置包括存储器控制器，并且一旦发送指示出信号电压从第一电压被切换到第二电压的响应信号，该存储器控制器将响应信号线保持为0V。

[0110] 3.根据上述1或2的存储器装置，其中主机装置包括主机控制部分，并且一旦通过响应信号接收到信号电压从第一电压被切换到第二电压，该主机控制部分停止时钟信号，并将时钟信号线和数据信号线保持为0V。

[0111] 4.根据上述1到3中任一项的存储器装置，其中通过第一电压比较电路和第二电压比较电路检测的电压是DC电流的电压。

[0112] 5.根据上述1到4中任一项的存储器装置，其中存储器控制器和主机控制部分在开始将第一调节器和第二调节器输出的电压从第一电压切换到第二电压之后，等待预定时间。

[0113] 6.根据上述1到5中任一项的存储器装置，还包括第三电压比较电路和第四电压比较电路，其检测由第一调节器和第二调节器输出的电压是第二电压。

[0114] 7.根据上述1到6中任一项的存储器装置，其中第一I/O单元和第二I/O单元包括保护二极管，其保护各I/O单元免于过压。

[0115] 8.根据上述1到7中任一项的存储器装置，其中，在将信号电压从第一电压切换到第二电压之后，存储器控制器和主机控制部分以第二电压发送和接收信号，直到电力被关闭。

[0116] 9.根据上述1到8中任一项的存储器装置，其中存储器部分是NAND型闪速存储器。

[0117] 此外，本发明的存储器装置等是具有根据上述2到8的存储器装置的存储器系统，控制存储器装置的方法和控制根据上述2到8的存储器系统的方法。

[0118] 此外，下文将描述本实施例的存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法和存储器系统控制方法。

[0119] 1.一种可连接到主机装置的存储器装置，该存储器装置包括：非易失性存储器部分；第一I/O单元，其在选自第一电压和比第一电压低的第二电压的任一信号电压下分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从所述主机装置发送和接收命令信号、响应信号、时钟信号和数据信号；第一调节器，其输出第一电压和第二电压；以及存储器控制器，其一旦从所述主机装置接收到请求将信号电压从第一电压切换到第二电压的命令信号，就使用响应信号向主机装置发送指示出信号电压将被切换的信息，将第一调节器输出的电压从第一电压切换到第二电压，并且一旦检测到时钟信号线处于第二电压，就向处于接地电平的响应信号线施加第二电压，以及一旦检测到时钟信号的振荡，就开始发送和接收第二电压的信号电压。

[0120] 2.根据上述1的存储器装置，还包括第一电压比较单元，其检测时钟信号的信号电压为第二电压。

[0121] 3.一种具有非易失性存储器部分的存储器装置可连接到的主机装置，该主机装置包括：第二I/O单元，其在选自第一电压和比第一电压低的第二电压的任一信号电压下分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从所述存储器装置发送和接收命令信号、响应信号、时钟信号和数据信号；第二调节器，其输出第一电压和第二电压；以及主机控制部分，其在信号电压从第一电压被切换到第二电压时，使用命令信号发送指示出信号电压将被切换的信息，一旦接收到指示出信号电压可以被切换的响应信号，就将第二调节器输出的电压从第一电压切换到第二电压，向处于接地电平的时钟信号线施加第二电压，一旦检测到响应信号线处于第二电压，就振荡时钟信号，并开始在第二电压的信号电压下进行发送/接收。

[0122] 4.一种具有非易失性存储器部分的存储器装置可连接到的主机装置，该主机装置包括：第二I/O单元，其在选自第一电压和比第一电压低的第二电压的任一信号电压下分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从所述存储器装置发送和接收命令信号、响应信号、时钟信号和数据信号；第二调节器，其输出第一电压和第二电压；以及主机控制部分，其在信号电压从第一电压被切换到第二电压时，使用命令信号发送指示出信号电压将被切换的信息，当在预定时间中不能接收到指示出信号电压可以被切换的响应信号，或者一旦接收到指示出不可能进行切换的响应信号，就将存储器装置的电力关闭一次，并重新开始在第一电压下进行发送/接收。

[0123] 5.根据上述3或4的主机装置，还包括第二电压比较电路，其检测响应信号线的信号电压为第二电压。

[0124] 6.一种存储器系统，包括存储器装置和主机装置，所述存储器装置包括：第一I/O单元，其在选自第一电压和比第一电压低的第二电压的任一信号电压下分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从主机装置发送和接收命令信号、响应信号、时钟信号和数据信号；第一调节器，其输出第一电压和第二电压；以及存储器控制器，其从主机装置接收请求切换信号电压的命令信号，其中所述主机装置包括第二I/O单元，其在信号电压从第一电压切换到第二电压时，在选自第一电压和第二电压的任一信号电压下向/从所述存储器装置执行发送/接收，和第二调节器，其输出第一电压和第二电压；所述存储器控制器使用处于第一电压的响应信号向主机装置发送指示出信号电压可以被切换的信息，将第一调节器输出的电压从第一电压切换到第二电压，并且一旦检测到时钟信号线处于第二电压，就向处于接地电平的响应信号线施加第二电压，一旦检测到相应信号线处于第二电压并且检测到来自主机装置的时钟信号的振荡，就开始在第二电压的信号电压下进行发送/接收，所述主机装置包括：第二I/O单元，其在选自第一电压和第二电压的任一信号电压下向/从所述存储器装置执行发送/接收；第二调节器，其输出第一电压和第二电压；以及主机控制部分，其在信号电压从第一电压被切换到第二电压时，向存储器装置发送请求切换信号电压的命令信号，使用处于第一电压的响应信号从存储器装置接收指示出信号电压可以被切换的信息，将第二调节器输出的电压从第一电压切换到第二电压，向处于接地电平的时钟信号线施加第二电压，并且一旦检测到响应信号线处于第二电压，就振荡时钟信号。

[0125] 7.根据上述6的存储器系统，其中所述存储器装置还包括第一电压比较电路，其检测时钟信号线的信号电压为第二电压，以及主机装置还包括第二电压比较电路，其检测响应信号线的信号电压为第二电压。

[0126] 8.一种控制可连接到主机装置的存储器装置的方法，所述存储器装置包括：非易失性存储器部分；第一I/O单元，其在选自第一电压和比第一电压低的第二电压的任一信号电压下分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从所述主机装置发送和接收命令信号、响应信号、时钟信号和数据信号；第一调节器，其输出第一电压和第二电压；以及存储器控制器，所述方法包括：命令接收步骤，其从所述主机装置接收请求将信号电压从第一电压切换到第二电压的命令信号；响应信号发送步骤，其使用响应信号向主机装置发送指示出信号电压可以被切换的信息；第一调节器切换步骤，其将第一调节器输出的电压从第一电压切换到第二电压；时钟信号线电压检测步骤，其检测到时钟信号线处于第二电压；响应信号线电压施加步骤，其向处于接地电平的响应信号线施加第二电压；时钟信号振荡检测步骤，其检测时钟信号的振荡，以及发送/接收步骤，其开始在第二电压的信号电压下进行发送/接收。

[0127] 9.根据上述8的控制存储器装置的方法，所述存储器装置还包括第一电压比较电路，其检测时钟信号线的信号电压为第二电压。

[0128] 10.一种控制具有非易失性存储器部分的存储器装置可连接到的主机装置的方法，该主机装置包括：第二I/O单元，其在选自第一电压和比第一电压低的第二电压的任一信号电压下分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从所述存储器装置发送和接收命令信号、响应信号、时钟信号和数据信号；以及第二调节器，其输出第一电压和第二电压；以及主机控制部分；所述方法包括：命令信号发送步骤，其在信号电压从第一电压被切换到第二电压时，使用命令信号发送指示出信号电压将被切换的信息；响应信号接收步骤，其接收指示出信号电压可以被切换的响应信号；调节器电压切换步骤，其将第二调节器输出的电压从第一电压切换到第二电压；时钟信号线电压施加步骤，其向处于接地电平的时钟信号线施加第二电压；响应信号线电压检测步骤，其检测到响应信号线处于第二电压；时钟信号振荡步骤，其振荡时钟信号；以及发送/接收步骤，其在第二电压的信号电压下开始进行发送/接收。

[0129] 11.根据上述10的控制主机装置的方法，所述主机装置还包括第二电压比较电路，其检测响应信号线的信号电压为第二电压。

[0130] 12、一种控制包括主机装置和可连接到该主机装置的存储器装置的存储器系统的方法，所述存储器装置包括：非易失性存储器；第一I/O单元，其在选自第一电压和比第一电压低的第二电压的任一信号电压下分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从主机装置发送和接收命令信号、响应信号、时钟信号和数据信号；第一调节器，其输出第一电压和第二电压；以及存储器控制器；所述主机装置包括：第二I/O单元，其在选自第一电压和第二电压的信号电压下向/从该存储器装置发送/接收信号；第二调节器，其输出第一电压和第二电压；以及主机控制部分，将信号电压从第一电压切换到第二电压，所述方法包括：命令信号发送步骤，其向存储器装置发送请求切换信号电压的命令信号；存储器装置的响应信号发送步骤，其使用处于第一电压的响应信号向主机装置发送指示出信号电压可以被切换的信息；存储器装置和主机装置的调节器电压切换步骤，其将第一调节器和第二调节器输出的电压从第一电压切换到第二电压；主机装置的时钟信号线电压施加步骤，其向处于接地电平的时钟信号线施加第二电压；存储器装置的时钟信号线电压检测步骤，其检测到时钟信号线处于第二电压；存储器装置的响应信号线电压施加步骤，其向处于接地电平的响应信号线施加第二电压；主机装置的响应信号线电压检测步骤，其检测到响应信号线处于第二电压；主机装置的时钟信号振荡步骤，其振荡时钟信号；存储器装置的时钟信号振荡检测步骤，其检测到时钟信号的振荡，以及存储器装置和主机装置的发送/接收步骤，其在第二电压的信号电压下开始进行发送/接收。

[0131] 13.根据上述12的控制存储器系统的方法，其中所述存储器装置包括第一电压比较电路，其检测时钟信号线的信号电压为第二电压；所述主机装置包括第二电压比较电路，其检测响应信号线的信号电压为第二电压。

[0132] 14.一种可连接到主机装置的存储器装置，包括：非易失性存储器部分；存储器控制器；电源(power supply)，其供应第一电压；调节器，其从所述电力供应输出选自第一电压和比第一电压低的第二电压的任一电压的电力；I/O单元，其从所述调节器接收电力，可以使用选自第一电压和第二电压的任一电压的信号分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从主机装置进行发送/接收；以及保护二极管，连接在I/O单元的输入端和该电源的一端之间，以保护I/O单元免于过压。

[0133] 15.一种具有非易失性存储器部分的存储器装置可连接到的主机装置，包括：主机控制部分；电源，其供应第一电压；调节器，其输出选自第一电压和比第一电压低的第二电压的任一电压的电力；I/O单元，其从所述调节器接收电力，可以使用选自第一电压和第二电压的任一电压的信号分别经由命令信号线、响应信号线、时钟信号线或数据信号线向/从存储器装置进行发送/接收；以及保护二极管，连接在I/O单元的输入端和电源的一端之间，以保护I/O单元免于过压。

[0134] <第二实施例>

[0135] 下文中，将参照附图解释根据本发明第二实施例的具有作为存储器装置的存储器卡400和主机装置500的存储器系统301，存储器卡400和主机装置500。由于本实施例的存储器系统301等等与根据第一实施例的存储器系统1等等相类似，将对同样的部件分配同样的参考标记，并省略对其的解释。

[0136] 接下来，将使用图8A，图8B，图9和图10解释存储器系统301的信号电压切换操作。图8A和图8B是示出存储器系统301的信号电压切换操作的流程图，图9和图10是存储器系统
301的信号电压切换操作期间信号线组(总线)的时序图。

[0137] 下文中，将根据图8A和图8B的流程图解释存储器系统301的信号电压切换操作。图8A和图8B的左侧示出主机装置500的操作流程，右侧示出存储器卡400的操作流程。

[0138] <步骤S40>到<步骤S44>

[0139] 由于这些步骤与存储器系统1等等的步骤S10到步骤S14相同，将省略其解释。

[0140] <步骤S45>驱动CMD/RES到0V，驱动DAT到0V

[0141] 在发送响应信号之后，存储器卡400将CMD线设置为L电平(接地电平：0V)(图9：T3)，并将DAT线设置为L电平(接地电平＝0V)(图9：T4)。在CMD/RES线和DAT线之间，可以将任意线首先设定为L电平。

[0142] <步骤S46>停止CLK到0V

[0143] 主机装置500停止时钟振荡，并且也将CLK线设置为L电平(接地电平：0V)(图9：T5)。

[0144] <步骤S47>到<步骤S50>

[0145] 由于这些步骤与存储器系统1等的步骤S17到步骤S20相同，省略对其的解释。

[0146] <步骤S51>CLK振荡

[0147] 在步骤49、50中预定时长(例如，100微秒)流逝之后，主机装置500向时钟信号线发送振荡时钟信号，换而言之，使时钟信号振荡(图9：T6)。主机装置500然后告知存储器卡400，可以从调节器VR2供应1.8V信号电压。

[0148] <步骤S52>CLK振荡？

[0149] 存储器卡400检查是否向时钟信号线供应了预定电压的H电平时钟信号。

[0150] <步骤S53>

[0151] 该步骤与存储器系统1等的步骤S23相同，因此省略其解释。

[0152] <步骤S54>CMD/RES到三重状态

[0153] 存储器卡400将CMD/RES线驱动到1.8V电压仅持续很短时间(图9：T7到T8)，然后将CMD/RES线设置到三重状态(图9：T8)。由于CMD/RES线被上拉到1.8V，1.8V的电压电平被保持。

[0154] <步骤S55，步骤56>驱动DAT到1.8V/DAT到三重状态

[0155] 存储器卡400将DAT信号线驱动到1.8V模式电压仅持续很短时间(图9：T9到T10)，然后将DAT信号线设置到三重状态。由于DAT信号线被上拉到1.8V，1.8V的电压电平被维持。

[0156] <步骤S57>时钟计数器设定

[0157] 主机装置500在振荡时钟信号之后设定时钟计数，然后将计数n设定为0。

[0158] <步骤S58，步骤S59>

[0159] 主机装置500进行等待，直到计数了至少16个时钟。等于或大于16时钟的值被设置为等待时间。

[0160] <步骤S60>DAT线1.8V？

[0161] 主机装置500检测到DAT信号线不处于接地电平，也就是，施加了预定电压。这里，预定电压是1.8V。

[0162] 当没有向DAT信号线施加电压时(否)，主机装置500在步骤S61关闭电力开关(PSW)201，并停止存储器卡400的操作。在向DAT信号线施加了电压时(是)，在步骤S63，主机装置
500在1.8V信号电压下发送/接收后续信号。

[0163] 此外，主机装置500检测到，不仅DAT信号线，还有DAT信号线和CMD信号线不处于接地电平，也就是，通过检测到施加了预定电压，可以更为安全地执行电压切换处理。这里，预定电压是1.8V。

[0164] <步骤S62>

[0165] 存储器卡400和主机装置500都在3.3V模式下执行初始化处理，并在3.3V信号电压下发送/接收后续信号。

[0166] <步骤S63>

[0167] 存储器卡400和主机装置500完成向1.8V模式移动的处理，并在1.8V信号电压下发送/接收后续信号。

[0168] 当移动到1.8V模式信号电压的过程失败且存储器卡400停止时，主机装置500关闭电力一次，然后重新向存储器卡400发送3.3V信号电压，并执行3.3V模式下的初始化处理，而不切换到1.8V模式。

[0169] 如上所述，存储器系统301的存储器卡400检测主机装置500输出的振荡时钟信号的电压。这消除了向时钟信号线施加DC电压的电路的必要性，而这在存储器系统1中是需要的。此外，存储器卡400将DAT线设顶为三重状态。

[0170] 尽管其配置更加简单，但是本实施例的存储器系统301仍然可以达成与第一实施例的存储器系统1相似的效果。

[0171] <第三实施例>

[0172] 下文中，将解释根据本发明第三实施例的作为存储器装置的存储器卡700、主机装置800以及具有存储器卡700和主机装置800的存储器系统601。由于本实施例的存储器系统601等等与根据第二实施例的存储器系统301等等相类似，将对同样的部件分配同样的参考标记，并省略对其的解释。

[0173] 存储器系统601等等并没有提供比较器119、120、207、208(见图2)来确认电压为期望电压，例如1.8V。

[0174] 因此，存储器卡700在图8A的步骤S52检查时钟信号线不处于接地电平，也就是，仅检查时钟振荡的存在/不存在。此外，在图8B的步骤S55，主机装置800仅检查是否向CMD线施加了任何电压，也就是，CMD线是否处于接地电平。

[0175] 尽管其配置更加简单，但是本实施例的存储器系统601仍然可以达成与第一实施例的存储器系统1等等相似的效果。

[0176] 已经参照附图描述了本发明的优选实施例，应该理解，本发明不限于那些确切的实施例，本领域技术人员可以对其做出各种改变和修改，而不偏离如所附权利要求所定义的本发明的精神或范围。

[0177] 本申请基于2008年3月19日提交的日本专利申请No.2008-72429和2008年4月7日提交的日本专利申请No.2008-99740作为要求优先权的基础，上述专利申请的全部公开内容被引用到本申请的说明书、权利要求和附图中。