具有穿硅通孔与测试电路的半导体结构与其制作方法

摘要

本发明公开了一种半导体结构，具有一穿硅通孔以及测试修补电路。其中，穿硅通孔设置于基底中并贯穿基底的有源面以及背面。测试修补电路设置于基底的背面上，与穿硅通孔电性连接，借以提供测试修补功能。根据本发明的另外一个实施方式，本发明另外提供了一种形成半导体结构的方法。

权利要求

1.一种半导体结构，其特征在于，包括：

基底，具有有源面以及背面；

穿硅通孔设置于基底中，并贯穿所述基底的所述有源面以及所述背面；

半导体元件以及金属内连线系统设置于所述基底的所述有源面上；以及测试修补电路设置于所述基底的所述背面上，并直接与所述穿硅通孔电性连接。

2.根据权利要求1所述的半导体结构，其特征在于所述测试修补电路仅设置在所述基底的所述背面上。

3.根据权利要求1所述的半导体结构，其特征在于所述测试修补电路包括接触垫或熔丝。

4.一种形成半导体结构的方法，其特征在于，包括：提供基底，其具有有源面以及背面；

在所述基底中形成穿硅通孔，以及在所述有源面上形成半导体元件及金属内连线系统，其中所述穿硅通孔贯穿所述基底的所述有源面以及所述背面；以及在所述基底的所述背面上形成测试修补电路，其中所述测试修补电路直接与所述穿硅通孔电性连接。

5.根据权利要求4形成半导体结构的方法，其特征在于所述测试修补电路包含接触垫或熔丝。

6.根据权利要求4形成半导体结构的方法，其特征在于，形成所述穿硅通孔的步骤包含：于所述基底的所述有源面的一侧形成一开孔；

在所述开孔的表面形成绝缘层以及导电层，以填满所述开孔；以及从所述基底的所述背面进行薄化工艺，以暴露出所述导电层。

7.根据权利要求6形成半导体结构的方法，其特征在于所述半导体元件及所述金属内连线系统是在进行所述薄化工艺之前形成。

8.根据权利要求7形成半导体结构的方法，其特征在于：对所述测试修补电路进行测试步骤，通过所述穿硅通孔以对所述半导体元件进行测试。

9.根据权利要求7形成半导体结构的方法，其特征在于所述半导体元件包含金氧半导体晶体管。

说明书

具有穿硅通孔与测试电路的半导体结构与其制作方法

技术领域

[0001] 本发明是关于一种半导体结构与其制作方法，更特别来说，是关于一种具有测试修补电路以及穿硅通孔的半导体结构与其测试方法。

背景技术

[0002] 在现代的资讯社会中，由集成电路(integrated circuit,IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。

[0003] 一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线。然后，在进行一般的测试步骤以测试内部元件是否能顺利运作。接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board,PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。

[0004] 为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体晶片的堆叠技术，包括了覆晶封装(flip-chip)技术、多晶片封装(multi-chip package,MCP)技术、封装堆叠(package on package,PoP)技术、封装内藏封装体(package in package,PiP)技术等，都可以通过晶片或封装体间彼此的堆叠来增加单位体积内半导体元件的集成度。近年来又发展一种称为穿硅通孔(through silicon via,TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。

[0005] 现有的技术中，由于穿硅通孔提供了十分便利的推叠方式，因此被大量运用，也开启了不同芯片设计的想象。

发明内容

[0006] 本发明于是公开了一种将测试修补电路形成在基底背面的结构，并配合穿硅通孔，可以测试位在基底有源面上的半导体元件。

[0007] 根据本发明的一个实施方式，本发明是提供一种半导体结构，具有一穿硅通孔以及测试修补电路。其中，穿硅通孔设置于基底中并贯穿基底的有源面以及背面。测试修补电路设置于基底的背面上，与穿硅通孔电性连接。

[0008] 根据本发明的另外一个实施方式，本发明另外提供了一种形成半导体结构的方法。首先提供基底，其具有有源面以及背面。接着在基底中形成穿硅通孔，其贯穿基底的有源面以及背面。最后在基底的背面上形成测试修补电路。

[0009] 本发明及是在基底的背面上形成测试修补电路，并通过穿硅通孔的设计，可以对晶圆有源面上的电路进行测试修补。通过将测试修补电路设计在背面的方式，并搭配穿硅通孔，可以节省芯片的体积，并且使得测试修补电路的设计更有弹性。

附图说明

[0010] 图1至图6，所示为本发明中具有穿硅通孔与测试修补电路的半导体结构的制作方法。

[0011] 其中，附图标记说明如下：

[0012] 300  基底       318  金属内连线系统

[0013] 302  第一表面   320  接触垫

[0014] 304  第二表面   322  穿硅通孔

[0015] 306  开孔       324  测试修补电路

[0016] 312  绝缘层     326  金属内连线系统

[0017] 314  导电层     328  接触垫

[0018] 316  半导体元件  330  熔丝

[0019] 317  第三表面

具体实施方式

[0020] 为使本发明所属技术领域的技术人员能进一步了解本发明，以下的说明举出了本发明几个优选实施方式，并配合附图与说明，以详细说明本发明的内容及所欲实现的效果。

[0021] 请参考图1至图6，所示为本发明中具有穿硅通孔与测试修补电路的半导体结构的制作方法。如图1所示，首先提供一基底300，例如是硅基底(silicon substrate)、外延硅基底(epitaxial silicon substrate)、硅锗半导体基底(silicon germanium substrate)、碳化硅基底(silicon carbide substrate)或硅覆绝缘(silicon-on-insulator,SOI)。基底300具有一第一表面302以及一第二表面304。于本发明优选实施例中，第一表面302例如是基底300的有源面(active surface)，而第二表面304例如是基底300的背面(back surface)。基底300厚度大体上为700至1000微米(micro meter)。接着，在基底300的第一表面302上形成一开孔306，例如以干蚀刻的方式来形成开孔306。开孔306的孔径约5至10微米，而深度约为50至100微米，但开孔306的形成方法以及实施方式不限于此，而可视产品做不同调整。

[0022] 如图2所示，先在基底300的第一表面302上形成一绝缘层312，例如是一二氧化硅层。绝缘层312会形成在开孔306的表面上但不填满开孔306。接着，在基底300的第一表面302上行成一导电层314，其中导电层314会完全填满开孔306。于一实施例中，导电层314例如是金属铜，且形成的方法例如是电镀工艺。

[0023] 如图3所示，对基底300的第一表面302进行一平坦化工艺，例如是回蚀刻工艺或化学机械抛光(chemical mechanical polish,CMP)工艺以移除开孔306以外的绝缘层312与导电层314，使得绝缘层312、导电层314与第一表面302大体上齐平。

[0024] 如图4所示，之前还可以选择性的在基底300的第一表面302上形成各种半导体元件与结构。举例来说，可以在第一表面302上形成至少一半导体元件316，例如是金氧化合物半导体晶体管(metal oxide semiconductor transistor,MOS transistor)，并于其上形成一金属内连线系统318。金属内连线系统318可以连接半导体元件316于一接触垫320，使得半导体元件316能通过接触垫320接收外界信号并做输入/输出的动作。另一方面，金属内连线系统318亦可以连接导电层314以及其他的半导体元件316。

[0025] 如图5所示，形成金属内连线系统之后，对基底300的第二表面304进行一薄化工艺，并薄化至暴露出导电层314。此时，薄化后的第二表面304变成第三表面317。而位在开孔306中的导电层314也形成了导电电极315。如此一来，即在基底300中形成了穿硅通孔322的结构。

[0026] 本发明其中一个特征在于，在形成了穿硅通孔322后，可在基底300的第三表面317，即基底300的背面上形成一测试修补电路324。于本发明的一个实施方式中，测试修补电路324例如可以包含一金属内连线系统326、一接触垫328以及一熔丝330。穿硅通孔318可以通过金属内连线系统326和接触垫328或熔丝330连接。因此在后续晶圆测试修补步骤时，可以利用接触垫328导通的穿硅通孔318，对基底300第一表面302上的半导体元件316进行测试修补，若后续有侦测到缺陷的电路，也可以通过熔丝330等结构来进行修补。值得注意的是，本发明的测试修补电路324不限于前述的熔丝330接触垫328等结构，也可以是其他的半导体结构。但是，于其他实施例中，在基底300的有源面302以及背面304都可以具有测试修补电路，这依赖于产品的不同设计。

[0027] 如图6所示，本发明于是提供了一种具有测试修补电路以及穿硅通孔的半导体结构。半导体结构包含有基底300、穿硅通孔322、测试修补电路324。穿硅通孔322设置于基底300中，并贯穿基底的有源面302以及第三表面317。测试修补电路324设置于基底300的第三表面317上，与穿硅通孔322电性连接。于一实施例中，半导体结构还包含半导体元件316以及金属内连线系统设置318于基底300的第一表面302上。于本发明的另一实施例中，测试修补电路324仅设置在基底300的第三表面317上，即第一表面302上并没有提供测试修补步骤的电路。但是，在其他实施例中，在基底300的有源面302以及背面304都可以具有测试修补电路，这依赖于产品的不同设计。于本发明的一个实施例中，测试修补电路324包括接触垫
328、熔丝330或金属内连线系统。

[0028] 综合以上描述，本发明及是在基底的背面上形成测试修补电路，并通过穿硅通孔的设计，可以对晶圆有源面上的电路进行测试修补。通过将测试修补电路设计在背面的方式，并搭配穿硅通孔，可以节省芯片的体积，并且使得测试修补电路的设计更有弹性。

[0029] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。