具有功率晶体管和高电压器件的半导体装置

摘要

本发明涉及具有功率晶体管和高电压器件的半导体装置。一种半导体装置包括半导体主体和功率晶体管，该功率晶体管包括设置在半导体主体中的源极区、漏极区、主体区和漂移区，被设置成邻近主体区并且通过栅极电介质与主体区电介质绝缘的栅极电极。该半导体装置进一步包括高电压器件，该高电压器件设置在处于半导体主体中的井状电介质结构内并且包括另外的漂移区。

权利要求

1.一种半导体装置，包括：

半导体主体；

功率晶体管，其包括设置在半导体主体中的源极区、漏极区、主体区和漂移区，被设置成邻近主体区并且通过栅极电介质与主体区电介质绝缘的栅极电极；

边缘终止结构，将半导体主体细分成内部区和外部区，至少所述功率晶体管的源极区布置在内部区内；以及高电压器件，其设置在处于半导体主体中的井状电介质结构内并且包括另外的漂移区，高电压器件的漂移区从如所述边缘终止结构所限定的内部区延伸到如所述边缘终止结构所限定的外部区。

2.权利要求1的半导体装置，其中功率晶体管进一步包括被设置成邻近漂移区并且通过漂移控制区电介质与漂移区电介质绝缘的漂移控制区。

3.权利要求1的半导体装置，其中功率晶体管的源极区和漏极区在半导体主体的垂直方向上远距离地设置。

4.权利要求2的半导体装置，其中横向电介质层设置在漂移控制区与漏极区之间。

5.权利要求4的半导体装置，其中漂移控制区具有漏极侧末端，并且其中整流器元件连接在漏极区与漂移控制区的漏极侧末端之间。

6.权利要求5的半导体装置，其中漂移控制区在漏极侧末端包括掺杂类型与漂移控制区相同但是更高地掺杂的接触区，并且其中整流器元件连接到接触区。

7.权利要求1的半导体装置，其中高电压器件实现为MOSFET，包括：另外的源极区、另外的漏极区以及设置在所述另外的源极区与所述另外的漂移区之间的沟道区；以及另外的栅极电极，其被设置成邻近所述另外的沟道区并且通过另外的栅极电介质与沟道区电介质绝缘。

8.权利要求7的半导体装置，其中所述MOSFET实现为增强型MOSFET，并且其中沟道区具有与源极区的掺杂类型互补的掺杂类型。

9.权利要求7的半导体装置，其中所述MOSFET实现为耗尽型MOSFET，并且其中沟道区至少沿着栅极电介质具有掺杂类型与源极区的掺杂类型相应的掺杂区。

10.权利要求1的半导体装置，其中高电压器件为横向高电压器件。

11.权利要求10的半导体装置，其中功率晶体管实现为垂直功率晶体管，其中该边缘终止结构限定了环形物，并且其中至少功率晶体管的源极区设置在该环形物内部。

12.权利要求11的半导体装置，其中横向高电压器件的漂移区从如边缘结构所限定的环形物内部延伸到如边缘结构所限定的环形物外部。

13.权利要求1的半导体装置，其中高电压器件实现为二极管。

14.权利要求13的半导体装置，其中二极管为其中第一发射极区和第二发射极区在半导体主体的横向方向上远离的横向二极管。

15.权利要求1的半导体装置，进一步包括：

偏压电路，其耦合到漂移控制区；以及

电容性元件，其耦合在漂移控制区与用于参考电位的终端之间。

16.权利要求15的半导体装置，其中用于参考电位的终端为源极区。

17.一种半导体装置，包括：

半导体主体，其具有第一表面；

垂直功率晶体管，其包括设置在半导体主体中的源极区、漏极区、主体区和漂移区，被设置成邻近主体区并且通过栅极电介质与主体区电介质绝缘的栅极电极；

边缘终止物，其设置在半导体主体的第一表面的区域中，该边缘终止物限定环形物，其中至少功率晶体管的源极区设置在该环形物内部；以及高电压器件，其包括漂移区，该漂移区从如边缘结构所限定的环形物内部延伸到如边缘结构所限定的环形物外部，其中高电压器件设置在井状结构内，该井状结构包括电介质侧壁以及传导类型与漂移区的传导类型互补的底部区和邻接电介质侧壁的电介质底部区中的至少一个。

18.权利要求17的半导体装置，其中高电压器件实现为横向晶体管。

19.权利要求17的半导体装置，其中高电压器件实现为横向二极管。

说明书

具有功率晶体管和高电压器件的半导体装置

技术领域

[0001] 本发明的实施例涉及半导体装置，尤其是具有集成到公共半导体主体中的功率晶体管和高电压器件的半导体装置。

背景技术

[0002] 诸如功率MOSFET（金属氧化物半导体场效应晶体管）或者功率IGBT（绝缘栅双极晶体管）之类的功率晶体管广泛用作用于开关诸如马达、作用物、灯等等之类的电负载的电子开关。在许多应用中，两个功率晶体管的负载路径串联连接在用于正负供应电位的终端之间以便形成半桥电路，其中负载耦合到半桥的输出。在半桥电路中，连接在输出与用于负供应电位的终端之间的晶体管称为低侧晶体管（低侧开关），而连接在用于正供应电位的终端与输出之间的晶体管称为高侧晶体管（高侧开关）。

[0003] 功率晶体管是一种电压控制的器件，其可以由控制终端接收的驱动信号（驱动电压）控制，该控制终端在MOSFET或IGBT中为栅极终端。尽管低侧晶体管可以使用参考到负供应电位的驱动信号来控制，但是驱动高侧晶体管需要参考到正供应电位或者输出终端处的电位的驱动信号，其中取决于半桥的开关状态，输出终端处的电位可能在负供应电位与正供应电位之间变化。为了驱动高侧晶体管和低侧晶体管，希望的是使用产生参考到负供应电位的控制信号的控制电路。虽然用于低侧开关的控制信号可以直接用于驱动低侧晶体管，但是可能需要电平移位器以便将用于高侧晶体管的控制信号的信号电平移到用于驱动高侧晶体管的适当信号电平或者移到适合由用于高侧晶体管的驱动电路处理的信号电平。

[0004] 然而，电平移位器可能需要具有与低侧晶体管的电压阻断能力类似的电压阻断能力的高电压器件，诸如另外的晶体管。

[0005] 为了降低制造成本并且减小尺寸，存在在公共半导体主体中实现功率晶体管和高电压器件的需要。

发明内容

[0006] 第一实施例涉及一种半导体装置，该装置包括半导体主体、功率晶体管和高电压器件。功率晶体管包括设置在半导体主体中的源极区、漏极区、主体区和漂移区，被设置成邻近主体区并且通过栅极电介质与主体区电介质绝缘的栅极电极。高电压器件设置在处于半导体主体中的井状电介质结构内并且包括另外的漂移区。

[0007] 第二实施例涉及一种半桥电路，该电路包括：低侧晶体管和高侧晶体管，每一个晶体管包括负载路径和控制终端；高侧驱动电路，其包括具有电平移位器晶体管的电平移位器；其中低侧晶体管和电平移位器晶体管集成到公共半导体主体中。

[0008] 第三实施例涉及一种半导体装置。该半导体装置包括具有第一表面的半导体主体、垂直功率晶体管、边缘终止物和高电压器件。垂直功率晶体管包括设置在半导体主体中的源极区、漏极区、主体区和漂移区，被设置成邻近主体区并且通过栅极电介质与主体区电介质绝缘的栅极电极。边缘终止物设置在半导体主体的第一表面的区域中，边缘终止物限定这样的环形物，其中至少功率晶体管的源极区设置在该环形物内部。高电压器件包括漂移区，该漂移区从如边缘结构所限定的环形物内部延伸到如边缘结构所限定的环形物外部。高电压器件设置在包括电介质侧壁以及传导类型与漂移区的传导类型互补并且邻接电介质侧壁的底部区的井状结构内。

[0009] 在阅读以下具体实施方式时并且在查看附图时，本领域技术人员将会认识到附加的特征和优点。

附图说明

[0010] 现在将参照附图解释实例。附图用来图解说明基本原理，从而只有用于理解基本原理所必要的方面才被图解说明。附图未符合比例。在附图中，相同的附图标记表示相似的特征。

[0011] 图1图解说明了具有集成到半导体主体中的漂移区和漂移控制区的垂直功率晶体管的垂直截面图。

[0012] 图2图解说明了依照第一实施例的半导体主体的水平截面图。

[0013] 图3图解说明了依照第二实施例的半导体主体的水平截面图。

[0014] 图4图解说明了通过半导体主体的边缘区中的功率晶体管的漂移区的垂直截面图。

[0015] 图5图解说明了通过半导体主体的边缘区中的功率晶体管的漂移控制区的垂直截面图。

[0016] 图6图解说明了在半导体主体中实现的依照第一实施例的高电压器件的垂直截面图。

[0017] 图7图解说明了集成到半导体主体中的功率晶体管和实现为晶体管的高电压器件的电气电路图。

[0018] 图8图解说明了在半导体主体中实现的依照第二实施例的高电压器件的垂直截面图。

[0019] 图9图解说明了集成到半导体主体中的功率晶体管和至少一个实现为二极管或晶体管的高电压器件的电气电路图。

[0020] 图10图解说明了包括低侧晶体管、高侧晶体管、高侧驱动电路和电平移位器晶体管的半桥电路的一个实施例。

[0021] 图11详细地图解说明了图10的半桥电路以及高侧驱动电路的一个实施例。

[0022] 图12图解说明了依照第三实施例的高电压器件的垂直截面图。

[0023] 图13图解说明了实现为耗尽型晶体管的高电压器件的垂直截面图。

[0024] 图14图解说明了依照图13的耗尽型晶体管的栅极结构的水平截面图。

[0025] 图15图解说明了实现为MOSFET的高电压器件以及与MOSFET串联连接的电阻器的垂直截面图。

[0026] 图16图解说明了包括在公共半导体主体中实现的低侧晶体管、高侧晶体管、电平移位器晶体管和电流感测电阻器的半桥电路的电路图。

[0027] 图17图解说明了依照另一实施例的横向耗尽型晶体管的垂直截面图。

[0028] 图18图解说明了图17的晶体管的水平截面图。

[0029] 图19图解说明了依照另一实施例的图17的晶体管的水平截面图。

[0030] 图20图解说明了图19的晶体管的垂直截面图。

[0031] 图21图解说明了依照另一实施例的包括垂直功率晶体管和高电压器件的半导体装置的垂直截面图。

[0032] 图22图解说明了图21的半导体装置的水平截面图。

具体实施方式

[0033] 在以下具体实施方式中，参照了形成其一部分并且其中通过例证方式示出可以实施本发明的特定实施例的附图。关于这点，参照所描述的附图的取向使用诸如“顶部”、“底部”、“前面”、“后面”、“前导”、“尾部”等等之类的方向术语。由于实施例的部件可以置于许多不同取向下，因而方向术语用于说明的目的而绝不是限制性的。要理解的是，可以利用其他的实施例并且可以在不脱离本发明的范围的情况下做出结构或逻辑的变化。因此，以下具体实施方式不要在限制意义上来理解，并且本发明的范围由所附权利要求书限定。将理解的是，本文描述的各个示例性实施例的特征可以彼此结合，除非另有特别注明。

[0034] 图1图解说明了垂直功率晶体管、尤其是具有集成到半导体主体100中的有源半导体器件区的垂直功率MOSFET的垂直截面图。图1示出了半导体主体100的垂直截面图，它是在与半导体主体100的第一表面101和第二表面102垂直地延伸的垂直截平面内的截面图。

[0035] 参照图1，所述MOSFET包括漏极区11、源极区12、主体区13和漂移区14。漏极区11和源极区12在器件的电流流动方向上远距离地设置，其中电流流动方向在当前实施例中为半导体主体100的垂直方向。主体区13设置在源极区12与漂移区14之间，并且漂移区14设置在主体区13与漏极区11之间。漏极区11电连接到漏极终端D1，该漏极终端在图13中仅仅示意性地图解说明。源极区12和主体区13电连接到源极电极17，该源极电极形成或者连接到源极终端S1。

[0036] 所述MOSFET进一步包括栅极电极15，该栅极电极通过主体区13从源极区12延伸到或进入漂移区14。栅极电极15通过栅极电介质16与半导体主体100中实现的半导体区电介质绝缘，并且连接到栅极终端G1。栅极电介质16可以是常规的栅极电介质并且包括例如氧化物或氮化物。在图1图解说明的实例中，栅极电极15为设置在MOSFET在其中实现的半导体主体100的沟槽中的沟槽电极。然而，这仅仅是一个实例。栅极电极15也可以实现为半导体主体100的第一表面101之上的平坦电极（未示出）。

[0037] 所述MOSFET可以实现为n型MOSFET或者p型MOSFET。在n型MOSFET中，源极区12和漏极区11为n掺杂的，而主体区13为p掺杂的。在p型MOSFET中，源极区12和漏极区11为p掺杂的，而主体区13为n掺杂的。漏极区11和源极区12的掺杂浓度例如-3 -3 -3处于5E17 cm 与1E21 cm 之间的范围内。主体区13的掺杂浓度例如处于1E16 cm 与-3
1E19 cm 之间的范围内。

[0038] 所述MOSFET可以实现为增强型（常断）MOSFET或者耗尽型（常通）MOSFET。在增强型MOSFET中，主体区13延伸到栅极电介质16。在耗尽型MOSFET中，或者主体区13至少沿着栅极电介质16包括与源极区12相同传导类型并且沿着栅极电介质16在源极区12与漂移区14之间延伸的沟道区18（以虚线图解说明），或者栅极电介质16包括当栅极-源极电压为零时在主体区13中造成传导沟道的固定电荷（在n型MOSFET中为正电荷）。

[0039] 在图1图解说明的MOSFET类型中，漂移区14可以具有与源极区12和漏极区11相同的掺杂类型（传导类型），但是也可以与源极区12和漏极区11互补地掺杂，其中至少漂移区14的介于将在下文中解释的垂直电介质层22与所述MOSFET的沟道区之间的部分可以具有与源极区12相同的掺杂类型。所述MOSFET的“沟道区”是主体区13沿着栅极电介-3质16的区域，其中栅极电极15控制传导沟道。漂移区14的掺杂浓度例如处于1E12 cm-3
与1E15 cm 之间的范围内。

[0040] 所述MOSFET进一步包括通过垂直电介质层22与漂移区14电介质绝缘的漂移控制区21。垂直电介质层22充当漂移控制区电介质。漂移控制区21被配置成当所述MOSFET处于接通状态时在漂移区14中沿着漂移控制区电介质22产生传导沟道，以便降低MOSFET的接通电阻。当向栅极终端G施加在主体区13中造成在源极区12与漂移区14之间沿着栅极电介质16的传导沟道的电位时并且当在漏极终端D与源极终端S之间施加电压时，所述MOSFET像常规MOSFET那样处于接通状态。沿着栅极控制区电介质22的传导沟道在漂移区14具有与源极漏极区12、11相同的掺杂类型时为累积沟道，并且在漂移区14与这些区互补地掺杂时为反型沟道。漂移控制区21的掺杂类型可以与漂移区14的掺杂类型相应或者可以是互补的。

[0041] 所述MOSFET进一步包括经由接触电极23耦合到漂移控制区21的偏压源31。依照一个实施例（未图解说明），偏压源31包括连接在栅极终端G与漂移控制区21之间的整流器元件，诸如二极管。诸如电容器之类的电容性元件32可以耦合在漂移控制区21与用于参考电位的诸如源极终端S之类的终端之间。此外，诸如二极管之类的整流器元件33可以连接在漏极区11与漂移控制区21的漏极侧末端之间。可选地，整流器元件33连接到掺杂类型与源极区12相同并且比漂移控制区21更高地掺杂的连接区24。

[0042] 所述MOSFET可以进一步包括掺杂类型与主体区13相同或者与源极区12的掺杂类型互补的半导体区带25。在这种情况下，偏压源31和可选的电容性元件32经由接触电极23连接到该半导体区带25。依照一个实施例，漂移控制区21的掺杂类型与漂移区14的掺杂类型相应。

[0043] 现在解释依照图1的MOSFET的操作原理。出于解释的目的，假设该MOSFET为具有n掺杂漂移区14的n型MOSFET，并且漂移控制区21具有与漂移区14相同的掺杂类型。偏压源31被配置成在所述MOSFET处于接通状态时将漂移控制区21偏置成具有相对于源极终端S（源极电位）的电位的正电位。当施加到栅极终端G的驱动电位在源极区12与漂移区14之间的主体区13中产生传导沟道时并且当正电位施加到漏极终端D与源极终端S之间时，所述MOSFET处于接通状态。在接通状态下，具有比漂移区14更高的电位的漂移控制区21在漂移区14中沿着栅极控制区电介质22产生累积沟道。与没有漂移控制区的MOSFET相比，该累积沟道显著地降低了接通电阻。

[0044] 当主体区13中的沟道中断时，所述MOSFET处于断开状态。在这种情况下，开始于主体区13与漂移区14之间的pn结处的耗尽区在漂移区14中扩展。在漂移区14中扩展的耗尽区使得耗尽区也在漂移控制区21中扩展，漂移控制区像漂移区14那样可以包括单晶半导体材料。由于在漂移区14中扩展的耗尽区和在漂移控制区21中扩展的耗尽区的原因，漂移控制区电介质22两端的电压是受限的。电容性存储元件32用来当所述MOSFET处于其接通状态时存储漂移控制区21中所需的电荷。整流器元件33允许漂移控制区21中热产生的电荷载流子流到漏极区11。该整流器元件被连接起来，使得在所述MOSFET的接通状态下，漂移控制区21可以采取比漏极终端处的电位更高的电位，从而漂移控制区21不放电。

[0045] 在图1图解说明的MOSFET中，漂移控制区21不仅通过垂直漂移控制区电介质22与漂移区14电介质绝缘，而且通过水平电介质层26与漏极区11电介质绝缘。垂直电介质漂移控制区电介质22和水平电介质层26形成漂移控制区21设置于其中的绝缘井状结构。该电介质结构将在下文中称为电介质井20。

[0046] 在图1图解说明的实施例中，一个漂移区14设置在两个漂移控制区21之间。具有一个栅极电极15和相应的栅极电介质16、一个漂移区14、一个漂移控制区电介质22和一个漂移控制区21的器件结构可以称为一个晶体管元胞。然而，也可以将具有一个源极区12、一个主体区13、一个漂移控制区电介质22、一半漂移控制区21和一半漂移区14的结构看作一个晶体管元胞。如图1中的点线所图解说明的，功率晶体管可以包括多个并联连接的晶体管元胞。这些晶体管元胞通过将其源极电极17连接到公共源极终端S1、通过将其栅极电极16连接到公共栅极终端G1并且通过将漂移控制区21的终端23连接到偏压电路
31而并联连接。各晶体管元胞具有共同的漏极区11。

[0047] 漏极区11可以仅仅设置在漂移控制区21之下的横向电介质层26之下。然而，依照一个实施例（以图1中的虚线图解说明），漂移区的部分11’也可以朝着第一表面101在两个相邻的漂移控制区电介质22之间延伸。

[0048] 图2图解说明了依照一个实施例的半导体主体100的水平截面图。图2中图解说明的截面是漂移控制区21和漂移区14的截面。参照图2，在半导体主体100中，集成了多个包括漂移控制区电介质22和水平电介质层26的电介质井20，其中每个电介质井20内设置了一个漂移控制区21。参照图2，电介质井20为具有纵向方向的纵向结构，该纵向方向在半导体主体100的横向方向上延伸并且因此垂直于图1中图解说明的截平面。各电介质井20被设置成在垂直于其纵向方向的方向上远离彼此，其中一个漂移区14、至少一个主体区13、至少一个源极区12、栅极电极15和栅极电介质16设置在两个电介质井20之间。在图2中，未示出这些单独的器件区。附图标记表示了其中实现这些器件区的两个相邻电介质井20之间的区域之一。

[0049] 作为电介质井20的纵向方向上的尺寸的长度I例如处于若干微米（µm）上至若干毫米（mm）的范围内。作为与纵向方向垂直的方向上的尺寸的这些电介质井20的宽度w例如处于数10纳米（nm）上至若干10µm之间、诸如例如100nm与20µm之间或者500nm与5µm之间的范围内。尽管出于说明的目的，在图2中仅仅图解说明了数个电介质井20，但是功率5
晶体管可以包括高达数10000（10）晶体管元胞，其中每个晶体管元胞包括具有漂移控制区21的电介质井20。

[0050] 在图2图解说明的实施例中，所述MOSFET包括多个漂移控制区21，其中各漂移控制区21为与相邻漂移区14和漏极区11电介质绝缘的伸长的半导体区。在水平（横向）方向上，各漂移控制区21由一个漂移区14包围。换言之，在该实施例中，各漂移控制区21和漂移控制区电介质22嵌入到一个漂移区14中。在该实施例中，存在多个电介质井20，每个电介质井包括由漂移控制区电介质形成的侧壁以及由水平电介质层26形成的底部，其中这些电介质井20中的每一个包括一个漂移控制区21。

[0051] 图3图解说明了依照第二实施例的半导体主体100的水平截面图。在该实施例中，所述MOSFET包括多个漂移区14，其中各漂移区14为与相邻漂移控制区21电介质绝缘的伸长的半导体区。在水平（横向）方向上，各漂移区14被一个漂移控制区21包围。换言之，在该实施例中，各漂移区14嵌入到通过漂移控制区电介质22与漂移区14分离的一个漂移控制区21中。另外的电介质层27包围漂移控制区21并且在垂直方向上延伸到水平电介质层26。在该实施例中，存在一个电介质井20，其具有由电介质层27形成的外侧壁和由水平电介质层26形成的底部并且具有多个由包围各漂移区14的漂移控制区电介质22形成的环状垂直电介质层。如图1中图解说明的，漂移区14邻接漏极区11，而漂移控制区21通过绝缘层26与漏极区11绝缘。

[0052] 作为与纵向方向垂直的方向上的尺寸的这些漂移区14的宽度d例如处于数10纳米（nm）上至数10µm之间、诸如例如100nm与20µm之间或者500nm与5µm之间的范围内。

[0053] 在下文中，措辞“至少一个电介质井”表示如图2中图解说明的所述多个电介质井或者图3中图解说明的所述一个电介质井。

[0054] 参照图2和图3，可以实现具有所述至少一个电介质井20以及设置在电介质井20内（参见图3）或者电介质井20之间（参见图2）的有源晶体管区的功率晶体管，使得所述至少一个电介质井20在其纵向方向上在半导体主体100的两个边缘区之间延伸。半导体主体100的措词“边缘区”表示半导体主体100的靠近边缘表面的区域，其中半导体主体100的边缘表面为在横向方向上成为半导体主体100的边界的表面。在图2和图3中图解说明的实施例中，所述至少一个电介质井20从邻接第一边缘表面1101的第一边缘区延伸到邻接第二边缘表面1102的第二边缘区。

[0055] 当功率晶体管处于操作中并且关断时，根据功率晶体管的电压阻断能力，漏极终端D1与源极终端S1之间的电压可以高达数100V。在半导体主体100的垂直方向上，主要是漂移区14或者漂移控制区21中的空间电荷区吸收该电压。由于半导体主体100的沿着边缘表面1101、1102的晶格缺陷的原因和/或由于边缘区1101、1102中的半导体主体100的基本掺杂浓度的原因，边缘表面1101、1102不可以提供由漏极区11形成的第二表面102与其中设置了源极区12和主体区13的第一表面101之间的电气隔离。而且，甚至希望的是将边缘表面1101、1102保持在与半导体主体100的第二表面102相同的电位上以便避免泄漏电流。因此，漏极终端D1与源极终端S1之间的电压也将在第一表面101的介于边缘表面1101、1102之间的区域以及其中源极区12和主体区13设置在电介质井20之间的那些区域中被吸收。为了实现这点，可选的结终止系统40可以靠近第一表面101地设置在半导体主体100中和/或上，并且可以具有将半导体主体100细分成内部区和外部区的环形物形状。依照一个实施例，各晶体管元胞的源极区12和主体区13以及栅极电极15设置在环状边缘终止结构40的内部区内。电介质井20可以通过边缘终止结构40或者在边缘终止结构40之下延伸到半导体主体100的边缘区中，其中该边缘区设置在如边缘终止结构40所限定的外部区中。

[0056] 图4在图2中图解说明的截平面B-B中图解说明了漂移区14的部分的垂直截面图。参照图4，栅极电极15以及源极和主体区（图4中未图解说明）未延伸到半导体主体100的边缘区并且在漂移区14的纵向方向上甚至未延伸到所述至少一个电介质井20的末端。图4图解说明了漂移区14、栅极电极15和栅极电介质16在邻接半导体主体100的边缘区的区域中的垂直截面图。在虚线中，图解说明了所述至少一个电介质井20的位置，尤其是水平电介质层26以及形成所述至少一个电介质井20的末端的垂直电介质层的部分的位置。在漂移区14的纵向方向上形成所述至少一个电介质井的末端的垂直电介质层是图2中图解说明的电介质层22，或者是图3中图解说明的电介质层27。朝着漂移区14的纵向末端的所述至少一个电介质井20的末端将在下文中称为所述至少一个电介质井的纵向末端。

[0057] 如图4中可以看出，栅极电极15以及还有源极区12和主体区13（参见图1，但是未在图4中图解说明）被设置成远离电介质井20的纵向末端，并且因此远离半导体主体100的边缘区。边缘表面1101与栅极电极15之间的掺杂区的掺杂浓度可以与漂移区14的掺杂浓度相应。该掺杂区分别吸收边缘表面1101与栅极终端15、源极区12与主体区13之间的电压。在功率晶体管的关断状态下，栅极电极15的电位与源极区12和主体区13的电位相应。在一个可替换的实施例（未示出）中，栅极结构可以包括在井20的纵向方向上远离的若干个栅极电极（每个具有相应的栅极电介质）。

[0058] 参照图4，边缘终止结构40可以包括在半导体主体100的第一表面101之上设置在电介质层43上的一个或多个场板41和/或42。依照一个实施例，作为被设置成更靠近内部区的场板的第一场板41可以电连接到功率晶体管的栅极电极15、源极区12或主体区13。被设置成更靠近外部区的第二场电极42可以例如电连接到半导体主体100的边缘区或者漏极区11。利用诸如图4中图解说明的场电极41、42之类的场电极形成边缘终止结构40仅仅是实现边缘终止结构的多个不同可能性之一。依照另外的实施例（未图解说明），除了场电极41、42之外或者代替场电极41、42的是，边缘终止结构40包括可选地连接到场板的掺杂场环形物、JTE（结终止物延伸）掺杂的电活性涂层（比如例如钻石状碳）、半隔离涂层或者VLD（横向掺杂变化）区——列举几个可能的边缘终止物。依照另外的实施例（未示出），可以使用这些边缘终止构件中的一个或多个的组合。这些类型的边缘终止结构是众所周知的，从而在这个方面无需进一步的解释。

[0059] 图5图解说明了包括漂移控制区21的所述至少一个电介质井20的垂直截面图。在该实施例中，参见图1连接在漏极区11与漂移控制区21之间的整流器元件33连接在可选的连接区24'与处于第一表面101的区域中且设置在半导体主体100的边缘区中的可选的接触区34之间。连接区24'在半导体主体100的垂直方向上从第一表面101延伸到设置在漂移控制区21的漏极侧末端处的接触区24。漂移控制区21的“漏极侧末端”为漂移控制区的面向漏极区11的末端。连接区24'沿着漂移控制区电介质22的形成电介质井22的纵向末端的那个部分从第一表面101延伸到接触区24。

[0060] 传导类型与主体区（图1中的13）相同并且与源极区互补的可选的半导体区带25被设置成远离所述至少一个电介质井20的纵向末端并且设置在如环状边缘终止结构40所限定的半导体主体100的内部区中。设置在半导体主体100的边缘区中的接触区34可以具有与漏极区11或者在半导体主体100的垂直方向上设置在漏极区11与接触区34之间的漂移区14相同的掺杂类型。漂移控制区21可以具有与漂移区14的掺杂浓度相应的掺杂浓度。

[0061] 参照图2和图3，除了具有所述至少一个漂移区14和所述至少一个漂移控制区21的垂直功率晶体管之外，至少一个高电压器件在半导体主体100内的另外的电介质井50中实现。“高电压器件”为取决于特定实现方式具有数10V或者甚至数100V的电压阻断能力的半导体器件。高电压器件的电压阻断能力可以与功率器件的电压阻断能力相应。然而，高电压器件可以实现为具有比功率晶体管低得多的电流承载能力或者高得多的接通电阻。

[0062] 在图2的实施例中，所述另外的电介质井50可以像其中实现了漂移控制区21的电介质井20那样实现。在图3的实施例中，所述另外的电介质井50为电介质井20内的附加井。该附加井50可以为环状并且可以围绕连接到漏极区11并且与漂移区14相应的半导体区14'设置。该附加电介质井50和/或半导体区14'可以结合与主晶体管电介质绝缘的另外的器件。所述另外的电介质井50通过围绕与漂移控制区电介质22相应的垂直电介质层22'提供附加的环状垂直电介质层51而形成。所述另外的电介质井50内的半导体区在图2和图3中利用点图案绘制。这些半导体区在垂直和水平方向上由电介质井50围住。

[0063] 所述另外的电介质井50可以位于周围电介质层27内部。然而，这仅仅是一个实例。在另一个实施例中，所述另外的电介质井50可以如图2中的虚线27’所绘出的那样在横向方向上位于周围电介质层27外部。在另一个实施例中，所述另外的电介质井50可以位于不包围有源晶体管元胞（图2中未示出）的不同周围电介质层内部。

[0064] 所述另外的电介质井50可以在垂直功率晶体管的晶体管元胞的场的边缘处形成。在图2和图3中图解说明的实施例中，存在一个另外的电介质井50，其中图3的电介质井50包括两个部分501、502，伸长的半导体区14'的每一侧一个部分。在所述另外的电介质井50与包括漂移控制区21的相邻电介质井20之间，可以实现表示源极区12和主体区13的有源晶体管区。然而，也可能省略源极区12并且在这些电介质井20、50之间仅仅提供与主体区13相应的掺杂区。

[0065] 在所述另外的电介质井50中实现的高电压器件可以实现为横向功率器件，其中可以实现任何类型的横向功率器件，诸如横向功率晶体管、横向功率二极管等等。在一个可替换的实施例中，可以实现包含相同类型或不同类型的高电压器件的多个另外的电介质井50。

[0066] 图6在图2和图3中图解说明的纵向垂直截平面D-D内图解说明了所述另外的电介质井50的垂直截面图。在该实施例中，在所述另外的电介质井50中实现了横向功率晶体管，尤其是横向功率MOSFET。所述另外的电介质井50包括将电介质井50内的半导体区与漏极区11电介质绝缘的水平电介质层52以及将电介质井50内的半导体区与在半导体主体100的横向方向上包围所述另外的电介质井50的半导体区电介质绝缘的垂直电介质层51。图6中所示的垂直电介质层51形成所述另外的电介质井50的纵向末端。就电介质层的尺寸和厚度而言，所述另外的电介质井50可以与包括漂移控制区的电介质井20相应。所述另外的电介质井50可以使用形成包括漂移控制区的电介质井20的相同工艺步骤来产生。

[0067] 参照图6，横向功率晶体管包括被设置成在半导体主体100的横向方向上彼此远离的漏极区61和源极区63。横向功率晶体管进一步包括主体区64和漂移区62，其中主体区64设置在源极区63与漂移区62之间。漂移区62可以邻接漏极区61。横向功率晶体管进一步包括栅极电极71，该栅极电极被设置成邻近源极区63与漂移区62之间的主体区64并且通过栅极电介质72与这些半导体区电介质绝缘。在图6中图解说明的实施例中，栅极电极71为在从第一表面101延伸到半导体主体100中的沟槽中实现的沟槽电极。然而，这仅仅是一个实例。栅极电极71也可以实现为第一表面101之上的平坦栅极电极。依照图6的横向晶体管的主要电流流动方向为半导体主体100的横向方向，其中电流仅仅沿着栅极电介质72在半导体主体100的垂直方向上流动。像在常规的横向功率晶体管中那样，源极区63和主体区64共同连接到源极电极65，其中该源极电极形成或者连接到横向晶体管的源极终端S2。在图6中，G2表示连接到栅极电极71的栅极终端，并且D2表示连接到横向晶体管的漏极区61的漏极终端。

[0068] 如图6中图解说明的，源极区63和主体区64可以设置在如边缘终止结构40所限定的半导体主体100的内部区中，而漏极区61可以设置在半导体主体100的外部区中但是处于所述另外的电介质井50内。源极区63与漏极区61之间在半导体主体100的横向方向上的距离根据横向晶体管的希望的电压阻断能力来选择。

[0069] 图6图解说明了在一个另外的电介质井50中实现的一个横向晶体管。该横向晶体管设置在所述另外的电介质井50的一个纵向末端的区域中。在所述另外的电介质井50的相对纵向末端的区域中，可以实现另外的横向晶体管（未示出）。另外的可选的垂直电介质层53（图6中以虚线图解说明）可以设置在这两个横向晶体管之间。也可能在纵向方向上将所述另外的电介质井50细分成若干个电介质子井，其中这些子井中的至少一个（即一个纵向末端处的子井）包括功率器件，其中在设置在内部区中的其他子井中可以实现诸如电阻器或逻辑器件之类的另外的器件。

[0070] 横向晶体管可以实现为增强型晶体管（增强型MOSFET）或者耗尽型晶体管（耗尽型MOSFET），并且可以实现为n型或p型晶体管。在增强型晶体管中，主体区64与源极区63、漂移区62和漏极区61互补地掺杂，其中漂移区62的掺杂浓度低于源极区63和漏极区61的掺杂浓度。在耗尽型晶体管中，主体区64包括沿着栅极电介质72的传导类型与源极区63和漂移区62相同的沟道区68（以虚线图解说明）。在n型晶体管中，源极区63、漂移区
62和漏极区61为n掺杂的，而在p型晶体管中，源极区63、漂移区62和漏极区61为p掺杂的。

[0071] 在图6中图解说明的横向晶体管中，源极区63设置在栅极电极71的背离漏极区61的一侧。可选地，与漂移区62互补地掺杂的半导体区66设置在栅极电极71的面向漏极区61的一侧与漂移区62之间。该半导体区66在横向晶体管阻断（处于其断开状态）时保护栅极电介质72免受高电压和/或高电场。依照一个实施例，半导体区66电连接到源极终端S2（如图6中以虚线图解说明的）。依照图6的横向MOSFET的操作原理与常规MOSFET的操作原理相应。因此，当在源极区63与漂移区62之间沿着栅极电介质72存在导电沟道时，该MOSFET处于接通状态。当沿着栅极电介质72不存在这样的传导沟道时，该MOSFET处于断开状态。在这种情况下，耗尽区或空间电荷区在漂移区62中扩展，其开始于主体区
64与漂移区62之间的pn结以及半导体区66与漂移区62之间的pn结。沿着栅极电介质
72的传导沟道可以通过分别施加到栅极终端G2和栅极电极71的驱动电位进行控制。

[0072] 图7图解说明了具有之前解释的横向功率晶体管和垂直功率MOSFET的半导体装置的电气电路图。该电路图包括两个晶体管，即由垂直功率晶体管形成的第一晶体管T1、由横向功率晶体管形成的第二晶体管T2。如图7中以虚线所图解说明的，这两个晶体管T1、T2集成到公共半导体主体100中。在半导体主体100处存在六个可用的终端，即第一晶体管T1的漏极终端D1、源极终端S1和栅极终端G1以及横向晶体管T2的漏极终端D2、源极终端S2和栅极终端G2。仅仅出于说明的目的，假设这两个晶体管T1、T2为n型增强型晶体管。

[0073] 图8在图2和图3中图解说明的纵向垂直截平面D-D内图解说明了所述另外的电介质井50的垂直截面图。在该可替换实施例中，在所述另外的电介质井50中实现了横向功率二极管。

[0074] 参照图8，横向功率二极管包括在半导体主体100的横向方向上远离的第一发射极（阴极）区91和第二发射极（阳极）区94。依照图8的横向二极管的主要电流流动方向为半导体主体100的横向方向。像在常规的横向功率二极管中那样，阳极区94通常连接到阳极电极95，其中该阳极电极95形成或者连接到横向二极管的阳极终端A。在图8中，C表示连接到横向二极管的阴极区91的阴极终端。

[0075] 如图8中图解说明的，阳极区94可以设置在如边缘终止结构40所限定的半导体主体100的内部区中，而阴极区91可以设置在半导体主体100的外部区中但是处于所述另外的电介质井50内。阳极区94与阴极区91之间在半导体主体100的横向方向上的距离根据横向二极管的希望的电压阻断能力来选择。

[0076] 通常，在图6中图解说明的横向MOSFET中以及在图8中图解说明的横向二极管中，漂移区从如边缘终止物所限定的环形物内部延伸到如边缘终止物所限定的环形物外部，或者至少电介质井从如边缘终止物所限定的环形物内部延伸到如边缘终止物所限定的环形物外部。当然，该构思并不限制为适用于MOSFET或二极管，而是也可以适用于包括漂移区的其他类型的功率器件。

[0077] 图8图解说明了在一个另外的电介质井50中实现的一个横向二极管。该横向二极管设置在所述另外的电介质井的一个纵向末端的区域中。在所述另外的电介质井50的相对纵向末端的区域中，可以实现另外的横向二极管（未示出）或横向晶体管。在这两个横向二极管之间或者在横向二极管与横向晶体管之间可以设置另外的可选的垂直电介质层53（在图8中以虚线图解说明）。

[0078] 图9图解说明了具有之前解释的横向功率二极管D和垂直功率MOSFET的半导体装置的电气电路图。该电路图包括由垂直功率晶体管形成的第一晶体管T1和由横向功率二极管形成的二极管。如图9中以虚线所图解说明的，晶体管T1和二极管D集成到公共半导体主体100中。在半导体主体100处存在五个可用的终端，即第一晶体管T1的漏极终端D1、源极终端S1和栅极终端G1以及横向二极管D的阳极终端A、阴极终端C。仅仅出于说明的目的，假设晶体管T1为n型增强型晶体管。

[0079] 可选地，不仅第一晶体管T1和二极管D，而且第二晶体管T2都集成到半导体主体100中。图9中也图解说明了该第二晶体管T2的电路符号。第二晶体管T2可以实现为如图6中图解说明的横向晶体管。第二晶体管T2和二极管D可以在相对的纵向末端上设置在一个另外的电介质井中，或者可以设置在两个分离的另外的电介质井50中。在该实施例中，在半导体主体100处存在八个终端，即第一晶体管T1的漏极终端D1、源极终端S1和栅极终端G1，第二晶体管T2的漏极终端D2、源极终端S2和栅极终端G2，以及横向二极管D的阳极终端A和阴极终端C。

[0080] 图10图解说明了应用电路的第一实施例，其中实现了集成到半导体主体100中的两个晶体管T1、T2和二极管D。依照图10的电路为半桥电路，其具有由第一晶体管T1形成的低侧晶体管、高侧晶体管T3以及包括具有电平移位器晶体管的电平移位器并且包括自举二极管的高侧驱动电路220。电平移位器晶体管由第二晶体管T2形成。自举二极管由横向功率二极管D形成。在图10中图解说明的实施例中，高侧晶体管T3和低侧晶体管T1二者均实现为n型增强型MOSFET。然而，这仅仅是一个实例。这两个晶体管也可以实现为p型MOSFET或者互补的MOSFET。高侧晶体管T3和低侧晶体管T1中的每一个具有由这些MOSFET的漏极-源极路径形成的负载路径以及由各MOSFET的栅极终端形成的控制终端。在图10中图解说明的实施例中，电平移位器晶体管T2也实现为n型增强型MOSFET。然而，这仅仅是一个实例。电平移位器晶体管可以实现为可以集成到所述另外的电介质井50中的任何类型的晶体管。

[0081] 高侧晶体管T3和低侧晶体管T1的负载路径分别串联连接在用于正供应电位+VDC和负供应电位或参考电位GND的终端之间。高侧晶体管T3和低侧晶体管T1的负载路径共同的电路节点形成半桥电路的输出OUT。

[0082] 半桥电路进一步包括接收第一输入信号SLS和第二输入信号SHS的控制电路210。第一输入信号SLS限定低侧晶体管T1的希望的开关状态，并且第二输入信号SHS限定高侧晶体管T3的希望的开关状态。控制电路210被配置成根据第一输入信号SLS产生第一驱动信号SDRV1并且根据第二输入信号SHS产生第二驱动信号SDRV2。可替换地并且未在图11中示出，可以从仅仅一个单个输入信号中例如通过使用反相输入信号并且添加一定延迟时间以便防止低侧开关T1和高侧开关T3同时处于传导模式下而产生第一驱动信号SDRV1和第二驱动信号SDRV2。尽管第一驱动信号SDRV1在低侧晶体管T1的栅极终端处直接被接收，但是需要第二驱动信号SDRV2的信号电平的电平移位以便驱动高侧晶体管T3。第一和第二驱动信号SDRV1、SDRV2可以是参考到参考电位GND的信号。尽管低侧晶体管T1可以使用参考到参考电位GND的第一驱动信号SDRV1来接通和关断，但是需要参考到半桥电路的输出终端OUT处的电位的第三驱动信号SDRV3以便接通和关断高侧晶体管T3。该驱动信号SDRV3由高侧驱动电路220使用连接在高侧驱动电路220与参考电位GND之间的电平移位器晶体管T2而产生。
电平移位器晶体管T2接收第二驱动信号SDRV2。高侧驱动电路220被配置成评估电平移位器晶体管T2的开关状态，并且根据检测的电平移位器晶体管T2的开关状态产生第三驱动信号SDRV3。当例如电平移位器晶体管T2通过第二驱动信号SDRV2而接通时，高侧驱动电路220产生第三驱动信号SDRV3以便接通高侧晶体管T3。电平移位器晶体管T2的电压阻断能力大约为低侧晶体管T1的电压阻断能力，因为取决于半桥电路的开关状态，电平移位器晶体管T2的负载路径两端的电压大约与低侧晶体管T1的负载路径两端的电压相同。

[0083] 二极管D可以例如用作自举二极管以便从低侧驱动电路210的供应电压SSUPP产生高侧驱动电路220的供应电压。当晶体管T1处于接通状态时，高侧驱动电路220和高侧晶体管T3的参考电位接近参考电位GND。因此，横向功率二极管D可以处于正向操作并且向高侧驱动电路220的能量存储装置（参见例如图11中的电容性存储元件222）充电。当晶体管T1处于断开状态时，高侧驱动电路220和高侧晶体管T3的参考电位接近例如正供应电位+VDC。在该操作状态下，横向二极管D防止了高侧电路220的能量存储装置被放电并且因此确保了高侧电路220的操作。

[0084] 图11图解说明了依照图10的半桥电路，其中更加详细地图解说明了高侧驱动电路220的实施例。在该实施例中，高侧驱动电路220包括驱动单元221，该驱动单元具有连接到在这里示为电容器的能量存储元件222的供应终端、耦合到高侧晶体管T3的栅极终端的输出终端以及输入终端。可选地，栅极电阻器224连接在驱动单元221的输出与高侧晶体管T3的栅极终端之间。驱动单元221的供应终端中的第一个连接到能量存储元件222的正供应终端，而第二供应终端连接到能量存储元件222的负供应终端以及半桥电路的输出OUT。因此，驱动单元221的第一供应终端处的电位与输出终端OUT的电位加上由能量存储元件222提供的供应电压相应。能量存储元件222可以如之前所解释的那样由自举二极管D充电。

[0085] 然而，能量存储元件222也可以是可以在高侧驱动电路中采用的另一个电压源。在这种情况下，自举二极管D可以省略或者可以在电路中用于其他目的。

[0086] 诸如电阻器之类的阻抗223连接在驱动单元221的第一供应终端与输入终端之间，并且与电平移位器晶体管T2的负载路径串联连接，其中具有阻抗223和电平移位器晶体管T2的串联电路连接在能量存储元件222的正供应终端与参考电位GND之间。驱动单元221被配置成评估阻抗223两端的电压并且根据检测的阻抗223两端的电压产生第三驱动信号SDRV3，其中该电压取决于电平移位器晶体管T2的开关状态。可替换地并且未在图11中示出，可以在阻抗223与电平移位器晶体管T2的终端D2之间放置附加阻抗以便降低例如电流值和功率损失。

[0087] 现在解释依照图11的半桥电路的操作原理。出于解释的目的，假设低侧晶体管T1和高侧晶体管T3关断并且在下一步骤中，希望接通高侧晶体管T3。进一步假设输出OUT处的电位在参考电位GND与正供应电位+VDC之间的某处。输出OUT处的该电位取决于连接到输出OUT的负载（未图解说明）的特性，并且可能例如在关断晶体管T1期间甚至超过正供应电位+VDC。仅仅出于解释的目的，假设输出OUT处的电位为正供应电位+VDC的大约50%。供应电位+VDC例如处于300V与600V之间的范围内。

[0088] 当电平移位器晶体管T2关断时，阻抗223两端的电压为零并且跨电平移位器晶体管T2的电压与输出OUT处的电位加上能量存储元件222的供应电压相应。因此，要求电平移位器晶体管T2的电压阻断能力至少为低侧晶体管T1的电压阻断能力。

[0089] 当第二驱动信号SDRV2接通电平移位器晶体管T2时，电流流经阻抗223，使得阻抗223两端的电压增大，其中驱动单元221的输入和电位可能甚至下降至输出终端OUT处的电位之下。依照一个实施例，驱动单元221 包括防止驱动单元221的输入处的电位显著下降至输出OUT处的电位之下的保护电路。依照一个实施例，可以在第二供应终端与输入终端之间连接二极管或者雪崩或齐纳二极管（以点线图解说明）或者具有多个串联连接的二极管和/或雪崩或齐纳二极管的装置。驱动单元221可以或者评估阻抗223两端的电压，或者可以检测输入终端处的电位减小至输出OUT处的电位之下（图11中未示出），输出处的电位为驱动单元221的第二供应终端处的电位。依照一个实施例，驱动单元221产生驱动信号SDRV3的信号电平，该信号电平在驱动单元221的输入终端处的电位下降至驱动单元221的第二供应终端处的电位之下时接通高侧晶体管T3。

[0090] 除了高电压阻断能力之外，电平移位器晶体管T2也可以具有高接通电阻，以便防止电平移位器晶体管T2对能量存储元件222放电以及改变输出终端OUT处的电位。

[0091] 图12图解说明了在所述另外的电介质井50中实现的横向功率晶体管的另一实施例。依照图12的功率晶体管基于图6中图解说明的功率晶体管。在依照图12的功率晶体管中，保护栅极电极71免受高电压并且可以引流泄漏电流的半导体区66电连接到垂直功率晶体管的源极终端S1。可选地，该晶体管包括与半导体区66相同地掺杂、在漂移区62内设置在主体区64的区域中并且也连接到垂直功率晶体管的源极终端S1的另外的半导体区67。半导体区67也可以用来将泄漏电流引流到功率终端（在这种情况下为源极终端S1）。
泄漏电流可能在横向功率晶体管的阻断操作期间在漂移区62中热产生，并且防止该泄漏电流到达驱动电路。

[0092] 图13图解说明了在所述电介质井50中实现的横向功率晶体管的另一实施例。该功率晶体管实现为耗尽型晶体管并且具有设置在两个栅极电极71之间或者一个栅极电极71的两个部分之间的源极区63。所述至少一个栅极电极71设置在从第一表面101延伸到半导体主体100中的沟槽内。漂移区62的部分延伸到分别介于这两个栅极电极71或者栅极电极部分之间的源极区63。栅极电极71或者栅极电极部分通过栅极电介质72与半导体主体100电介质绝缘。

[0093] 图14图解说明了图13的功率晶体管在所述至少一个栅极电极71的区域和源极区63中的水平截面图。在图14中图解说明的实施例中，源极区63设置在两个栅极电极71之间，每个栅极电极通过栅极电介质72与半导体主体100电介质绝缘。依照另一实施例（未示出），存在环状栅极电极71，其中源极区63设置在该环形物内。分别在所述两个栅极电极71或者两个栅极电极部分之间，设置了至少一个掺杂类型与源极区63的掺杂类型互补的半导体区69。该至少一个区69被设置成远离源极区63，使得漂移区62的部分设置在源极区63与半导体区69之间。

[0094] 图13中图解说明的横向耗尽型晶体管的操作原理如下：出于解释的目的，假设耗尽型晶体管为n型晶体管，其中源极区63、漏极区61和漂移区62为n掺杂的，而所述至少一个半导体区69为p掺杂的。所述至少一个栅极电极71电连接到用于参考电位的终端，诸如垂直功率晶体管的源极终端S1。当横向晶体管的源极终端S2处的电位增加至栅极电极71的电位之上时，所述MOSFET关断，从而设置在栅极电极71之间的漂移区62的部分耗尽电荷载流子。横向功率晶体管的源极终端S2处的电位增加可能例如在横向晶体管用来对连接在横向晶体管的源极终端S2与用于参考电位的终端（诸如垂直功率晶体管的源极终端S1）之间的电容器充电时发生。图13中以虚线图解说明了这样的电容器。依照一个实施例，该电容器为如图1中图解说明的电容器32。

[0095] 依照另一个实施例，该电容器为图11的能量存储元件222。依照另一个实施例，如图1中图解说明的电容器32以及如图11中图解说明的能量存储元件222由同一个电容性存储元件实现，或者由并联连接的两个电容性存储元件实现。为了防止该电容器通过横向晶体管而被放电，在横向功率晶体管的源极终端S2与该电容器之间连接也在图13中图解说明的诸如二极管之类的整流器元件。因此，图13的横向耗尽型晶体管形成将供应功率输送至功率晶体管的半桥装置的高侧驱动器的另一个电压源或者自举二极管的替代。

[0096] 图14中图解说明的横向晶体管进一步包括与漏极区11互补地掺杂并且邻接背离沟道区的侧面上的栅极电介质72的两个半导体区69。这些半导体区也可以连接到垂直功率晶体管的源极终端S1。

[0097] 图14中图解说明的所述至少一个半导体区69用来防止少数电荷载流子沿着栅极电介质72累积。该半导体区69例如也连接到垂直功率晶体管的源极终端S1。

[0098] 沟道区可以具有与漂移区62相同的掺杂浓度，但是也可以具有与漂移区62的掺杂浓度不同的掺杂浓度。沟道区的掺杂浓度是影响耗尽型晶体管的夹断电压的参数之一。

[0099] 图15图解说明了在所述另外的电介质井50中实现功率半导体器件的另一实施例。在该实施例中，除了横向功率晶体管之外，电阻器80集成到所述另外的电介质井50中。可替换地，横向功率晶体管和电阻器80集成到两个不同的另外的电介质井50中。依照图
15的横向功率晶体管与依照图6的功率晶体管相应。然而，这仅仅是一个实例。也可以实现任何其他类型的横向功率晶体管。其中实现电阻器80的电介质井50的区域通过另外的
11 16
垂直电介质层53与横向功率晶体管电介质绝缘。电阻器80包括具有例如介于10 与10 -3
cm 之间的掺杂浓度的第一掺杂半导体区81以及被设置成在横向方向上彼此远离的两个更高掺杂的接触区82、83。各半导体区81、82、83的掺杂类型是相同的。所述接触区之一，即在图解说明的实施例中的第二接触区83，连接到横向功率晶体管的源极终端S2，使得电阻器80与横向功率晶体管的负载路径串联连接。

[0100] 图16中图解说明了具有垂直功率晶体管T1、横向功率晶体管T2以及与横向功率晶体管T2的负载路径串联连接的电阻器80的电子电路的应用。图13中图解说明的电子电路基于图7中图解说明的半桥电路，区别在于电阻器80与电平移位器晶体管T2的负载路径串联连接。电阻器80连接到控制电路210。在该实施例中，控制电路210被配置成评估电阻器80两端的电压降V80。该电压降V80取决于电阻器80的温度。由于电阻器80集成到与低侧晶体管T1相同的半导体主体100中，因而电阻器80的温度与低侧晶体管T1的温度相应。

[0101] 在一个可替换的实施例（图16中未示出）中，电阻器80的一个或两个终端可以直接连接到控制电路210，而不连接到横向功率晶体管T2或者与横向功率晶体管T2具有例如公共地电位。在这种情况下，流经电阻器80的电流必须由控制电路210产生以便获得依赖于温度的电压降V80。

[0102] 图17图解说明了在所述另外的电介质井50中实现的依照另一实施例的横向功率晶体管的垂直截面图。像图13-14中图解说明的横向功率晶体管一样，依照图17的横向功率晶体管实现为耗尽型晶体管。在图17的耗尽型晶体管中，像依照图13-14的晶体管中那样的相同特征具有相同的附图标记。

[0103] 参照图17，横向晶体管包括在半导体主体100的横向方向上远离并且处于电介质井50内的漏极区61和源极区63。漂移区在漏极区61与源极区63之间延伸。漂移区具有与漏极区61和源极区63相同的传导类型，具有比源极区63和漏极区61更低的掺杂浓度，并且可以具有两个漂移区部分，即邻接源极区63的第一漂移区部分62’以及邻接第一漂移区部分62’和漏极区61的可选的第二漂移区部分62’’。 第一漂移区部分62’的掺杂浓度13 -3 17 -3
例如介于10 cm 与10 cm 之间。

[0104] 源极区63和漏极区61、漂移区62’、62’’以及下面解释的半导体区73嵌入到半导体区60中，该半导体区60具有掺杂类型与源极区63和漏极区61相同、但是掺杂浓度更低的基本掺杂。该半导体区60与之前解释的实施例中的漂移区62相应。第二漂移区部分62’’的掺杂浓度可以与具有基本掺杂的区域60的掺杂浓度相应，而第一漂移区部分62’的掺杂浓度高于具有基本掺杂的区域60的掺杂浓度。

[0105] 漏极区61和源极区63的掺杂浓度例如介于1E19 cm-3与1E21 cm-3之间。第一漂-2移区部分62’为例如具有大约1E12 cm 的掺杂剂量的注入区。

[0106] 漏极区61、源极区63和漂移区62’、62’’在n型耗尽型晶体管中为n掺杂的，并且在p型耗尽型晶体管中为p掺杂的。

[0107] 图17的耗尽型晶体管包括用于控制在源极区63与漏极区61之间的漂移区62’、62’’中（特别是第一漂移区部分62’中）的传导沟道的两个控制结构。第一控制结构包括在第一漂移区部分62’之上并且通过栅极电介质72与第一漂移区部分62’电介质绝缘的栅极电极71。第二控制结构包括传导类型与漂移区62’、62’’的传导类型互补的掺杂半导体区73。半导体区73将在下文中称为基极区。基极区73位于第一漂移区部分62’之下并且与栅极电极71相对，使得存在介于栅极电极71与基极区73之间的第一漂移区部分62’的部分。基极区73连接到栅极电极71所连接的第一栅极终端G2，或者可以连接到单独的栅极终端G3。在图17图解说明的实施例中，在半导体主体100的横向方向上，基极区73在漏极区61的方向上延伸得和第一漂移区部分62’一样远。第一漂移区部分62’与漏极区
61在横向方向上的距离由第二漂移区部分62’’限定。该距离可以在0（当第二漂移区部分62’’省略时）与数10μm之间。第一漂移区部分62’的长度是在横向方向上源极区63与漏极区61之间的漂移区62’的尺寸。

[0108] 如图17中图解说明的，漂移区62’位于具有至少一个场电极42的边缘终止结构40之下。参照图17，所述至少一个场电极42可以连接到栅极电极71。可选地，基极区73具有邻接栅极电极71之下的漂移区62’的较高掺杂区732以及邻接较高掺杂区732的较低掺杂区731。较高掺杂区732可以在漏极区61的方向上尽量延伸，或者可以更短。依照一个实施例，较高掺杂区732在漏极区61的方向上延伸得和栅极电介质72一样远，并且在漏极区61的方向上延伸得比较高掺杂区732更远。较低掺杂区731的掺杂剂剂量为例如大约-2 -2
1.0E12 cm ，而较高掺杂区732的掺杂剂剂量为例如大约5E12 cm 。较低掺杂区731比较高掺杂区732更深地延伸到半导体主体100中。例如，较低掺杂区731和较高掺杂区732为通过离子注入而形成的区域，其中（更深）较低掺杂区731的注入能量比较高掺杂区732的注入能量更高，例如3MeV。较高掺杂区732的注入能量例如介于1Mev与2MeV之间。

[0109] 在图17的晶体管中，当栅极终端G2、G3与源极终端S2之间的电压为零时，在源极区63与漏极区61之间的漂移区中存在传导沟道。当这些电压的绝对值增加，使得在n型晶体管中电压变为负或者在p型晶体管中电压变为正时，传导沟道受两个效应夹断：耗尽区从基极区73与漂移区62’之间的pn结扩展；以及耗尽区在栅极电极71之下产生。图17的晶体管可以被使用并且可以以与图13-14的晶体管相同的方式互连，例如以便对电容性存储元件充电。

[0110] 图18图解说明了图17的耗尽型晶体管的水平截面图。参照图18，可能存在一个源极区63，或者可能存在若干个源极区63（以虚线图解说明），其中所述若干个源极区在与电流流动方向垂直的方向上远离。“电流流动方向”是这样的方向，在该方向上源极区63和漏极区61远离。

[0111] 图19图解说明了依照另一实施例的图17的耗尽型晶体管的水平截面图。在图19的晶体管中，漂移区62’包括邻近源极区63并且介于两个远的沟槽之间的鳍状半导体区，其中在这些沟槽的每一个中集成了附加的栅极电极75，其通过另外的栅极电介质76与漂移区电介质绝缘。所述附加的栅极电极75连接到第一或第二栅极终端G2、G3。在图19的晶体管中，除了栅极电极71（参见图17）之外以及除了基极区73之外，所述附加的栅极电极75用来控制鳍状区中的传导沟道，并且因此用来接通和关断耗尽型晶体管。依照一个实施例，该晶体管仅仅包括沟槽中的栅极电极75，从而省略得漂移区之上的栅极电极71。在具有若干个源极区63的半导体器件中，两个栅极电极75邻近邻接一个源极区63的漂移区62’的每个部分。

[0112] 图20图解说明了在半导体鳍的区域中的图19的晶体管的垂直截面图。参照图20，栅极电极75之间的半导体鳍包括漂移区62’的部分和基极区73的部分，其中依照一个实施例，较高掺杂区732不延伸到具有栅极电极75的沟槽之下，而较低掺杂区731包围半导体鳍之外的栅极电介质和栅极电极75。

[0113] 图21图解说明了依照另一实施例的具有垂直功率晶体管和高电压器件的半导体装置的垂直截面图。在该实施例中，垂直功率晶体管10实现为垂直功率MOSFET并且包括多个并联连接的晶体管元胞。每个晶体管元胞包括源极区12、主体区13、漂移区14和漏极区11，其中漂移区14和漏极区11对于各晶体管元胞而言是公共的（由各晶体管元胞共享）。每个晶体管元胞进一步包括被设置成邻近主体区13并且通过栅极电介质16与主体区13电介质绝缘的栅极电极15。在图21中图解说明的实施例中，栅极电极15设置在沟槽中。
然而，这仅仅是一个实例。也可以实现其他的栅极拓扑结构，诸如平坦的栅极。在图21的垂直功率晶体管中，与图1的垂直功率晶体管中相同的器件区具有相同的附图标记。

[0114] 参照图21，将高电压器件集成到半导体主体100中。在该实施例中，高电压器件实现为与图6中图解说明的横向MOSFET相应的横向MOSFET。然而，这仅仅是一个实例。代替MOSFET的是，也可以实现另一种类型的横向功率器件，诸如图8中图解说明的横向功率二极管。与图6的横向MOSFET或者图8的横向二极管不同的是，图21的横向功率器件设置在井状结构内，该井状结构包括电介质侧壁201和邻接侧壁201的半导体底部区202（隐埋区）。底部区202具有与横向功率器件的漂移区62的传导类型互补的传导类型。电介质侧壁201围绕漂移区62，并且可以包括常规的电介质材料，诸如例如氧化物、氮化物等等。隐埋的底部区202可以电连接到源极终端S2，这在图21中以虚线图解说明。

[0115] 垂直功率晶体管包括与这里之前解释的边缘终止物40相应的边缘终止物40。横向功率器件的漂移区62位于边缘终止物40之下，并且从如边缘终止物40所限定的环形物内部延伸到如边缘终止物40所限定的环形物外部，使得在图21的实施例中，横向MOSFET的源极区63处于环形物内部，而漏极区61处于环形物外部。这和图6的横向MOSFET的漂移区62与图6的边缘终止物40之间的关系相应。在其中高电压器件实现为横向二极管的实施例中，阳极区和阴极区之一位于环形物内部，而阳极区和阴极区中的另一个位于环形物外部。

[0116] 图22图解说明了图21的半导体装置的水平截面图。图22示意性地图解说明了具有边缘终止物40和井状结构的电介质侧壁201的半导体主体100。附图标记10表示其中集成了垂直功率晶体管的晶体管元胞的区域。如图22可见，井状结构从如边缘终止物40所限定的环形物内部延伸到如边缘终止物40所限定的环形物外部。

[0117] 参照图22中以虚线和点线所图解说明的，可以在半导体主体100中提供若干个井状结构，其中不同的横向功率器件可以集成到这些井状结构中。

[0118] 为了便于描述，使用诸如“下方”、“之下”、“下面”、“上方”、“上面”等等之类的空间相对措词来解释一个元件相对于第二元件的定位。这些措词意在涵盖除了与附图中所绘的取向不同的取向之外的器件的不同取向。此外，诸如“第一”、“第二”等等之类的措词也用来描述各个元件、区、段等等并且也不意在是限制性的。在整个说明书中，相同的措词表示相同的元件。

[0119] 当在本文中使用时，措词“具有”、“含有”、“包含”、“包括”等等是开放式措词，其表明存在所述的元件或特征，但是并没有排除附加的元件或特征。冠词“一”和“该”意在包括复数和单数，除非上下文另有明确指示。

[0120] 记住上面的变化和应用范围，应当理解的是，本发明不受前面的描述限制，也不受附图限制。相反地，本发明仅由所附权利要求书及其合法等效物限制。