多层陶瓷电子部件

摘要

提供了一种多层陶瓷电子部件，包括：陶瓷本体，通过层压具有0.7μm或者更小的平均厚度的介电层形成；外部电极，形成在陶瓷本体的外表面上；以及内部电极，分别设置在介电层上以便在内部电极之间具有间隙，其中，当用Gmin表示位于彼此相邻的内部电极边缘之间的最窄间隙时，满足10μm≤Gmin≤60μm。

权利要求

1.一种多层陶瓷电子部件，包括：

陶瓷本体，通过层压具有0.7μm或者更小的平均厚度的介电层形成；

至少两个外部电极，形成在所述陶瓷本体的外表面上；以及

内部电极，印刷在所述介电层上，被印刷在单个介电层上的两个内部电极之间具有间隙，所述两个内部电极中的每个具有与另一个所述内部电极相邻的第一弯曲边缘以及与所述第一弯曲边缘相对的第二弯曲边缘，其中，所述间隙位于所述两个内部电极的第一弯曲边缘之间，从所述第一弯曲边缘的端部朝向所述第一弯曲边缘的中部变窄，当用Gmin表示彼此相邻的所述内部电极的第一弯曲边缘之间的最窄间隙时，10μm≤Gmin≤60μm，并且当用Wa表示所述内部电极的中心部分的宽度、以及用Wb表示所述内部电极的轮廓的端部部分的宽度时，1.1≤Wa/Wb≤1.35。

2.根据权利要求1所述的多层陶瓷电子部件，其中，当用Ms表示在所述陶瓷本体的一个端部表面和与其相邻的所述内部电极的所述第二弯曲边缘之间的边沿部分的宽度时，满足Gmin≤Ms。

3.根据权利要求1所述的多层陶瓷电子部件，其中，Wa是所述内部电极的最宽宽度，并且Wb是所述内部电极的最窄宽度。

4.根据权利要求1所述的多层陶瓷电子部件，其中，在其之间具有所述介电层的并且在所述介电层的层叠方向上彼此相邻的所述内部电极中，一个内部电极包括被引出到所述陶瓷本体的一个侧表面的引线，并且另一个内部电极包括被引出到所述陶瓷本体的另一个侧表面的引线。

5.根据权利要求1所述的多层陶瓷电子部件，其中，所述陶瓷本体的长度和宽度分别为

0.9±0.15mm和0.6±0.15mm、或者1.37±0.15mm和1.0±0.15mm。

6.根据权利要求1所述的多层陶瓷电子部件，其中，在其之间具有所述介电层的并且在所述介电层的层叠方向上彼此面对的所述内部电极的拐角部分相互不重叠。

7.根据权利要求1所述的多层陶瓷电子部件，其中，所述内部电极的所述轮廓朝向所述内部电极的所述中心部分更凸出。

8.一种多层陶瓷电子部件，包括：

1410尺寸的或者更小的陶瓷本体，包括具有0.7μm或者更小的平均厚度的介电层；

至少两个外部电极，形成在所述陶瓷本体的一个侧表面上；以及内部电极，设置在所述介电层上，设置在单个介电层上的在两个内部电极之间具有间隙并且彼此相邻，所述两个内部电极中的每个具有与另一个所述内部电极相邻的第一弯曲边缘、与所述第一弯曲边缘相对的第二弯曲边缘，其中，所述间隙位于所述两个内部电极的第一弯曲边缘之间，从所述第一弯曲边缘的端部朝向所述第一弯曲边缘的中部变窄，当用Gmin表示彼此相邻的所述内部电极的第一弯曲边缘之间的最窄间隙时，10μm≤Gmin≤60μm，以及当用Wa表示所述内部电极的中心部分的宽度、用Wb表示所述内部电极的轮廓的端部部分的宽度时，1.1≤Wa/Wb≤1.35。

说明书

多层陶瓷电子部件

[0001] 相关申请的交叉引用

[0002] 本申请要求于2012年4月26日在韩国知识产权局申请的韩国专利申请第10-2012-0043976号的优先权，该韩国专利申请的内容通过引用的方式结合于此。

技术领域

[0003] 本发明涉及多层陶瓷电子部件。

背景技术

[0004] 在多层陶瓷电容器、多层陶瓷电子部件中，内部电极被形成在多个介电层之间。

[0005] 由于电子产品正在越来越小型化和多功能化，因此被嵌入在电子产品中的芯片型多层电容器也正在越来越多地需要被小型化并且具有高电容量。

[0006] 在多层电容器中实现小型化和高电容量的趋势在阵列型多层陶瓷电容器中也是明显的。在阵列型多层陶瓷电容器中，在印刷于各个介电层上的相邻内部电极之间形成有间隙，并且已通过在间隙处弯曲地形成彼此相邻的边沿部分而阻止电集中。

[0007] 对于被设置在阵列型多层陶瓷电容器中的介电层之间的上内部电极和下内部电极来说，电场被集中在内部电极图案的内部电极边缘上、在上内部电极和下内部电极开始相互重叠的点处，并且因此，其击穿电压（BDV）特性可能被恶化。

[0008] 在叠层的数量被增加并且介电层厚度被减小以实现小型化和高电容量的阵列型多层陶瓷电容器中，上内部电极和下内部电极之间的干扰可能更加严重，并且因此，存在对于通过进一步具体指明被形成在相邻的内部电极之间的间隙与相互面对的内部电极的内部电极边缘的曲率之间的关系而研究BDV特性的改进的需求。

[0009] 下文中的相关技术文献1没有揭露阵列型多层电容器；相关技术文献2揭露了在电容形成方面是不适合的内部电极图案；以及相关技术文献3揭露了内部电极的弯曲形状，但是没有揭露内部电极之间的间隙的距离。

[0010] [相关技术文献]

[0011] （文献1）日本专利公开第2002-299148号

[0012] （文献2）日本专利公开第1999-026291号

[0013] （文献3）韩国专利公开第2005-0089493号

发明内容

[0014] 本发明的一个方面提供了一种阵列型多层陶瓷电子部件，其中，间隙的尺寸通过弯曲地形成内部电极的内部电极边缘而控制，所述内部电极被彼此相邻地设置在各个介电层上且在内部电极之间具有所述间隙，以改进BDV特性。

[0015] 根据本发明的一个方面，提供了一种多层陶瓷电子部件，包括：陶瓷本体，通过层压具有0.7μm或者更小的平均厚度的介电层形成；至少两个外部电极，形成在陶瓷本体的外表面上；以及内部电极，印刷在介电层上以便被印刷在单个介电层上并且因此在内部电极之间具有间隙，内部电极构成至少两个内部电极层叠部分，在一个内部电极层叠部分的内部电极与邻近所述一个内部电极层叠部分的另一个内部电极层叠部分的内部电极之间的间隙通过彼此相邻的具有弯曲的内部电极边缘定义；当用Gmin表示位于彼此相邻的内部电极边缘之间的最窄间隙时，满足10μm≤Gmin≤60μm，以及当用Wa表示内部电极的中心部分的宽度、以及用Wb表示内部电极的轮廓的端部部分的宽度时，满足1.1≤Wa/Wb≤1.35。

[0016] 这里，当用Ms表示在内部电极的内部电极边缘和陶瓷本体的与该内部电极边缘相邻的一个端部表面之间的边沿部分时，可满足Gmin≤Ms。

[0017] 这里，Wa可以是内部电极的最宽宽度，并且Wb可以是内部电极的最窄宽度。

[0018] 这里，在内部电极层叠部分中的至少一个中，在其之间具有介电层的并且在其层叠方向上彼此相邻的内部电极之间，一个内部电极可包括被引出到陶瓷本体的一个侧表面的引线，并且另一个内部电极可包括被引出到陶瓷本体的另一个侧表面的引线。

[0019] 陶瓷本体的长度和宽度可分别为0.9±0.15mm和0.6±0.15mm、或者1.37±0.15mm和1.0±0.15mm。

[0020] 在其之间具有介电层的并且在其层叠方向上彼此面对的内部电极的拐角部分可相互不重叠。

[0021] 内部电极的轮廓可朝向内部电极的中心部分更凸出。

[0022] 根据本发明的另一方面，提供了一种多层陶瓷电子部件，包括：陶瓷本体，包括具有0.7μm或者更小的平均厚度的介电层；外部电极，形成在陶瓷本体的外表面上；以及内部电极，在单个介电层上彼此相邻并且在内部电极之间具有间隙，其中，当用Gmin表示位于彼此相邻的内部电极的内部电极边缘之间的最窄间隙时，满足10μm≤Gmin≤60μm。

[0023] 内部电极的内部电极边缘可形成为使得间隙在内部电极的宽度方向上朝向内部电极的中心部分更窄。

[0024] 这里，当用Wa表示内部电极的中心部分的宽度、以及用Wb表示内部电极的轮廓的端部部分的宽度时，可满足1.1≤Wa/Wb≤1.35。

[0025] 这里，Wa可以是内部电极的最宽宽度，并且Wb可以是内部电极的最窄宽度。

[0026] 这里，当用Ms表示在内部电极的内部电极边缘和陶瓷本体的与该内部电极边缘相邻的一个端部表面之间的边沿部分时，可以满足Gmin≤Ms。

[0027] 这里，在其之间具有介电层的并且在其层叠方向上彼此面对的内部电极之间，一个内部电极可包括被引出到陶瓷本体的一个侧表面的引线，并且另一个内部电极可包括被引出到陶瓷本体的另一个侧表面的引线。

[0028] 陶瓷本体的长度和宽度可分别为1.37±0.15mm和1.0±0.15mm、或者0.9±0.15mm和0.6±0.15mm。

[0029] 在其之间具有介电层的并且在其层叠方向上彼此邻近的内部电极的拐角部分相互不重叠。

[0030] 根据本发明的另一个方面，提供了一种多层陶瓷电子部件，包括：1410尺寸的或者更小的陶瓷本体，包括具有0.7μm或者更小的平均厚度的介电层；至少两个外部电极，形成在陶瓷本体的一个侧表面上；以及内部电极，设置在介电层上以便在内部电极之间具有间隙并且内部电极彼此相邻，内部电极以200层或者更多层的数量层压以从而构成第一内部电极层叠部分和第二内部电极层叠部分，其中，在单个介电层上，第一内部电极层叠部分的内部电极和第二内部电极层叠部分的内部电极包括彼此相邻的内部电极边缘，内部电极的内部电极边缘具有其曲率；当用Gmin表示位于彼此相邻的内部电极边缘之间的最窄间隙时，满足10μm≤Gmin≤60μm；以及当用Wa表示内部电极的中心部分的宽度、用Wb表示内部电极的轮廓的端部部分的宽度、以及用Wa/Wb表示内部电极边缘的曲率时，满足1.1≤Wa/Wb≤1.35。

附图说明

[0031] 本发明的上述的和其它的方面、特征和其它优点将从以下结合附图进行的详细描述而更清楚地理解，其中：

[0032] 图1是根据本发明的实施例的阵列型多层陶瓷电容器的部分地切除后的立体图；

[0033] 图2是沿图1的线II-II获得的示意性的横截面图；

[0034] 图3是沿图1的线III-III获得的示意性的横截面图；

[0035] 图4是形成在介电层上的内部电极的层压结构的示意性分解立体图；

[0036] 图5是在长度-宽度方向上切开的图1的多层陶瓷电容器的平面图；

[0037] 图6是这样的结构的平面图，在该结构中，下层的内部电极通过在长度-宽度方向上抛光图1的多层陶瓷电容器而反映在介电层上；

[0038] 图7是根据本发明的实施例的6端子多层陶瓷电容器的层压结构的示意性分解立体图；以及

[0039] 图8是根据本发明的实施例的8端子多层陶瓷电容器的层压结构的示意性分解立体图。

具体实施方式

[0040] 现在将参考附图详细地描述本发明的实施例。但是，应当注意到的是，本发明的精神不限于在这里阐述的实施例，并且本领域技术人员和理解本发明的人员可以通过在相同的精神下通过元件的增加、改变和去除而容易地实现退步的发明或者被包括在本发明的精神中的其它实施例，但是这些发明和实施例均应被解释为包括在本发明的精神中。

[0041] 进一步地，在本发明的范围内，在所有附图中相同的参考标号将用来指明具有类似的功能的相同的元件。

[0042] 根据本发明的实施例的多层陶瓷电子部件可以被适当地使用在多层陶瓷电容器、多层变阻器、热变电阻器、压电元件、多层衬底或类似元件中，其中这些元件具有这样的结构，即，在该结构中使用对应于陶瓷层的介电层并且内部电极相互面对且内部电极之间具有介电层。

[0043] 在下文中，将描述根据本发明的实施例的阵列型多层陶瓷电容器。

[0044] 阵列型多层陶瓷电容器

[0045] 图1是根据本发明的实施例的阵列型多层陶瓷电容器的部分地切除后的立体图；图2是沿图1的线II-II获得的示意性的横截面图；图3是沿图1的线III-III获得的示意性的横截面图；以及图4是形成在介电层上的内部电极的层压结构的示意性分解立体图。

[0046] 参考图1至4，根据本发明的实施例的阵列型多层陶瓷电容器10可包括陶瓷本体15、外部电极40、内部电极20和介电层50。

[0047] 陶瓷本体15可以通过将导电浆料（导电胶，conductive paste）施加到陶瓷生片（green sheet，绿带）以在陶瓷生片上形成内部电极20、然后层压和烧结形成有内部电极20的陶瓷生片而制造。这里，为了实现阵列型多层陶瓷电容器10，内部电极20以间隙（G）而相互平行地布置在单个介电层50上。导电浆料可以被施加成使得内部电极20中的每个均具有接近四边形形状的轮廓O，并且内部电极20可以被层压。

[0048] 陶瓷本体15可以通过重复地层压多个介电层50和内部电极22、28、24和26而形成。内部电极22、24、26和28可以被设置成使得内部电极22和28在共同的介电层52上具有间隙G并且内部电极24和26在共同的介电层54上也具有间隙G。

[0049] 层压的内部电极22和24以及其它的层压的内部电极28和26可以设置成在它们之间具有间隙G，使得它们可以被相互区分。也就是说，两个内部电极层叠部分CA1和CA2可以基于间隙G而形成在一个陶瓷本体15中。

[0050] 这里，CA1和CA2可以分别被称作第一内部电极层叠部分和第二内部电极层叠部分。

[0051] 这样，内部电极层叠部分CA1和CA2的数量在一个陶瓷本体15中增加，并且因此，可以被实现被并联连接在一个陶瓷本体15中的多个电容器。

[0052] 这里，具有小型化尺寸的陶瓷本体15可以具有被形成在介电层50上的内部电极22、28、24和26的200个或者更多个层叠层，以提高电容量。

[0053] 陶瓷本体15可以具有六面体的形状。当陶瓷粉末被以薄片（chip）形状烧结时，由于陶瓷粉末的烧结收缩，陶瓷本体15的外观可以不是具有完全平直的线的六面体的形状。但是，陶瓷本体15可以具有大体上六面体的形状。

[0054] 外部电极40在陶瓷本体15的宽度方向上相互面对，并且至少两个外部电极40可以形成在陶瓷本体15的一个侧表面上。外部电极40的数量不受特别地限制，并且可以准备用于4端子、6端子、8端子等。图7和8示出了可广泛地应用于6端子和8端子的内部电极层叠部分。

[0055] 六面体的方向将被定义以清楚地描述本发明的实施例。被示出在图1中的L、W和T方向分别被定义为长度方向、宽度方向和厚度方向。这里，厚度方向T可以被使用为具有与内部电极的层压方向相同的意思，在该层压方向上内部电极被层压。在本发明的实施例中，长度方向L可以被定义为朝向六面体的端部的方向。此外，宽度方向W可以被定义为这样的方向，即，在该方向中，内部电极22、28、24和26的引线222和242被引出，从而使得内部电极22、28、24和26与外部电极44、48、42和46电连接。

[0056] 介电层50和内部电极22、24、28和26可以从如图2中所示的在长度-厚度（L-T）方向上获得的烧结陶瓷本体15的横截面（下文中称为“L-T横截面”）、和如图3中所示的在宽度-厚度（W-T）方向上获得的陶瓷本体15的横截面（下文中称为“W-T横截面”）观察。

[0057] 作为形成介电层50的材料，具有相对高的介电常数的陶瓷粉末可以被用于高电容量。陶瓷粉末的实例可以包括基于钛酸钡（BaTiO3）的粉末或者基于钛酸锶（SrTiO3）的粉末、或者类似物，但是不限于这些。

[0058] 在本实施例中，介电层50可以具有0.7μm或者更小的厚度（td）。

[0059] 这里，陶瓷层50的厚度（td）可以指设置在内部电极20之间的一个陶瓷层50的平均厚度。

[0060] 介电层50的厚度可以从通过使用扫描电子显微镜（SEM）扫描陶瓷本体15的在长度方向上的横截面获得的图像测量，如在图2和3中所示。例如，介电层50的平均厚度可以通过以下而获得：对于扫描在陶瓷本体15的宽度方向（W）上的中心部分中切割出的长度-厚度方向（L-T）上的横截面的图像所提取的任何介电层50的图像在长度方向上的30个等距点处测量厚度，然后将测量的厚度值进行平均。在30个等距点处的厚度可以在电容量形成部60中确定，电容量形成部即为第一和第二内部电极22和24相互重叠的区域。此外，当这个用于平均测量的方法在10个或者更多个陶瓷层50上执行并且计算其平均值时，陶瓷层50的厚度可以是更具普遍性。

[0061] 此外，介电层50的厚度（td）可以通过在在长度方向上的中心部分处使用扫描电子显微镜（SEM）扫描在宽度-厚度方向（W-T）上的横截面获得的图像测量。

[0062] 这里，在陶瓷本体15的宽度方向（W）或者长度方向（L）上的中心部分可以被定义为从在陶瓷本体15的宽度方向W或者长度方向L上的中心点到在陶瓷本体15的宽度或者长度的30%内的地区的区域。

[0063] 在第一内部电极层叠部分CA1中，内部电极20可以包括第一内部电极22和第二内部电极24，并且第一和第二内部电极22和24可以分别通过引线222和242与第一和第二外部电极42和44电连接。

[0064] 也就是说，相互面对的且之间具有介电层50的内部电极中的一个内部电极22可以包括被引出到陶瓷本体15的一个侧表面Ls2上的引线222，并且另一个内部电极24可以包括被引出到另一个侧表面Ls1上的引线242。

[0065] 第一和第二外部电极42和44可以由包含金属粉末的导电浆料形成。被包含在导电浆料中的金属粉末可以是Cu、Ni或者它们的合金，但是金属粉末不限于此。

[0066] 这里，第一和第二内部电极22和24可以被交替地和重复地层叠，同时介电层50插入第一和第二内部电极之间。在图2的L-T横截面上和图3的W-T横截面上，有效区域部分60被定义为内部电极22和24的这样的部分，这些部分相互重叠并且介电层50插入这些部分之间以从而有助于电容量形成。内部电极22和24可以包括分别将有效区域部分60与外部电极42和44相互连接的引线222和242。引线222或242的在宽度方向上的长度可以比有效区域部分60的在宽度方向上的长度更短。

[0067] 这样，第一和第二内部电极22和24的形状可以以相同的方式应用于第二内部电极层叠部分CA2。

[0068] 此外，在陶瓷本体15中，边沿部分（margin portion）M被定义为介电层50的这样的一部分，在该部分中，没有形成第一内部电极层叠部分CA1的内部电极22和24以及第二内部电极层叠部分CA2的内部电极28和26。这里，有效区域部分的在厚度方向上的上边沿部分和下边沿部分M可以由上覆盖层522和下覆盖层524定义。此外，在层叠有内部电极22和24的且内部电极22和24之间插入有介电层的有效区域部分可以定义为与上覆盖层522和下覆盖层524对应概念的有效层。

[0069] 构成陶瓷本体15的多个介电层50处于烧结状态。因此，相邻的介电层50可以是整体的，使得在不使用扫描电子显微镜（SEM）的情况下难以相互区分它们之间的边界。

[0070] 同时，根据本发明的实施例的多层陶瓷电容器10可以被小型化以具有标准尺寸，比如在陶瓷本体15的长度和宽度上的尺寸为1.37±0.15mm和1.0±0.15mm（1410尺寸）或者0.9±0.05mm和0.6±0.05mm（0906尺寸）。

[0071] 此外，为了高电容量，层压在陶瓷本体15内部的内部电极20的数量可以是200个或者更多个。

[0072] 可以看出，在这个阵列型多层陶瓷电容器10中，如下文表1中所示，随着介电层变得更厚以及介电层的数量变得增加，阵列型多层陶瓷电容器的BDV特性恶化。

[0073] [表1]

[0074]

[0075] 参考表1，样本通过改变用于0906尺寸和1410尺寸阵列型多层陶瓷电容器的介电层的厚度和介电层的数量而制造。这里，击穿电压（BDV）通过基于5mA的泄漏电流的5kV的DC电压的应用确定在电压击穿时的电压而测量，同时QuadTech Sentry 30被用作计量仪。

[0076] 参考表1，在0906尺寸和1410尺寸的多层陶瓷电容器中，随着介电层的厚度从0.8μm减小到0.7μm并且层叠的数量增加，BDV可被恶化到100伏或者更低。因此，可以看到，随着介电层的厚度减小到0.7μm或者更小并且层叠的数量增加，因此必需进行另一设计来用于防止BDV特性的恶化。

[0077] 图5是在长度-宽度方向上切开的图1的多层陶瓷电容器的平面图；以及图6是这样的结构的平面图，在该结构中，下层的内部电极通过在长度-宽度方向上抛光图1的多层陶瓷电容器而反映在介电层上。

[0078] 将参考图5和图6详细地描述根据本发明实施例的在根据内部电极之间的间隙与内部电极的内部电极边缘O的曲率之间的关系的电场聚焦方面的改进。

[0079] 在本发明的实施例中，内部电极的相邻的内部电极边缘O可以具有朝向内部电极的中心部分的凸出（convex）形状。这里，当由Gmin表示相邻的内部电极边缘O之间的最窄间隙时，可以满足10μm≤Gmin≤60μm。

[0080] 当Gmin大于60μm时，可获得的电容量与目标电容量相比被减小。当Gmin小于10μm时，在需要第一内部电极层叠部分和第二内部电极层叠部分分别作为电容器工作的电路中可能发生短路。

[0081] 也就是说，电场的集中可以通过控制相邻内部电极之间的间隙G的尺寸和内部电极的曲率而被改进。如图5中所示出的，内部电极的最宽宽度可以用Wa表示，内部电极的最窄宽度可以用Wb表示，并且内部电极边缘的曲率可以由Wa/Wb表示。

[0082] 这里，Wa可以是内部电极22的中心部分的宽度，Wb可以是内部电极22的轮廓的端部部分的宽度。内部电极的中心部分可以被定义为：在内部电极22的沿陶瓷本体的宽度方向上的长度上，除了引线222之外的的包括中心点的30%的范围内的区域。此外，轮廓的端部线B可以不是直线。在端部线B是弯曲的情况下，底部线B可以是在内部电极22的沿陶瓷本体的宽度方向上的长度上、从除了引线222之外的下端部5%内的区域延伸的直线的长度。

[0083] 在本发明的实施例中，轮廓的曲率可以满足1.1≤Wa/Wb≤1.35。

[0084] 当Wa/Wb小于1.1时，BDV特性可能恶化。当Wa/Wb大于1.35时，电容量值可能减小并且内部电极之间的短路电传导可能发生。

[0085] 在本发明的实施例中，当用Ms表示在内部电极28的内部电极边缘O和陶瓷本体15的与该内部电极边缘O相邻的一个端部表面Ss2之间的边沿部分时，可以满足Gmin≤Ms。当Gmin大于Ms时，Ms是非常窄的，并且因此，在这种情况下，湿气可能渗透进入电容器本体15中，这可能导致在抗潮湿性方面的恶化。

[0086] 图6示出了这样的结构，在该结构中，下层的内部电极24和26被反映在上层的内部电极22和28上，同时介电层52被设置在内部电极之间。在本实施例中，上层的内部电极22和28的拐角部分E和E’相互不重叠，使得可以防止在内部电极上的电场聚焦的重叠。

[0087] 同时，在阵列型多层陶瓷电容器10中，上层的内部电极22和28和下层的内部电极24和26的内部电极边缘O具有曲率，并且因此，可以防止在内部电极边缘O处产生电场的集中。

[0088] 在下文中，通过实验实例来详细地描述根据内部电极之间的间隙的尺寸与内部电极的轮廓的曲率之间的关系防止电场聚焦。

[0089] 实验的实例

[0090] 在下文中，将参考本发明的发明实例和比较实例的实验数据具体地描述本发明的实施例。

[0091] 下列的表2和3示出了，在0906尺寸和1410尺寸的阵列型多层陶瓷电容器中，当在一个介电层上彼此相邻的内部电极的内部电极边缘之间的最窄间隙用Gmin表示、一个内部电极的最宽宽度用Wa表示、该内部电极的最窄宽度用Wb表示、以及轮廓的曲率用Wa/Wb表示时，根据Gmin和Wa/Wb的变化，可获得的电容量与目标电容量相比的变化、BDV的变化等等。

[0092] 在用于获得表2和3的结果的实验中的各种芯片尺寸的多层陶瓷电容器中，内电极的层叠的数量在200层到500层的范围内以便在其中实现高电容量。

[0093] 根据本发明的发明实例和比较实例的多层陶瓷电容器如下地制造。包括比如钛酸钡（BaTiO3）等等的粉末的浆液被施加在载体薄膜上并被干燥，以从而准备多个陶瓷生片。陶瓷生片在烧结之后变成具有0.7μm的平均厚度的介电层。

[0094] 然后，用于镍内电极的导电浆料通过使用丝网被施加于陶瓷生片，使得内电极的图案形成在陶瓷生片上，以从而形成内电极。这里，为了实现阵列型多层陶瓷电容器，内部电极被形成为使得内部电极之间具有间隙并且内部电极的内部电极边缘相互面对。

[0095] 此外，为了实现内部电极的轮廓的曲率，内部电极被形成为使得内部电极的宽度具有朝向它的中心部分的更宽的曲率。

[0096] 这里，250层陶瓷生片被层压，并且然后这个叠层在85摄氏度下在1000kgf/cm2的压力条件下经受均衡的压制。压制完成后的陶瓷叠层被切割成各个芯片，然后切割后的芯片在230摄氏度下在大气压下经受脱粘结处理60小时。

[0097] 其后，所形成的芯片在减小的大气压中在10-11atm 10-10atm的氧分压力下（小于~Ni/NiO的平衡氧分压）经受焚烧，使得内电极在1150摄氏度或者更低温度下不被氧化。

[0098] 这里，在焚烧之后，各个芯片被处理以具有(0.9±0.15)mm×(0.6±0.15)mm的芯片尺寸，也就是说，0906尺寸。

[0099] 然后，执行外部电极形成过程、镀覆过程等以制造多层陶瓷电容器。

[0100] [表2]

[0101]

[0102]

[0103] *：比较实例

[0104] [表3]

[0105]

[0106]

[0107] *：比较实例

[0108] 表2和表3分别示出了0906尺寸阵列型多层陶瓷电容器和1410尺寸阵列型多层陶瓷电容器的对于彼此相邻的内部电极的内部电极边缘之间的最小间隙（Gmin）、取决于内部电极的最宽宽度与最窄宽度之间的曲率（Wa/Wb）的与目标电容量比较的可获得的电容量、BDV和短路的发生的测量结果。

[0109] 在本实验中，电容量通过使用Agilent Company的4278计量仪在1kHz和0.5Vrms的条件下测量。此外，击穿电压（BDV）通过基于5mA的泄漏电流的5kV的DC电压的应用确定在击穿时的电压而测量，同时QuadTech Sentry 30用作计量仪。

[0110] 参考表2和3，在表2和3中的具有小于10μm的Gmin的样本1和2中，BDV非常低，并且在需要第一内部电极层叠部分和第二内部电极层叠部分分别作为电容器工作的情况下发生短路。也就是说，在单个介电层上的相邻内部电极之间可发生电传导。

[0111] 在表2和3的具有大于60μm的Gmin的样本24至29中，与目标电容量比较的可获得的电容量减小。

[0112] 同时，假定Gmin满足10μm≤Gmin≤60μm，在表2和3的具有小于1.1的Wa/Wb的样本3、4、10、11、17和18中，BDV可以是非常低。此外，在表2和3的具有大于1.35的Wa/Wb的样本8、
9、15、16、22和23中，可能发生短路并且电容量值可减小。

[0113] 参考表2和3的实验实例，在1410尺寸或者更小的尺寸中介电层的厚度被设定为0.7μm或更小的情况下，在单个介电层上的内部电极之间的间隙、Gmin的范围、和内部电极的轮廓的曲率Wa/Wb可以被适当地控制，使得电容量的减小、短路的发生和在BDV的恶化可以被防止。

[0114] 如上文中阐述的一样，在根据本发明的实施例的多层陶瓷电子部件中，可以防止在被设置在上介电层和下介电层上的内部电极之间的电场聚焦变差，并且可以提高BDV特性，同时阵列型多层陶瓷电容器被小型化并且具有高电容量。

[0115] 进一步地，由于介电层上彼此相邻的内部电极之间的间隙的最窄部分具有曲率，可以防止在被设置在单个介电层上的内部电极之间发生电场聚焦，并且可以提高BDV特性。

[0116] 虽然本发明已经连同实施例被示出和描述，但是对于本领域技术人员来说显然的是，在不偏离如所附权利要求定义的本发明的精神和范围的情况下，可以进行修改和变更。