星载相控阵接收天线数据传输系统

摘要

一种星载相控阵接收天线数据传输系统，包括链路层发送单元、物理层发送单元、物理层接收单元以及链路层接收单元；所述链路层发送单元与物理层发送单元相连，用于缓存天线波束形成单元形成的多个波束数据，并按照设定速率和链路层的帧格式，发送波束数据至物理层发送单元；所述物理层发送单元用于对链路层发送单元发送的波束数据进行编码，并对编码帧数据进行并串转换后，将串行信号转换成差分信号进行数据发送；所述物理层接收单元与物理层发送单元相连，用于将接收到的差分信号进行差分电平转换、串并转换以及解码，获取数据帧；所述链路层接收单元与物理层接收单元相连，用于搜索并解析物理层接收单元输入的数据帧，并输出至通信接收单元。

权利要求

1.一种星载相控阵接收天线数据传输系统，其特征在于，包括链路层发送单元、物理层发送单元、物理层接收单元以及链路层接收单元；

所述链路层发送单元与所述物理层发送单元相连，用于缓存天线波束形成单元形成的多个波束数据，并按照设定速率和链路层的帧格式，发送波束数据至所述物理层发送单元；

所述物理层发送单元用于对所述链路层发送单元发送的波束数据进行编码，并对编码帧数据进行并串转换后，将串行信号转换成差分信号进行数据发送；

所述物理层接收单元与所述物理层发送单元相连，用于将接收到的差分信号进行差分电平转换、根据串行信号恢复串行时钟并进行分频生成并行时钟，并进行串并转换以及解码，获取数据帧；

所述链路层接收单元与所述物理层接收单元相连，用于搜索并解析所述物理层接收单元输入的数据帧，并输出至通信接收单元；

所述链路层发送单元进一步包括至少一个第一先入先出队列缓存模块、第一时钟管理模块、链路层控制和帧生成模块以及多路复用模块；

所述第一先入先出队列缓存模块与所述链路层控制和帧生成模块相连，用于完成天线波束形成单元形成的多个波束数据的缓存和速率变换，其中所述第一先入先出队列缓存模块的写入速率等于波速速度带宽，并且采用多个波束复用同一物理发送通道的结构方式；

所述第一时钟管理模块分别与所述第一先入先出队列缓存模块以及链路层控制和帧生成模块相连，用于根据外部输入的时钟产生对应的先入先出队列的读、写时钟，并将读时钟输出至所述物理层发送单元；

所述链路层控制和帧生成模块用于控制所有所述第一先入先出队列缓存模块读取波束数据，并将所述波束数据按照链路层帧协议组成固定长度的数据帧；

所述多路复用模块分别与所述链路层控制和帧生成模块以及所述物理层发送单元相连，用于根据所述链路层控制和帧生成模块传送的多路控制信号，选择输出相应波束数据。

2.根据权利要求1所述的星载相控阵接收天线数据传输系统，其特征在于，所述第一时钟管理模块中读时钟和写时钟的倍数关系至少为2.125:1。

3.根据权利要求1所述的星载相控阵接收天线数据传输系统，其特征在于，所述物理层发送单元进一步包括本地时钟综合模块、8B/10B编码模块、并串转换模块以及第一差分电平转换模块；

所述本地时钟综合模块分别与所述并串转换模块以及链路层发送单元的第一时钟管理模块相连，用于将所述第一时钟管理模块输入的时钟综合出并串时钟并传送至所述并串转换模块；

所述8B/10B编码模块分别与所述链路层发送单元的多路复用模块以及第一时钟管理模块相连，用于对输入的波束数据进行编码，其中，所述8B/10B编码模块的工作时钟与输入波束数据时钟相同；

所述并串转换模块分别与所述8B/10B编码模块以及第一差分电平转换模块相连，用于完成输入波束数据的并串转换并传输至所述第一差分电平转换模块；

所述第一差分电平转换模块用于将串行信号转换成差分信号，并通过信号传输线进行数据发送。

4.根据权利要求3所述的星载相控阵接收天线数据传输系统，其特征在于，所述本地时钟综合模块综合出的并串时钟的倍数关系为1:20。

5.根据权利要求3所述的星载相控阵接收天线数据传输系统，其特征在于，所述信号传输线采用50欧姆的电缆。

6.根据权利要求3所述的星载相控阵接收天线数据传输系统，其特征在于，所述物理层接收单元进一步包括第二差分电平转换模块、本地时钟恢复模块、串并转换模块以及8B/

10B解码模块；

所述第二差分电平转换模块通过信号传输线与所述第一差分电平转换模块相连，用于将差分信号转换为单路串行信号传输至所述串并转换模块；

所述时钟恢复模块分别与所述第二差分电平转换模块以及串并转换模块相连，用于根据所述根据第二差分电平转换模块所传送的串行同步码信号，恢复出相应的串行时钟并进行分频生成并行时钟输出至所述串并转换模块；

所述串并转换模块进一步与所述8B/10B解码模块相连，用于进行输入串行信号的串并转换并传输至所述8B/10B解码模块；

所述8B/10B解码模块用于进行并行编码数据的解码，获取数据帧。

7.根据权利要求6所述的星载相控阵接收天线数据传输系统，其特征在于，所述物理层接收单元进一步包括耦合至所述第二差分电平转换模块的匹配负载电路，所述匹配负载电路采用电阻分压匹配网络。

8.根据权利要求6所述的星载相控阵接收天线数据传输系统，其特征在于，所述链路层接收单元进一步包括链路帧搜索和解析模块、第二时钟管理模块以及至少一个第二先入先出队列缓存模块；

所述链路帧搜索和解析模块分别与所述第二先入先出队列缓存模块以及所述物理层接收单元的8B/10B解码模块相连，用于搜索并解析所述物理层接收单元输入的数据帧，获取波束数据并存入所述第二先入先出队列缓存模块；

所述第二时钟管理模块分别与所述链路帧搜索和解析模块、第二先入先出队列缓存模块以及所述物理层接收单元的本地时钟恢复模块相连，用于根据所述本地时钟恢复模块输入的时钟数据生成先入先出队列的读时钟和写时钟；

所述第二先入先出队列缓存模块，用于在写时钟控制下将所述链路帧搜索和解析模块解析出的波束数据写入先入先出队列，以读时钟从先入先出队列中读出波束数据，输出至通信接收单元。

说明书

星载相控阵接收天线数据传输系统

技术领域

[0001] 本发明涉及航天电子通信技术领域，尤其涉及一种星载相控阵接收天线数据传输系统。

背景技术

[0002] 星载数字波束形成（Digital Beam Forming，简称DBF）相控阵天线具有形成波束多、波束在轨可重构、可自适应调零等优点，是提高卫星通信性能的重要技术。2005年Astrium公司制造的Inmarsat-4卫星利用数字波束形成技术产生16个宽波束、228个点波束覆盖全球。但是由于天线数字基带部分对多个波束进行信号处理后，将数据输出至后端接收机以完成通信接收，这造成巨大的数据传输压力。若单个波束的数字带宽为20Mbit/s～40Mbit/s，数据位宽为16bit，则每秒钟需传输的单个波束数据量为320Mbit～640Mbit。目前常用的底板收发器逻辑（BTL）、射集收发器逻辑（GTL）、晶体管逻辑门电路电平（TTL）等单端数字信号标准，其最高数据速率低于200Mbit/s，并且功耗大、电磁辐射强，难以满足星载相控阵天线数据传输需求。以低压差分信号（LVDS）、电压模式逻辑信号（VML）为代表的双端差分数字信号传输标准，其最低速率大于400Mbit/s，满足星载相控阵天线数据传输需求。
但是，现有的直接差分传输技术，采用点对点的差分驱动器/接收器，将单端的信号转换成一对LVDS信号进行传输。若16bit的单波束数据位宽，则需要16对差分驱动器/接收器，而且通常需要额外随路时钟进行源同步。如果时钟相对数据延后或提前，则接收端完全采样错误，所以这种直接差分传输的方式不仅造成星上数据传输系统体积、功耗、质量、复杂度的增大，而且可靠性差、电磁干扰大，不利于卫星电磁兼容系统设计。

发明内容

[0003] 本发明的目的在于，提供一种星载相控阵接收天线数据传输系统，采用自同步的方式，以及链路层帧协议设计，不仅解决传输时钟和数据相位不一致问题，而且硬件代价小、功耗低，实现了星上多个波束数据高速可靠的传输。

[0004] 为实现上述目的，本发明提供了一种星载相控阵接收天线数据传输系统，包括链路层发送单元、物理层发送单元、物理层接收单元以及链路层接收单元；所述链路层发送单元与所述物理层发送单元相连，用于缓存天线波束形成单元形成的多个波束数据，并按照设定速率和链路层的帧格式，发送波束数据至所述物理层发送单元；所述物理层发送单元用于对所述链路层发送单元发送的波束数据进行编码，并对编码帧数据进行并串转换后，将串行信号转换成差分信号进行数据发送；所述物理层接收单元与所述物理层发送单元相连，用于将接收到的差分信号进行差分电平转换、串并转换以及解码，获取数据帧；所述链路层接收单元与所述物理层接收单元相连，用于搜索并解析所述物理层接收单元输入的数据帧，并输出至通信接收单元。

[0005] 本发明所述的星载相控阵接收天线数据传输系统优点在于：

[0006] 1、可实现最高带宽125Mbit/s、位宽16bit的数据传输，同时误码率保持在10-7以下，对于星上大数据量传输具有较大适应范围；

[0007] 2、不需要多片的差分驱动和接收电路，从而极大的减少了星上电缆的使用，而且降低了功耗，利于实现星载相控阵天线的低功耗小型化设计；

[0008] 3、采用自同步的方式，不需要传输同步时钟，则可完全避免了因程序处理、温度波动、电压变化造成时钟和数据相位不一致，从而数据恢复出错的问题，提高了星载数据传输的可靠性；

[0009] 4、采用链路层帧协议设计，有效解决了单个数据出错造成灾难传播的问题，而且可方便进行链路层帧校验，进一步提高数据传输的可靠性。

附图说明

[0010] 图1，本发明所述的星载相控阵接收天线数据传输系统的架构示意图；

[0011] 图2，本发明一实施例所述的星载相控阵接收天线数据传输系统的架构示意图；

[0012] 图3，本发明链路层发送状态控制流程示意图；

[0013] 图4，基于双FIFO缓存模块的组帧流程示意图；

[0014] 图5，本发明链路接收的流程示意图。

[0015] 【主要组件符号说明】

[0016] 1、链路层发送单元；11、第一先入先出队列缓存模块；

[0017] 12、第一时钟管理模块；13、链路层控制和帧生成模块；14、多路复用模块；

[0018] 2、物理层发送单元；21、本地时钟综合模块；

[0019] 22、8B/10B编码模块；23、并串转换模块；24、第一差分电平转换模块；

[0020] 3、物理层接收单元；31、第二差分电平转换模块；

[0021] 32、本地时钟恢复模块；33、串并转换模块；

[0022] 34、8B/10B解码模块；35、匹配负载电路；

[0023] 4、链路层接收单元；41、链路帧搜索和解析模块；

[0024] 42、第二时钟管理模块；43、第二先入先出队列缓存模块；

[0025] 5、传输线。

具体实施方式

[0026] 下面结合附图对本发明提供的星载相控阵接收天线数据传输系统做详细说明。

[0027] 参考图1，本发明所述的星载相控阵接收天线数据传输系统的架构示意图，所述系统包括高速异步串行发送部分和高速异步串行接收部分，所述高速异步串行发送部分包括链路层发送单元1以及物理层发送单元2；所述高速异步串行接收部分包括物理层接收单元3以及链路层接收单元4。

[0028] 所述链路层发送单元1与所述物理层发送单元2相连，用于缓存天线波束形成单元（图中未示出）形成的多个波束数据，并按照设定速率和链路层的帧格式，发送波束数据至所述物理层发送单元2。

[0029] 作为优选的实施方式，所述链路层发送单元1进一步包括至少一个第一先入先出队列缓存模块11、第一时钟管理模块12、链路层控制和帧生成模块13以及多路复用模块14。

[0030] 所述第一先入先出队列缓存模块11与所述链路层控制和帧生成模块13相连，用于完成天线波束形成单元形成的多个波束数据的缓存和速率变换。本实施方式中，先入先出队列（First Input First Output，简称FIFO）写入的速率等于波束数据带宽，采用多个波束复用同一个物理发送通道的结构方式，FIFO读出速率至少为写速率的2.125倍。多个FIFO均在数据有效后，开始写入波束数据，并且当写入数据量占FIFO总缓存量一半时，产生半满标志位，输出至链路层控制和帧生成模块13，而链路层控制和帧生成模块13进一步产生读使能信号反馈至所述第一先入先出队列缓存模块11。

[0031] 所述第一时钟管理模块12分别与所述第一先入先出队列缓存模块11以及链路层控制和帧生成模块13相连，用于根据外部输入的时钟产生对应的先入先出队列的读、写时钟，并将读时钟输出至所述物理层发送单元2。其中读时钟和写时钟的倍数关系至少为2.125:1。

[0032] 所述链路层控制和帧生成模块13用于控制所有所述第一先入先出队列缓存模块11读取波束数据，并将所述波束数据按照链路层帧协议组成固定长度的数据帧。

[0033] 链路层控制和帧生成模块13是实现数据传输的核心模块，其功能是完成链路层发送状态控制和组帧。

[0034] 所述链路层控制和帧生成模块13的链路层发送状态控制流程为：系统上电后，首先拉高复位信号，进入复位等待状态，进行拉低物理层发送单元2的使能信号完成初始化过程；当复位信号为低后，进入链路初始同步状态，其产生物理层控制信号TKLSB、TKMSB，并输出链路同步K码/D5.6/K28.5/，完成发送端和接收端链路时钟同步；当计时超过2毫秒，拉高链路同步信号，天线波束形成单元（图中未示）检测到链路同步信号为高后，发送有效波束数据并且拉高数据有效信号；进入发送等待状态后，等待数据有效信号为高，如果该信号为低，则不断发送同步码以保持链路同步；在数据有效后，进入组帧发送状态，该状态需要控制所有所述第一先入先出队列缓存模块11完成组帧。

[0035] 所述链路层控制和帧生成模块13的组帧流程为：在数据有效后，同时拉高所有所述第一先入先出队列缓存模块11（各模块可以依顺序编号，例如：FIFO模块1、FIFO模块2等）的写使能，开始缓存波束数据；循环等待一FIFO模块（例如FIFO模块1）有无半满，当半满标志为1时，开始在该FIFO模块数据输出帧头，同时置多路选择位为该FIFO模块对应的编号，将多个波束中的第一波束的帧数据输出至物理层发送单元2；然后写入波束标识和有效波束数据、校验和、帧尾，第一波束的数据帧发送完成后，关闭该FIFO模块的读使能，拉高下一FIFO模块（例如FIFO模块2）的使能，开始下一模块的读使能，各FIFO模块的读过程相同。

[0036] 所述多路复用模块14分别与所述链路层控制和帧生成模块13以及所述物理层发送单元2相连，用于根据所述链路层控制和帧生成模块13传送的多路控制信号，选择输出相应波束数据至所述物理层发送单元2。

[0037] 所述物理层发送单元2用于对所述链路层发送单元1发送的波束数据进行编码，并对编码帧数据进行并串转换后，将串行信号转换成差分信号进行数据发送。

[0038] 作为优选的实施方式，所述物理层发送单元2进一步包括本地时钟综合模块21、8B/10B编码模块22、并串转换模块23以及第一差分电平转换模块24。

[0039] 所述本地时钟综合模块21分别与所述并串转换模块23以及链路层发送单元1的第一时钟管理模块12相连，用于将所述第一时钟管理模块12输入的时钟综合出并串时钟并传送至所述并串转换模块23。其中，综合出的并串时钟的倍数关系为1:20。

[0040] 所述8B/10B编码模块22分别与所述链路层发送单元1的多路复用模块14以及第一时钟管理模块12相连，用于对输入的波束数据进行编码，例如，将输入的16bit的帧数据编码成20bit的码字。其中，所述8B/10B编码模块22的工作时钟与输入波束数据时钟相同。

[0041] 所述并串转换模块23分别与所述与8B/10B编码模块22以及第一差分电平转换模块24相连，用于完成输入波束数据的并串转换（例如完成20:1的数据转换）并传输至所述第一差分电平转换模块24。

[0042] 所述第一差分电平转换模块24用于将串行信号转换成差分信号，并通过信号传输线5进行数据发送。转换后的差分信号为适合电缆差分传输的信号（例如信号标准为VML）。其中，所述信号传输线5可以采用50欧姆的电缆。

[0043] 所述物理层接收单元3与所述物理层发送单元2相连，用于将接收到的差分信号转换成单路串行信号，根据所述串行信号恢复出串行时钟并进行分频生成并行时钟，并进行串并转换以及解码，获取数据帧。

[0044] 作为优选的实施方式，所述物理层接收单元3进一步包括第二差分电平转换模块31、本地时钟恢复模块32、串并转换模块33以及8B/10B解码模块34。

[0045] 所述第二差分电平转换模块31通过信号传输线5与所述第一差分电平转换模块24相连，用于将差分信号转换为单路串行信号传输至所述串并转换模块33。

[0046] 所述时钟恢复模块32分别与所述第二差分电平转换模块31以及串并转换模块33相连，用于根据所述根据第二差分电平转换模块31所传送的串行同步码信号，恢复出相应的串行时钟并进行分频生成并行时钟输出至所述串并转换模块33。

[0047] 所述串并转换模块33进一步与所述8B/10B解码模块34相连，用于进行输入串行信号的串并转换并传输至所述8B/10B解码模块34。

[0048] 所述8B/10B解码模块34用于进行并行编码数据的解码，获取数据帧。所述数据帧为可供链路层传输的数据帧。

[0049] 作为优选的实施方式，所述物理层接收单元3进一步包括耦合至所述第二差分电平转换模块31的匹配负载电路35，所述匹配负载电路35采用电阻（如图所示电阻R1～R4）分压匹配网络。

[0050] 所述链路层接收单元4与所述物理层接收单元3相连，用于搜索并解析所述物理层接收单元3输入的数据帧，并输出至通信接收单元（图中未示出）。

[0051] 作为优选的实施方式，所述链路层接收单元4进一步包括链路帧搜索和解析模块41、第二时钟管理模块42以及至少一个第二先入先出队列缓存模块43。

[0052] 所述链路帧搜索和解析模块41分别与所述第二先入先出队列缓存模块43以及所述物理层接收单元3的8B/10B解码模块34相连，用于搜索并解析所述物理层接收单元3输入的数据帧，获取波束数据并存入所述第二先入先出队列缓存模块43。也即，链路帧搜索和解析模块41从物理层输入的数据中搜索帧头，搜出帧头后，按照帧结构解析出波束数据，完成数据校验后将有效的波束数据存入第二先入先出队列缓存模块43。

[0053] 所述第二时钟管理模块42分别与所述链路帧搜索和解析模块41、第二先入先出队列缓存模块43以及所述物理层接收单元3的本地时钟恢复模块32相连，用于根据所述本地时钟恢复模块32输入的时钟数据生成先入先出队列的读时钟和写时钟。

[0054] 所述第二先入先出队列缓存模块43，用于在写时钟控制下将所述链路帧搜索和解析模块41解析出的波束数据写入先入先出队列，以读时钟从先入先出队列中读出波束数据，输出至通信接收单元。也即所述第二时钟管理模块42生成的写时钟分别输入至所述链路帧搜索和解析模块41以及第二先入先出队列缓存模块43，第二先入先出队列缓存模块43根据链路帧搜索和解析模块41输入的写使能信号，写入有效的波束数据并产生数据有效信号至通信接收单元。

[0055] 本实施方式中数据传输的链路层发送单元1以及链路层接收单元4均可以在xilinx公司XC4VSX55系列FPGA上实现；而数据传输的物理层发送单元2以及物理层接收单元3均可以采用TI公司的TLK2711A芯片上实现。

[0056] 以下结合附图2给出本发明的一实施例，对本发明所述的星载相控阵接收天线数据传输系统作进一步说明。本实施例中有两路波束数据，带宽范围为20Mbit/s～40Mbit/s，位宽为16bit；采用双FIFO缓存、单波束交替输出的结构，FIFO的深度为128的字，每个字的位宽为16比特，FIFO写入的速率等于波束数据带宽；由于采用两个波束复用同一个物理发送通道的结构方式，FIFO读出速率至少为写速率的2.125倍。

[0057] 参考图2，链路层发送单元1包括第一先入先出队列缓存模块11、第一时钟管理模块12、链路层控制和帧生成模块13以及多路复用模块14。第一先入先出队列缓存模块11包括两个FIFO缓存模块111和112，两个FIFO缓存模块功能相同，均在数据有效后，开始写入波束数据，并且当写入数据量占FIFO缓存模块总缓存量一半时，产生半满标志位，输出至链路层控制和帧生成模块13，而链路层控制和帧生成模块13进一步产生读时序。

[0058] 链路层控制和帧生成模块13完成链路层发送状态控制和组帧。链路层帧协议如表1所示，其中帧头和帧尾均使用8B/10B中的K码，不与帧内数据重复；波束标识字段指当前特定波束正在传输，在本实施例中波束1标识的16进制表示为0x5A51，波束2标识为0x5A52；有效波束数据字段填充64个位宽16bit的数据；校验和字段填充的是累加64个有效波束数据的和，作为链路差错控制手段。

[0059]

[0060] 表1，链路层帧协议

[0061] 链路层发送状态控制流程如图3所示，系统上电后，首先拉高复位信号，进入复位等待状态，进行拉低物理层的使能信号完成初始化过程；当复位信号为低后，进入链路初始同步状态，其产生物理层控制信号TKLSB、TKMSB，并输出链路同步K码/D5.6/K28.5/，完成发送端和接收端链路时钟同步；当计时超过2毫秒，拉高链路同步信号，前端数字波束成形模块检测到链路同步信号为高后，发送有效波束数据并且拉高数据有效信号；进入发送等待状态后，等待数据有效信号为高，如果该信号为低，则不断发送同步码以保持链路同步；在数据有效后，进入组帧发送状态，该状态需要控制双FIFO缓存模块完成组帧。

[0062] 基于双FIFO缓存模块（FIFO1、FIFO2）的组帧流程图如图4所示，在数据有效（数据有效=1）后，同时拉高FIFO1、FIFO2写使能（写使能=1，读使能=0），开始缓存波束数据；循环等待FIFO1有无半满，当半满标志为1时，开始在FIFO1数据输出帧头，同时置多路选择位1，将波束1的帧数据输出至物理层；然后写入波束标识和有效波束数据、校验和、帧尾，波束1的数据帧发送完成后，关闭FIFO1的读使能，拉高FIFO2的读使能，开始FIFO2的读使能，FIFO2的读过程和FIFO1相同。

[0063] 时钟管理模块12的功能是根据外部输入的时钟，产生两个FIFO缓存模块111和112的读、写时钟，并将读时钟输出至物理层发送单元2，其中读时钟和写时钟的倍数关系至少为2.125:1。

[0064] 多路复用模块14受控于链路层控制和帧生成模块13发出的多路选择信号，当多路选择信号为1时，输出波束1的数据帧；当多路选择信号为0时，输出波束2的数据帧。

[0065] 物理层发送单元2包括本地时钟综合模块21、8B/10B编码模块22、并串转换模块23、第一差分电平转换模块24。本地时钟综合模块21将链路层发送单元1输入的时钟综合出并串时钟并传送至所述并串转换模块23，并串时钟的倍数关系为1:20；8B/10B编码模块22将输入的16bit的帧数据编码成20bit的码字，其工作时钟和输入波束数据时钟相同；并串转换模块23完成20:1的数据转换；第一差分电平转换模块24将串行信号转换成适合电缆双端差分传输信号，其信号标准为VML。其中，信号的传输线5为50欧姆的电缆。

[0066] 物理层接收单元3包括匹配负载电路35、差分电平转换模块31、本地时钟恢复模块32、串并转换模块33、8B/10B解码模块34。匹配负载电路35采用电阻分压匹配网络，其中，电阻R1、R2的阻值为50欧姆，R3的阻值为4千欧姆，R4的阻值为6千欧姆；第一差分电平转换模块31将差分VML信号转换为单端串行信号，送入串并转换模块33；串并转换模块33完成1:20的转换；同时，时钟恢复模块32根据第一差分电平转换模块31传送的串行同步码信号，恢复出和发送端相位对齐的串行时钟，并20分频产生并行时钟，输出至串并转换模块33；8B/10B解码模块34将20比特并行编码数据解码成链路层传输数据帧。

[0067] 链路层接收单元4包括链路帧搜索和解析模块41、第二时钟管理模块42以及第二先入先出队列缓存模块43。第二先入先出队列缓存模块43包括两个FIFO缓存模块431和432，两个FIFO缓存模块功能相同。

[0068] 链路帧搜索和解析模块41从物理层接收单元3输入的数据搜索帧头，搜出帧头后，按照帧结构解析出波束数据。整个链路接收的流程如图5所示，系统上电后，产生复位信号，进入复位等待状态，进行链路状态的初始化，同时拉低物理层使能信号；然后，进入链路捕获同步状态，首先拉高物理层使能信号，接收物理层输入的数据，满足同步的条件是连续接收到4个同步码；当链路捕获同步后，进入同步状态，该状态的作用判断当前链路是否不同步，满足不同步的条件是：连续3次接收到错误的K码字符、连续3次检测到帧头但是检测不到帧尾、连续3次检测到有效数据的数量不是64个；链路同步后进入解帧接收状态，其完成数据校验，并将有效的波束数据存入的FIFO缓存模块431和432。

[0069] 第二时钟管理模块42根据物理层接收单元3输入的数据时钟，生成FIFO缓存模块431和432的读时钟和写时钟，FIFO缓存模块431和432根据链路帧搜索和解析模块41输入的写使能信号，写入两个有效的波束数据并产生数据有效信号输出至通信接收单元（图中未示出）。

[0070] 以上所述仅是本发明的优选实施方式及实施例，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。