本发明提供了一种上电复位电路及其方法，上电复位电路，设置在电路系统中，对电路系统进行上电复位操作，所述上电复位电路包括：分压网络电路(I1)和与其连接的复位信号POR产生电路(I2)。复位方法包括如下步骤：(1)分压网络电路对外部供电电压Vdd1进行分压；(2)复位信号POR产生电路(I2)产生带温度补偿的复位信号；(3)电路系统接受复位信号进行上电复位，并发出复位放开信号关闭上电复位电路。本发明提供的上电复位电路及其方法，可靠性高，一定程度上能抵抗电源电压干扰抖动，带温度补偿功能使复位电路受温度影响较小，复位完成后该上电复位电路自行关断实现静态功耗为零。
1.一种上电复位电路，设置在电路系统中，对电路系统进行上电复位操作，其特征在于，所述上电复位电路包括：分压网络电路(I1)和与其连接的复位信号POR产生电路(I2)；
所述分压网络电路(I1)对电路系统进行电压检测，将检测电压送入所述复位信号POR产生电路(I2)；所述复位信号POR产生电路(I2)产生复位信号，对所述电路系统进行复位；
所述复位信号POR产生电路(I2)产生的复位信号还反馈至所述分压网络电路的输入端；
所述分压网络电路(I1)包括第一供电电源(Vdd1)和与其连接的分压网络模块；所述分压网络模块的输出端Vr连接所述复位信号POR产生电路(I2)的输入端；
所述分压网络模块包括：MOS管M12、M13和第三电阻R3；M12的源极和Vdd1连接，M12的栅极和漏极相互连在一起；M13的源极和M12的漏极相连接，M13的栅极F2和所述复位信号POR产生电路(I2)的输出端连接，M13的漏极和R3的输出端Vr相连接；R3的第二端口和地连接在一起；
所述复位信号POR产生电路(I2)包括第二供电电源(Vdd2)、晶体管单元、电阻单元和反相器(INV1)；所述晶体管单元分别和所述第二供电电源(Vdd2)、电阻R1、R2和反相器(INV1)连接；
所述晶体管单元包括：双极型晶体管Q1、Q2、Q3、Q4、PMOS管子M5、M6、M7、M10和NMOS管子M1、M2、M3，M4，M8，M9，M11；其中，双极型晶体管Q1和Q2的集电极相连接并且都和Vr相连，Q1和Q2的基极相连，Q2的发射极和基极相连并和电阻R1的一端连接；Q1的发射极和M1的漏极相连接；双极型晶体管Q3和Q4的集电极相连接并且和Vr相连，Q3和Q4的基极 相连，Q3的发射极和基极相连并和电阻R1的另一端F3相连接；Q4的发射极和M3的漏极相连接；M1的栅极和漏极相连接，并和M2的栅极连接；M1的源极和M2的源极都接地；M3的栅极和漏极相连接，并和M4的栅极、M8的栅极连接；M3的源极和M4的源极接地；M5的栅极和漏极相连接，并和M6的栅极、M2的漏极连接；M5的源极和M6的源极都和Vr连接；M6的漏极F4和M4的漏极相连接，并和M7的栅极连接；M2、M4和M8的源极接地；M7、M8和M9的漏极F5连接后，和M10、M11的栅极连接；M10和M11的漏极F1相连接，并且和M9的栅极、反相器(INV1)的输入端口连接在一起；M7的源极和Vr相连，M10的源极和Vdd2相连；M8、M9、M11的源极接地；反相器(INV1)的输出端口F2的输出信号就是电路系统的复位信号。
2.根据权利要求1所述的上电复位电路，其特征在于，所述复位信号POR产生电路(I2)还包括第一反馈支路和第二反馈支路；其中，所述第一反馈支路包括：在复位信号POR产生后，F2节点输出低电平关断M13，切断复位电路的电源；所述第二反馈支路为：F2节点翻转为低电平较F1节点翻转为高电平存在一定延时，F1高电平反馈到M9的栅极使M9导通，F5节点电平被拉到地电平，然后F2低电平反馈到M13的栅极关断整个复位电路。
3.一种应用于权利要求1‐2任一项所述电路的上电复位方法，其特征在于，所述方法包括如下步骤：
(1).对外部供电电压Vdd1进行分压，获得分压后电压Vr；
(2)所述分压后的电压Vr并联接入二对晶体管，其中第一对晶体管Q1和Q2形成第一级电流镜，第二对晶体管Q3和Q4形成第二级电流镜；所述晶体管Q2与电阻R1、R2串联，晶体管Q3与电阻R2串联，通过调节R1、R2，产生温度补偿的复位信号。
4.根据权利要求3所述的复位方法，其特征在于，在所述步骤2中，带温度补偿的复位信号产生过程如下：
复位信号POR产生电路(I2)中双极型晶体管Q1和Q2形成第一级电流镜，Q3和Q4形成第二级电流镜；调节R1、R2的电阻值，改变Q1、Q2相较于Q3、Q4的发射极面积倍数调节Q2以及Q3的PN结的反偏饱和电流IS2和IS3，对复位信号POR产生电路进行温度补偿。
5.根据权利要求3或4所述的上电复位方法，其特征在于，所述方法还包括：
(3).电路系统还接受复位放开反馈信号，关闭上电复位电路。
6.根据权利要求5所述的上电复位方法，其特征在于，在所述步骤3中，复位放开后，当F1节点输出高电平时，M9管子导通，拉低F5节点电平，直到F5节点输出低电平；当F2节点输出低电平时，将会关断M13管子，切断供电电压和复位电路的连接；Vr上的电流将会通过R3电阻泄放到地上，使得Vr电压降为零电压，关闭整个复位电路。
7.根据权利要求5所述的上电复位方法，其特征在于，包括两个反馈支路的反馈信号，具体工作过程如下：
所述第一反馈支路中，在复位信号POR产生后，反相器(INV1)的输出端口F2节点输出低电平关断M13，切断复位电路的电源；所述第二反馈支路中，F2节点翻转为低电平较M10和M11的漏极F1节点翻转为高电平存在一定延时，F1高电平反馈到M9的栅极使M9导通，F5节点电平被拉到地电平，然后F2低电平反馈到M13的栅极关断整个复位电路。
一种上电复位电路及其方法
技术领域
[0001] 本发明属于电路系统领域，具体涉及一种上电复位电路及其方法。
背景技术
[0002] 上电复位电路(Power On Reset电路)已经广泛应用于各类系统芯片中。一个电路系统在刚刚上电的时候，电源电压还未达到预期的稳定状态，芯片中各个功能模块，各个电路节点电压和逻辑电平处于未知状态；从这种不确定的初始状态开始运行芯片，很可能会造成系统的错误执行，甚至会破坏整个系统的正常工作能力。为了使芯片从一个预定的初始状态开始工作，需要使用上电复位电路在上电初期产生一个复位信号，初始化整个系统芯片。
[0003] 现在已有的上电复位电路产生复位信号，初始化系统芯片之后，能够自动关断复位电路，从而实现静态零功耗。但由于现在集成芯片大量而广泛地应用于各种环境条件下，因此温度对复位电路的影响已成为衡量芯片质量一个关键因素。
[0004] 现有的一种复位电路，采用了反馈控制电路实现零功耗。该复位电路包括启动电路，复位产生电路和实现零功耗控制电路三部分，其主要特点在于实现了电路完成上电复位之后断开启动电路实现零功耗。
[0005] 但现有技术中复位电路的复位功能受温度影响较大，不适用于各种环境下芯片的应用。
发明内容
[0006] 为克服现有技术的缺陷，本发明提供了一种上电复位电路及其方法，可靠性高，一定程度上能抵抗电源电压干扰抖动，带温度补偿功能使复位电路受温度影响较小，复位完成后该上电复位电路自行关断实现静态功耗为零。
[0007] 为实现上述目的，本发明提供一种上电复位电路，设置在电路系统中，对电路系统进行上电复位操作，其改进之处在于，所述上电复位电路包括：分压网络电路(I1)和与其连接的复位信号POR产生电路(I2)。
[0008] 本发明提供的优选技术方案中，所述分压网络电路(I1)对电路系统进行电压检测，将检测电压送入所述复位信号POR产生电路(I2)；所述复位信号POR产生电路(I2)产生复位信号，对所述电路系统进行复位。
[0009] 本发明提供的第二优选技术方案中，所述复位信号POR产生电路(I2)产生的复位信号还反馈至所述分压网络电路的输入端。
[0010] 本发明提供的第三优选技术方案中，所述分压网络电路(I1)包括第一供电电源(Vdd1)和与其连接的分压网络模块；所述分压网络模块的输出端(Vr)连接所述复位信号POR产生电路(I2)的输入端。
[0011] 本发明提供的第四优选技术方案中，所述分压网络模块包括：MOS管(M12、M13)和第三电阻(R3)；M12的源极和Vdd1连接，M12的栅极和漏极相互连在一起；M13的源极和M12的漏极相连接，M13的栅极(F2)和所述复位信号POR产生电路(I2)的输入端连接，M13的漏极和R3的输出端(Vr)相连接；R3的第二端口和地连接在一起。
[0012] 本发明提供的第五优选技术方案中，所述复位信号(POR)产生电路(I2)包括第二供电电源(Vdd2)、晶体管单元、电阻单元和反相器(INV1)；所述晶体管单元分别和所述供电电源2(Vdd2)、电阻(R1，R2)和反相器(INV1)连接。
[0013] 本发明提供的第六优选技术方案中，所述晶体管单元包括：双极型晶体管(Q1、Q2、Q3、Q4)、PMOS管子(M5、M6、M7、M10)和NMOS管子(M1、M2、M3，M4，M8，M9，M11)；其中，双极型晶体管Q1和Q2的集电极相连接并且都和Vr相连，Q1和Q2的基极相连，Q2的发射极和基极相连并和电阻(R1)的一端连接；Q1的发射极和M1的漏极相连接；双极型晶体管Q3和Q4的集电极相连接并且和Vr相连，Q3和Q4的基极相连，Q3的发射极和基极相连并和第一电阻(R1)的另一端(F3)相连接；Q4的发射极和M3的漏极相连接；M1的栅极和漏极相连接，并和M2的栅极连接；M1的源极和M2的源极都接地；M3的栅极和漏极相连接，并和M4的栅极、M8的栅极连接；M3的源极和M4的源极接地；M5的栅极和漏极相连接，并和M6的栅极、M2的漏极连接；M5的源极和M6的源极都和Vr连接；M6的漏极(F4)和M4的漏极相连接，并和M7的栅极连接；M2、M4和M8的源极接地；M7、M8和M9的漏极(F5)连接后，和M10、M11的栅极连接；M10和M11的漏极(F1)相连接，并且和M9的栅极、反相器(INV1)的输入端口连接在一起；M7的源极和Vr相连，M10的源极和Vdd2相连；M8、M9、M11的源极接地；反相器(INV1)的输出端口(F2)的输出信号就是电路系统的复位信号。
[0014] 本发明提供的第七优选技术方案中，所述复位信号(POR)产生电路(I2)还包括第一反馈支路和第二反馈支路；其中，所述第一反馈支路包括：在复位信号POR产生后，F2节点输出低电平关断M13，切断复位电路的电源；所述第二反馈支路为：F2节点翻转为低电平较F1节点翻转为高电平存在一定延时，F1高电平反馈到M9的栅极使M9导通，F5节点电平被拉到地电平，然后F2低电平反馈到M13的栅极关断整个复位电路。
[0015] 本发明提供的第八优选技术方案中，提供一种上电复位方法，其改进之处在于，所述方法包括如下步骤：
[0016] (1).对外部供电电压Vdd1进行分压，获得分压后电压Vr；
[0017] (2)所述分压后的电压Vr并联接入二对晶体管，其中第一对晶体管Q1和Q2形成第一级电流镜，第二对晶体管Q3和Q4形成第二级电流镜；所述晶体管Q2与电阻R1、R2串联，晶体管Q3与电阻R2串联，通过调节R1、R2，产生温度补偿的复位信号。
[0018] 本发明提供的第九优选技术方案中，在所述步骤2中，带温度补偿的复位信号产生过程如下：
[0019] 复位信号POR产生电路(I2)中双极型晶体管Q1和Q2形成第一级电流镜，Q3和Q4形成第二级电流镜；调节R1、R2的电阻值，改变Q1、Q2相较于Q3、Q4的发射极面积倍数调节Q2以及Q3的PN结的反偏饱和电流IS2和IS3，对复位信号POR产生电路进行温度补偿。
[0020] 本发明提供的第十优选技术方案中，所述方法还包括：
[0021] (3).电路系统还接受复位放开反馈信号，关闭上电复位电路。
[0022] 本发明提供的较优选技术方案中，在所述步骤3中，复位放开后，当F1节点输出高电平时，M9管子导通，拉低F5节点电平，直到F5节点输出低电平；当F2节点输出低电平时，将会关断M 13管子，切断供电电压和复位电路的连接；Vr上的电流将会通过R3电阻泄放到地上，使得Vr电压降为零电压，关闭整个复位电路。
[0023] 本发明提供的第二较优选技术方案中，包括两个反馈支路的反馈信号，具体工作过程如下：
[0024] 所述第一反馈支路中，在复位信号POR产生后，反相器(INV1)的输出端口(F2)节点输出低电平关断M13，切断复位电路的电源；所述第二反馈支路中，F2节点翻转为低电平较M10和M11的漏极(F1)节点翻转为高电平存在一定延时，F1高电平反馈到M9的栅极使M9导通，F5节点电平被拉到地电平，然后F2低电平反馈到M13的栅极关断整个复位电路。
[0025] 与现有技术比，本发明提供的一种上电复位电路及其方法，利用反馈控制通路关断分压网络电路，将Vr电平拉到地电平，从而关断整个复位信号产生电路，实现静态零功耗；在反馈关断复位电路的同时维持上电复位电路输出关键节点的逻辑电平值，有效避免因关断复位电路导致电路进入错误的复位状态；本发明还采用了温度补偿措施，使带隙电路正负温度系数相互抵消从而获得与温度无关的电压量原理，实现了受温度影响很小的上电复位电路。
附图说明
[0026] 图1为本发明的上电复位电路的实施例结构简图。
[0027] 图2为本发明的上电复位电路的实施例详细结构图。
[0028] 图3为复位信号(POR)产生电路的实施例概括示意图。
[0029] 图4为上电复位方法的实施例流程图。
[0030] 图5为带温度补偿的复位信号产生原理实施例图。
[0031] 图6为上电复位方法步骤3的工作过程实施例图。
具体实施方式
[0032] 本发明在于提供一种新型实用的上电复位电路，其主要特点：可靠性高，一定程度上能抵抗电源电压干扰抖动，带温度补偿功能使复位电路受温度影响较小，复位完成后该上电复位电路自行关断实现静态功耗为零。
[0033] 本新型上电复位电路不仅可以实现静态零功耗，而且具备温度补偿功能，可以实现对温度影响不敏感，使整个芯片在各种环境中都能从可靠的初始化状态开始正常工作。
[0034] 为达到上述发明目的，它主要包括两部分，如图1所示：分压网络电路(I1)和复位信号POR产生电路(I2)。分压网络实现电压检测功能，将检测电压Vr送入下一个模块复位信号POR产生电路产生复位信号POR，提供给整个系统芯片进行复位。同时POR将反馈回分压网络关断整个复位电路，实现静态零功耗。
[0035] 下面结合附图对本发明做进一步介绍。参见图1-3，为本发明实现的基本不受温度影响、静态零功耗上电复位电路的详细电路图，它包括两部分：分压网络电路(I1)和POR复位信号产生电路(I2)。
[0036] 分压网络电路(I1)：
[0037] 分压网络电路的供电电压Vdd由芯片外部供给，也作为整个系统芯片的供电电压；分压网络通过M12、M13、R3对供电电压进行分压，其输出端(Vr)连接复位信号产生电路的输入端。
[0038] 分压网络由第十二MOS管子(M12)、第十三MOS管子(M13)和第三电阻(R3)构成。M12的源极和外给供电电压Vdd相连接，M12的栅极和漏极相互连在一起；M13的源极和M12的漏极相连接，M13的栅极(F2)和POR复位信号产生电路的输出相连接，M13的漏极和R3的第一端口(Vr)相连接；R3的第二端口和地连接在一起。
[0039] 分压网络通过M21，M13和R3对供电电压Vdd进行分压，实现对电源电压的检测功能；分压网络的输出送入复位信号产生电路作为其输入。
[0040] 分压网络中M12栅极和漏极相接，作为单向导通二极管；使得整个复位电路工作电压至少在一个PMOS管子阈值电压之上，可以抵抗一定程度上电源电压的扰动可能引起的错误复位。
[0041] POR复位信号产生电路(I2)：
[0042] POR复位信号产生电路输入端为分压网络的输出(Vr)，输出端POR提供复位信号。
[0043] POR复位信号产生电路由四个双极型晶体管(Q1-Q4)、四个PMOS管子(M5，M6，M7，M10)、七个NMOS管子(M1，M2，M3，M4，M8，M9，M11)、两个电阻(R2，R3)和一个反相器(INV1)构成。
[0044] 双极型晶体管Q1和Q2的集电极相连接并且和Vr相连，Q1和Q2的基极相连，Q2的发射极和基极相连并和第一电阻(R1)的第一端口相连接；Q1的发射极和第一MOS管子(M1)的漏极相连接；双极型晶体管Q3和Q4的集电极相连接并且和Vr相连，Q3和Q4的基极相连，Q3的发射极和基极相连并和第一电阻(R1)的第二端口(F3)相连接；Q4的发射极和第三MOS管子(M3)的漏极相连接。M1的栅极和漏极相连接，并和M2的栅极相连在一起；M1的源极和M2的源极都和地连在一起。M3的栅极和漏极相连接，并和M4的栅极、M8的栅极相连在一起；M3的源极和M4的源极都和地连在一起。
[0045] M5的栅极和漏极相连接，并和M6的栅极、M2的漏极相连在一起；M5的源极和M6的源极都和Vr连在一起。M6的漏极(F4)和M4的漏极相连接，并和M7的栅极连在一起；M2、M4和M8的源极都和地连在一起。M7、M8和M9的漏极(F5)相连接，并且和M10、M11的栅极连接在一起；M10和M11的漏极(F1)相连接，并且和M9的栅极、反相器(INV1)的输入端口连接在一起。M7的源极和Vr相连，M10的源极和Vdd相连；M8、M9、M11的源极和地相连。反相器的输出端口(F2)的输出信号就是整个复位电路的输出POR，提供复位信号。
[0046] 本发明的上电复位电路方法的流程如图4所示：步骤一，分压网络电路对外部供电电压Vdd进行分压；步骤二，POR复位信号产生电路产生带温度补偿的复位信号；步骤三，复位放开信号反馈关闭整个复位电路，实现静态功耗为零。
[0047] 步骤二中带温度补偿的复位信号产生原理如下：
[0048] 如图5所示，POR复位信号产生电路(I2)中双极型晶体管Q1和Q2形成第一级电流镜，Q3和Q4形成第二级电流镜；
[0049] 三极管的集电极电流：IC＝IS*e(-VBE/Vt)Vt＝k*T/q
[0050] PN结的反偏饱和电流：IS＝b*TN*e(-Eg/kT)
[0051] PN结的正向偏置电压：VBE＝Vt*In(IC/IS)
[0052] Q2，R1，R2支路：Vr＝i1*R1+(i1+i2)*R2+VBE2
[0053] Q3，R2支路：Vr＝(i1+i2)*R2+VBE3
[0054] 由于两个支路的电压相等，因此
[0055] (i1+i2)*R2+VBE3＝i1*R1+(i1+i2)*R2+VBE2
[0056] 整理得：i1＝Vt*In(i2*IS2/i1*IS3)/R1
[0057] 当i1＝i2时，比较点电压Vr：
[0058] Vr＝(k*T/q)*{2*R2/R1*In(IS2/IS3)+In(k*T/q)*In(IS2/IS3)/R1-In(b*TN)}+Eg[0059] 其中，k为玻尔兹曼常数，T为温度，q为电荷量，Vt为热电压，Eg为硅的带隙能量即禁带宽度，b为PN结的电容值，N为Q1、Q2相较于Q3、Q4的发射极面积倍数，VBE2为三极管Q2的正向偏置电压，VBE3为三极管Q3的正向偏置电压，IS2为三极管Q2的反偏饱和电流，IS3为三极管Q3的反偏饱和电流；
[0060] 根据上述公式，调节R1、R2的电阻值，改变Q1、Q2相较于Q3、Q4的发射极面积倍数调节IS2和IS3，可将上式中Vr的正负温度系数抵消，对复位信号POR产生电路进行温度补偿。
[0061] 由于镜像电流的复制：i1＝i3＝i5＝i6，i2＝i4＝i7＝i8；当i1大于i2时，对于F4比较点而言，即i6大于i7时，F4节点电压拉高，F5节点输出低电平，经过M10和M11组成的反相器反相，F1节点输出高电平，F2节点输出低电平。当i1小于i2时，对于F4比较点而言，即i6小于i7时，F4节点电压拉低，F5节点输出高电平，经过M10和M11组成的反相器反相，F1节点输出低电平，F2节点输出高电平。
[0062] 当系统芯片刚上电时，i1小于i2时，F4节点电压拉低，F5节点输出高电平，经过M10和M11组成的反相器反相，F1节点输出低电平，F2节点输出高电平，即POR输出高电平使得系统芯片处于复位状态。当i1大于i2时，F4节点电压拉高，F5节点输出低电平，经过M10和M11组成的反相器反相，F1节点输出高电平，F2节点输出低电平，即POR输出低电平使得系统芯片复位放开，开始正常工作。
[0063] 步骤三的工作原理如图6所示，复位放开后，即当F1节点输出高电平时，M9管子导通，进一步拉低F5节点电平，直到F5节点输出低电平。当F2节点输出低电平时，将会关断M13管子，切断供电电压和复位电路的连接；Vr上的电流将会通过R3电阻泄放到地上，从而使得Vr电压快速降为零电压，关闭整个复位电路。由于反相器INV1的存在，使得F1节点翻转为高电平和F2节点翻转为低电平之间存在延时，可以使得F5节点电平先被拉到地电平，然后F2节点的低电平关断M13管子，Vr电压降为零从而关断整个复位电路；由于M10和M11管子构成反相器工作在Vdd电源电压下，F1节点维持高电平，F2节点翻转为低电平，复位放开工作状态得以维持。这样可以使得复位电路关闭过程中POR输出始终为低电平，避免因为关断复位电路的关系输出高电平让电路进入错误的复位状态。
[0064] 为了正确实现静态零功耗和基本不受温度影响的两个功能，本发明除了F2反馈支路关断M13管子外，还采用了第二条反馈支路即F1控制M9管子导通泄放电流，使得关断复位电路的同时，复位信号POR的输出维持不变，以确保整个上电复位电路正确可靠地初始化系统芯片。
[0065] 需要声明的是，本发明内容及具体实施方式意在证明本发明所提供技术方案的实际应用，不应解释为对本发明保护范围的限定。本领域技术人员在本发明的精神和原理启发下，可作各种修改、等同替换、或改进。但这些变更或修改均在申请待批的保护范围内。
