半导体器件及其形成方法、启动电路及开关电源

摘要

本发明提供了一种半导体器件及其形成方法、启动电路及包括启动电路的开关电源。其中，半导体器件包括：P型的半导体衬底及N型漂移区，N型漂移区两端的负阈值场效应管的源极和漏极；暴露出源极和漏极的氧化层和氧化层上靠近源极一端的本征多晶硅层和靠近漏极一端的掺杂多晶硅层，其中，本征多晶硅层与氧化层构成负阈值场效应管的栅极，掺杂多晶硅层构成与栅极相连的电阻；连接负阈值场效应管的漏极，并紧邻掺杂多晶硅层金属插塞。所述半导体器件中，负阈值电压场效应管的漏极和栅极连接的电阻形成在漏极和栅极之间的半导体衬底上，且与漏极共用金属插塞，不仅节省了芯片面积，还通过端口共用减少了金属互连，提高了半导体器件的可靠性。

权利要求

1.一种半导体器件，其特征在于，包括：

半导体衬底，掺杂类型为P型；

负阈值场效应管的N型漂移区，位于所述半导体衬底的表面；

负阈值场效应管的源极和漏极，分别位于所述负阈值场效应管的N型漂移区的两端；

氧化层，位于所述N型漂移区上，其中设置有第一开口和第二开口，所述第一开口和第二开口分别暴露出所述负阈值场效应管的源极和漏极；

多晶硅层，位于所述氧化层上，包括位于靠近源极一端的本征多晶硅层和靠近漏极一端的掺杂多晶硅层，其中，所述本征多晶硅层与其正下方的所述氧化层构成所述负阈值场效应管的栅极，所述掺杂多晶硅层构成与所述栅极相连的电阻；

金属插塞，连接所述负阈值场效应管的漏极，并紧邻所述掺杂多晶硅层。

2.如权利要求1所述的半导体器件，其特征在于，还包括：

MOSFET，为N型半导体器件，形成于所述半导体衬底表面；

所述MOSFET与所述负阈值场效应管共用漏极。

3.如权利要求2所述的半导体器件，其特征在于，所述MOSFET为LDMOS，包括LDMOS的N型漂移区，所述LDMOS的N型漂移区与所述负阈值场效应的N型漂移区相连。

4.如权利要求3所述的半导体器件，其特征在于，所述LDMOS中设置有RESURF结构或埋层结构。

5.如权利要求2所述的半导体器件，其特征在于，所述MOSFET多于一个，所述多个MOSFET的漏极彼此相连。

6.如权利要求1所述的半导体器件，其特征在于，所述负阈值场效应管为耗尽型JEFT。

7.一种半导体器件的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底为P型半导体衬底，包括负阈值场效应管区域；

利用第一掺杂工艺对所述半导体衬底进行N型掺杂，以在所述负阈值场效应管区域中形成所述负阈值场效应管的N型漂移区；

在所述半导体衬底上形成氧化层；

利用光刻和刻蚀工艺，在所述氧化层中形成暴露出所述半导体衬底表面的第一开口、第二开口，所述第一开口和第二开口分别位于所述负阈值场效应管的N漂移区的两端；

利用第二掺杂工艺以所述氧化层为掩膜对所述半导体衬底进行N型掺杂，以形成所述负阈值场效应管的源极和漏极，所述第一开口和第二开口分别对应所述负阈值场效应管的源极和漏极；

在所述第一开口和第二开口之间的氧化层上形成多晶硅层；

利用第三掺杂工艺对所述多晶硅层靠近所述负阈值场效应管的漏极的一端进行掺杂，以形成电阻；

在所述负阈值场效应管的漏极上方形成金属插塞，所述金属插塞还与所述电阻紧邻。

8.如权利要求7所述的形成方法，其特征在于：

所述半导体衬底还包括与所述负阈值场效应管区域紧邻的MOS区域，所述负阈值场效应管的N型漂移区一端位于所述负阈值场效应管区域和所述MOS区域的交界处；

所述利用光刻和刻蚀工艺，在所述氧化层中形成暴露所述半导体衬底表面的第一开口、第二开口的步骤中，还形成有第三开口，所述第一开口位于所述N型漂移区远离所述MOS区域的一端，所述第二开口位于所述负阈值场效应管区域和MOS区域交界处的上方，所述第三开口位于所述MOS区域中；

所述利用第二掺杂工艺以所述氧化层为掩膜对所述半导体衬底进行N型掺杂，以形成所述负阈值场效应管的源极和漏极的步骤中，还形成有MOSFET的源极和与所述负阈值场效应管共用的漏极，所述第一开口对应所述负阈值场效应管的源极，所述第二开口对应所述负阈值场效应管和MOSFET共用的漏极，所述第三开口对应所述MOSFET的源极；

所述在所述氧化层上形成多晶硅层的步骤中，还在所述第二开口和所述第三开口之间的所述氧化层上形成多晶硅层，以构成与其正下方的氧化层构成所述MOSFET的栅极。

9.如权利要求8所述的形成方法，其特征在于，在利用第一掺杂工艺形成位于所述负阈值场效应管区域的N型漂移区时，还包括在所述MOS区域形成所述MOSFET的N型漂移区，所述MOSFET的N型漂移区和所述负阈值场效应管区域的N型漂移区连通。

10.如权利要求8所述的形成方法，其特征在于，在所述以所述氧化层为掩膜，利用第二掺杂工艺在所述半导体衬底中形成所述负阈值场效应管和MOSFET的源极和漏极的步骤之后，在所述氧化层上形成多晶硅层的步骤之前，还包括利用离子注入工艺在所述MOS区域形成所述MOSFET的RESURF结构或埋层结构的步骤。

说明书

半导体器件及其形成方法、启动电路及开关电源

技术领域

[0001] 本发明涉及开关电源领域，特别是涉及一种半导体器件及其形成方法、启动电路及包括启动电路的开关电源。

背景技术

[0002] 目前，开关电源电路利用PWM（脉宽调制）控制芯片来控制开启或者关断。而所述PWM控制芯片内一般集成高压器件构成一启动电路来完成初始的启动，从而将较高的外部输入电压转化成PWM芯片内部所述需要的较低的偏置电压。

[0003] 美国专利US5581453披露了一种用于开关电源的启动电路。所述开关电源还包括一个变压器、开关晶体管、电源控制电路和启动电路。所述开关晶体管切换所述变压器，以周期性的连接到输入电压。驱动所述开关晶体管的周期脉冲是由所述电源控制电路进行。所述启动电路为所述电源控制电路提供初始电能，当所述电源控制电路被启动电路启动后，由所述变压器的辅助绕组供电，该辅助绕组上的电压被整流，然后提供给所述电源控制电路。

[0004] 所述电源控制电路被启动的过程中，完全由所述启动电路提供电能。在这个过程中，启动电路通过一个电阻给所述电源控制电路的旁路电容充电，使得电源控制电路的电压上升，当上升到达到电源控制电路的工作电压后，所述电源控制电路开始工作，然后由辅助绕组替代启动电路对所述电源控制电路进行供电。

[0005] 可是，在电源控制电路开始工作后，所述电阻依然会有功率消耗。一般的，有两种方式解决这个问题：

[0006] 一、增加所述电阻的阻值，减小通过所述电阻的电流。可是这样，会使得启动时间延长；

[0007] 二、在控制芯片内部集成启动电路，在控制芯片启动完成后，关闭所述启动电路，以消除启动电路不必要的功率消耗。可是，这样需要增加控制芯片的面积。

[0008] 综上，目前期待一种具有启动时间短，启动后功耗小的优点的启动电路，以及具有这样的启动电路，且芯片面积比较小的电源控制电路。

发明内容

[0009] 基于此，有必要针对目前期待具有启动时间短，启动后功耗小的优点的启动电路，以及具有这样的启动电路，且芯片面积比较小的电源控制电路的需求，提供一种解决办法。

[0010] 针对于此，本发明的技术方案中提供了一种半导体器件，包括：

[0011] 半导体衬底，掺杂类型为P型；

[0012] 负阈值场效应管的N型漂移区，位于所述半导体衬底的表面；

[0013] 负阈值场效应管的源极和漏极，分别位于所述负阈值场效应管的N型漂移区的两端；

[0014] 氧化层，位于所述N型漂移区上，其中设置有第一开口和第二开口，所述第一开口和第二开口分别暴露出所述负阈值场效应管的源极和漏极；

[0015] 多晶硅层，位于所述氧化层上，包括位于靠近源极一端的本征多晶硅层和靠近漏极一端的掺杂多晶硅层，其中，所述本征多晶硅层与其正下方的所述氧化层构成所述负阈值场效应管的栅极，所述掺杂多晶硅层构成与所述栅极相连的电阻；

[0016] 金属插塞，连接所述负阈值场效应管的漏极，并紧邻所述掺杂多晶硅层。

[0017] 可选的，还包括：

[0018] MOSFET，为N型半导体器件，形成于所述半导体衬底表面；

[0019] 所述MOSFET与所述负阈值场效应管共用漏极。

[0020] 可选的，所述MOSFET为LDMOS，包括LDMOS的N型漂移区，所述LDMOS的N型漂移区与所述负阈值场效应的N型漂移区相连。

[0021] 可选的，所述LDMOS中设置有RESURF结构或埋层结构。

[0022] 可选的，所述MOSFET多于一个，所述多个MOSFET的漏极彼此相连。

[0023] 可选的，所述负阈值场效应管为耗尽型JEFT。

[0024] 相应的，本发明的技术方案中还提供了一种半导体器件的形成方法，包括：

[0025] 提供半导体衬底，所述半导体衬底为P型半导体衬底，包括负阈值场效应管区域；

[0026] 利用第一掺杂工艺对所述半导体衬底进行N型掺杂，以在所述负阈值场效应管区域中形成所述负阈值场效应管的N型漂移区；

[0027] 在所述半导体衬底上形成氧化层；

[0028] 利用光刻和刻蚀工艺，在所述氧化层中形成暴露出所述半导体衬底表面的第一开口、第二开口，所述第一开口和第二开口分别位于所述负阈值场效应管的N漂移区的两端；

[0029] 利用第二掺杂工艺以所述氧化层为掩膜对所述半导体衬底进行N型掺杂，以形成所述负阈值场效应管的源极和漏极，所述第一开口和第二开口分别对应所述负阈值场效应管的源极和漏极；

[0030] 在所述第一开口和第二开口之间的氧化层上形成多晶硅层；

[0031] 利用第三掺杂工艺对所述多晶硅层靠近所述负阈值场效应管的漏极的一端进行掺杂，以形成所述电阻；

[0032] 在所述负阈值场效应管的漏极上方形成金属插塞，所述金属插塞还与所述电阻紧邻。

[0033] 可选的，所述半导体衬底还包括与所述负阈值场效应管区域紧邻的MOS区域，所述负阈值场效应管的N型漂移区一端位于所述负阈值场效应管区域和所述MOS区域的交界处；

[0034] 所述利用光刻和刻蚀工艺，在所述氧化层中形成暴露所述半导体衬底表面的第一开口、第二开口的步骤中，还形成有第三开口，所述第一开口位于所述N型漂移区远离所述MOS区域的一端，所述第二开口位于所述负阈值场效应管区域和MOS区域交界处的上方，所述第三开口位于所述MOS区域中；

[0035] 所述利用第二掺杂工艺以所述氧化层为掩膜对所述半导体衬底进行N型掺杂，以形成所述负阈值场效应管的源极和漏极的步骤中，还形成有MOSFET的源极和与所述负阈值场效应管共用的漏极，所述第一开口对应所述负阈值场效应管的源极，所述第二开口对应所述负阈值场效应管和MOSFET共用的漏极，所述第三开口对应所述MOSFET的源极；

[0036] 所述在所述氧化层上形成多晶硅层的步骤中，还在所述第二开口和所述第三开口之间的所述氧化层上形成多晶硅层，以构成与其正下方的氧化层构成所述MOSFET的栅极。

[0037] 可选的，在利用第一掺杂工艺形成位于所述负阈值场效应管区域的N型漂移区时，还包括在所述MOS区域形成所述MOSFET的N型漂移区，所述MOSFET的N型漂移区和所述负阈值场效应管区域的N型漂移区连通。

[0038] 可选的，在所述以所述氧化层为掩膜，利用第二掺杂工艺在所述半导体衬底中形成所述负阈值场效应管和MOSFET的源极和漏极的步骤之后，在所述氧化层上形成多晶硅层的步骤之前，还包括利用离子注入工艺在所述MOS区域形成所述MOSFET的RESURF结构或埋层结构的步骤。

[0039] 另外，本发明的技术方案中还提供了一种开关电源的启动电路，所述启动电路连接在电压输入端和控制电路的旁路电容之间，包括：

[0040] 负阈值开启模块，包括负阈值场效应管和电阻，所述负阈值场效应管的栅极、漏极与所述电阻的两端连接，所述负阈值场效应管的漏极还与所述电压输入端连接；

[0041] 使能模块，所述使能模块的输出端与所述负阈值场效应管的栅极连接；

[0042] 电压检测模块，所述电压检测模块的输出端与所述使能模块的输入端连接，所述电压检测模块的输入端与所述旁路电容连接，检测所述旁路电容的电压；

[0043] 单向导通模块，所述单向导通的输入端与所述负阈值场效应管的源极相连，所述单向导通模块的输出端与所述旁路电容连接；

[0044] 其中，所述电压检测模块一旦检测到所述旁路电容两端电压达到所述控制电路的工作电压，即输出使能信号，驱动所述使能模块控制所述负阈值场效应管截止。

[0045] 可选的，所述电阻的阻值大于或等于一兆欧。

[0046] 可选的，所述负阈值场效应管为耗尽型。

[0047] 相应的，本发明的技术方案中还提供了一种开关电源，包括：

[0048] 如上所述的启动电路；

[0049] 至少一个MOSFET，所述MOSFET和所述负阈值场效应管均为N型半导体 器件，且所述MOSFET的漏极和所述负阈值场效应管的漏极共用；

[0050] 控制电路，所述控制电路控制MOSFET的导通。

[0051] 上述综上，本发明的技术方案中提供的半导体器件中，所述电阻形成在所述负阈值电压场效应管的漏极和栅极之间的半导体衬底上，不仅节省了芯片面积，还通过端口共用减少了端口数量，可以减少金属互连，提高半导体器件的可靠性。

[0052] 本发明的技术方案中提供的半导体器件中，还包括所述负阈值电压场效应管的漏极，和负阈值电压场效应管的漏极和栅极之间连接的电阻都形成在所述MOS模块中MOSFET的漏极之中，不仅节省了芯片面积，还通过端口共用减少了端口数量，可以减少金属互联，提高半导体器件的可靠性。

[0053] 本发明的技术方案中提供的启动电路中，所述负阈值电压场效应管在开启时给控制电路供电，在所述控制电路开始工作后，被使能模块控制截止。与传统方式中通过电阻对所述控制电路供电方式相比，减小了不必要的功率损失。

[0054] 所述负阈值电压场效应管的栅极和漏极之间连接的电阻，在所述负阈值电压场效应管的栅极和漏极之间形成一定的压降，可以提高启动电路的开启速度。

附图说明

[0055] 图1为实施例提供的一种包括启动电路的开关电源的示意图；

[0056] 图2为实施例提供的MOS模块和负阈值场效应管连接的示意图；

[0057] 图3至图4为实施例提供的半导体器件的结构示意图；

[0058] 图5为实施例提供的负阈值场效应管、高阻和MOS模块聚集在一起节省芯片面积的示意图；

[0059] 图6至图11为实施例中提供的MOS模块中MOSFET的结构示意图。

具体实施方式

[0060] 为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细介绍。

[0061] 如图1所示，本实施例提供了一种开关电源900，所述开关电源900中包括 一启动电路800，另外，所述开关电源900还包括控制电路500、控制电路500的旁路电容51、电压输入端VIN、相对接地端V0、电压输出端VOUT和MOS模块700。

[0062] 其中，所述控制电路500的一端接相对接地端V0，另一端为电压输入端Vc，所述旁路电容51接在相对接地端V0和控制电路的电压输入端Vc之间，旁路电容51中的压降为Vc中的电压值。所述控制电路的电压输出端VOUT连接MOS模块700，以控制MOS模块700中的MOSFET导通或者截止。

[0063] 所述启动电路800连接在开关电源的电压输入端VIN和控制电路500的旁路电容51之间，包括负阈值开启模块100、使能模块200、电压检测模块300和单向导通模块400。

[0064] 所述负阈值开启模块100中具有负阈值场效应管1和电阻3，所述负阈值场效应管1的栅极G、漏极D与所述电阻3的两端连接，所述负阈值场效应管1的漏极D还与所述电压输入端VIN连接。由于JFET的漏极连接于外部的高压中，而启动电路是通过外部的高压供电电压来转换为内部较低的电压，所以所述负阈值场效应管1需要为负。在本实施例中，所述负阈值场效应管为N沟道型JEFT。

[0065] 所述使能模块200的输出端与所述负阈值场效应管1的栅极G连接，所述电压检测模块300的输出端与所述使能模块200的输入端连接，所述电压检测模块300的输入端与所述旁路电容51连接，检测所述旁路电容的电压，即检测到控制电路500的输入端Vc的电压；所述单向导通400的输入端与所述负阈值场效应管1的源极S相连，所述单向导通模块400的输出端与所述旁路电容51连接。所述单向导通模块400控制电流只能从所述负阈值场效应管1的源极S流向所述旁路电容51。

[0066] 具体的，所述电压输入端VIN通过所述负阈值开启模块100中的负阈值场效应管1向所述控制电路500的旁路电容51充电。

[0067] 由于所述负阈值场效应管1的阈值电压为负值，即只要电压输入端VIN提供的电压大于栅极G的电压，所述负阈值场效应管1就能导通，使得电流从源极流出，流至所述单向导通模块400，进而流至所述旁路电容51，以给旁路电 容51充电。

[0068] 启动电路800导通之前，所述旁路电容51两端的电压为零。在启动电路800导通后，所述旁路电容51中不断的被充入电荷，Vc的值不断增大，直至Vc的值超过控制电路500的工作电压，所述控制电路500被启动。

[0069] 同时，所述电压检测模块300一直检测所述旁路电容51的两端电压，一旦检测到所述旁路电容51两端电压达到所述控制电路500的工作电压，即输出使能信号，驱动所述使能模块200控制所述负阈值场效应管1截止。所述单向导通模块400的输出端与所述旁路电容51连接，控制电流只能从所述负阈值场效应管1的源极S流向所述旁路电容51。

[0070] 所述控制电路500被启动后，由辅助绕组（未图示）供电进行工作，控制MOS模块700工作，其中的MOSFET会在控制电路500的控制下按照设计的需要导通或者截止。

[0071] 另外，在本实施例中，所述负阈值场效应管1的漏极D和栅极G之间还连接有一个电阻3，通过与负阈值场效应管的栅漏之间的等效电阻对漏极高压进行分压，从而在栅极上形成一个一定电压值的电压，从而提高启动电路的启动速度。由于所述负阈值场效应管1的漏极D一端连接的电压输入端VIN的电压很高，源极S一端连接控制电路500的一端Vcc输入端的电压较低。所以所述电阻3的阻值最好比较大，可以对负阈值场效应管起到分压作用。优选的，所述电阻3为阻值大于等于一兆的高阻。另外，在所述负阈值场效应管的栅氧化层的安全耐压范围内，所述电阻3的阻值需要尽量小，否则负阈值场效应管将被损坏。

[0072] 本实施例中，所述负阈值场效应管为耗尽型JEFT。在其它实施方式中，所述负阈值场效应管为其它形式的阈值电压为负的电压控制电流型开关管。

[0073] 本实施例中，所述使能模块200、电压检测模块300和单向导通模块400为本领域技术人员惯用的实施方式。如所述单向导通模块400包括二极管，所述二极管的阳极为所述单向导通模块400的输入端，阴极为所述单向导通模块400的输出端。

[0074] 其中，如图2所示，本实施例中提供的开关电源中的所述MOS模块700中 包括至少一个MOSFET，所述MOSFET的漏极（未图示）和所述负阈值场效应管1的漏极D相连。

[0075] 其中，负阈值场效应管需要比LDMOS更长的沟长，从而增加了器件的尺寸。但是由于所述负阈值场效应管1漏极和栅极与所述电阻3连接在一起，因而可以在设计芯片版图时，将所述电阻3的区域和所述负阈值场效应管的漏极重合，并且和栅极连接在一起，以减小芯片的面积和端口。

[0076] 另外，本实施例中，所述负阈值场效应管1的漏极与MOSFET的漏极完全相同，并且，所述负阈值场效应管1和电阻3在启动所述控制电路500之后即停止工作，所述MOS模块700是在控制电路500被启动后才在控制电路500的调节下开始工作。所以负阈值场效应管1和电阻3（启动电路）与所述MOS模块700不可能同时工作。将所述负阈值场效应管1的漏极和所述MOS模块700中的MOSFET的漏极连接在一起，可以在设计芯片时，将负阈值场效应管1和所述MOS模块700中的MOSFET的漏极设计在一起。

[0077] 因而，所述电阻3，负阈值场效应管1的漏极D可以和所述MOS模块中的MOSFET的漏极连接，甚至重合在一起。

[0078] 针对此种情况，本实施例还提供了一种半导体器件，如图3至图4所示。所述半导体器件由形成在半导体衬底410表面的负阈值场效应管1、MOSFET7和电阻3构成。为了清晰的示意所述半导体器件的结构，图3为所述半导体器件的剖面示意图，图4为结合所述半导体器件剖面和去除金属层和层间介质层层等薄膜后所述半导体衬底410上表面示意图。

[0079] 本实施例中，所述半导体衬底410为P型硅衬底，包括负阈值场效应管区域和MOS区域。

[0080] 本实施例中，所述负阈值场效应管1为耗尽型JEFT1，沟道掺杂类型为N型。所述JEFT1包括形成在P型硅衬底410上的N型漂移区140和P阱（Pwell）110；所述N型漂移区中形成有两分离开的重掺杂N型区150、130，从所述重掺杂N型区150、130中分别引出金属连线，构成所述JEFT1的漏极JD和源极JS；漏极JD和源极JS之间的半导体衬底410表面形成有由氧化层和多晶硅层构成的栅极结构，从而构成所述JEFT1的栅极JG。所述P阱中形成有重掺杂P 型区，从中引出所述JEFT1的衬底极JB。另外，在其它实施方式中，所述JEFT的栅极JS下方的半导体衬底表面还可以设置有耗尽注入区，以提高耐压和可靠性。

[0081] 本实施例中，所述MOSFET7为LDMOS场效应晶体管。所述MOSFET7包括形成在P型硅衬底410上的N型漂移区740和P阱（Pwell）710；所述N型漂移区740与所述JEFT1中的N型漂移区140相连，其中形成N型重掺杂区750，所述N型重掺杂区750中引出金属连线构成所述LDMOS场效应晶体管的漏极LD。并且所述N型重掺杂区750和所述JEFT1中构成漏极JD的重掺杂N型区150重合。

[0082] 所述P阱（Pwell）710中形成相连的重掺杂P型区720和重掺杂N型区730，从所述重掺杂P型区720中引出金属连线构成所述LDMOS场效应晶体管的衬底极LB，从所述重掺杂N型区730中引出金属连线构成所述LDMOS场效应晶体管的源极LS。

[0083] 所述重掺杂N型区730和N型重掺杂区750之间的N型漂移区740和P阱（Pwell）710上形成有由氧化层和多晶硅层构成的栅极结构，从而构成所述LDMOS场效应晶体管的栅极LG。

[0084] 具体参考图4所示，本实施例中，所述MOSFET7的区域中形成有多个LDMOS场效应晶体管，所述LDMOS场效应晶体管按照一致的方向排列，漏极750相连。所述JEFT1的漏极150位于所述漏极750中。在负阈值场效应管的漏极JD和源极JS之间的半导体衬底410上形成多晶硅层中，靠近漏极LD+JD的一部分多晶硅层还被掺杂，形成为且与JEFT1的栅极JG的连接的电阻3。所述漏极LD+JD上的金属插塞的侧壁紧邻与所述电阻3，实现所述电阻与漏极的连接。

[0085] 如图5所示，并且所述JEFT1和电阻可以根据开关电源芯片中其它电路部分的实际情况，将所述JEFT1和电阻3集成在所述LDMOS场效应晶体管的漏极750一侧的任何位置。这样，可以节省出JEFT1的漏极150和电阻3的芯片面积。

[0086] 另外，根据实际需要，所述MOSFET中还可以为设置有RESURF结构或埋 层结构的LDMOS。其中，设置的RESURF结构或埋层结构可以优化N型漂移区，以提高所述LEMOS的耐压能力和可靠性。其中，RESURF（Reduced Surface Field）是指在半导体器件和集成电路芯片中采取的提高击穿电压的方法。它是在N漂移区上引入P降场层形成结终端扩展JTE区，更有效地降低了器件的表面电场。同时，漂移区最佳单位面积杂质密度得到提高，这不仅降低了器件的导通电阻，而且避免了高端穿通。所述RESURF结构可以为double RESURF结构或者tripple RESURF结构。具体可参考图6至图11所示，位于N漂移区和P阱下的Bury P和Deep N为埋层，位于N漂移区中的P-top为double RESURF结构，位于N漂移区中的P-floating为tripple RESURF结构。其中，图6为带埋层的LDMOS；图7为带埋层和double RESURF结构的LDMOS；图8为带埋层和tripple RESURF结构的LDMOS；图9为不带埋层结构的LDMOS；图10为不带埋层但带double RESURF结构的LDMOS；图11为不带埋层但带triple RESURF结构的LDMOS。

[0087] 综上，本实施例提供的启动电路中，所述负阈值电压场效应管在开启时给控制电路供电，在所述控制电路开始工作后，被使能模块控制截止。与传统方式中通过电阻对所述控制电路供电方式相比，减小了不必要的功率损失。

[0088] 所述负阈值电压场效应管的栅极和漏极之间连接的电阻，在所述负阈值电压场效应管的栅极和漏极之间形成一定的压降，可以提高启动电路的开启速度。

[0089] 本实施例提供的半导体器件中，所述负阈值电压场效应管的漏极，和负阈值电压场效应管的漏极和栅极之间连接的电阻都形成在所述MOS模块中MOSFET的漏极之中，不仅节省了芯片面积，还通过端口共用减少了端口数量，减少了金属互联，提供了半导体器件的可靠性。

[0090] 另外，本实施例还提供一种半导体器件，包括：

[0091] 半导体衬底，为P型硅衬底；

[0092] 负阈值场效应管，形成于所述半导体衬底表面；

[0093] 电阻，位于所述负阈值场效应管的漏极中，且与所述负阈值场效应管的栅极相连。

[0094] 还提供了一种如上所述的启动电路的半导体器件，包括：

[0095] 半导体衬底，为P型硅衬底；

[0096] 负阈值场效应管，形成于所述半导体衬底表面；

[0097] 电阻，位于所述负阈值场效应管的漏极中，且与所述负阈值场效应管的栅极相连。

[0098] 相应的，本实施例中还提供了一种半导体器件的形成方法，包括：

[0099] 提供半导体衬底，所述半导体衬底为P型半导体衬底，包括负阈值场效应管区域；

[0100] 利用第一掺杂工艺对所述半导体衬底进行N型掺杂，以在所述负阈值场效应管区域中形成所述负阈值场效应管的N型漂移区；

[0101] 在所述半导体衬底上形成氧化层；

[0102] 利用光刻和刻蚀工艺，在所述氧化层中形成两个暴露出所述半导体衬底表面的第一开口、第二开口，所述第一开口和第二开口分别位于所述负阈值场效应管的N漂移区的两端；

[0103] 利用第二掺杂工艺以所述氧化层为掩膜对所述半导体衬底进行N型掺杂，以形成所述负阈值场效应管的源极和漏极，所述第一开口和第二开口分别对应所述负阈值场效应管的源极和漏极；

[0104] 在所述氧化层上形成多晶硅层；

[0105] 利用第三掺杂工艺对所述多晶硅层靠近所述负阈值场效应管的漏极的一端进行掺杂，以形成所述电阻；

[0106] 在所述负阈值场效应管的漏极上方形成金属插塞，所述金属插塞还与所述电阻紧邻。

[0107] 所述半导体衬底还包括与所述负阈值场效应管区域紧邻的MOS区域，所述负阈值场效应管的N型漂移区一端位于所述负阈值场效应管区域和MOS区域的交界处；

[0108] 所述利用光刻和刻蚀工艺，在所述氧化层中形成暴露所述半导体衬底表面的第一开口、第二开口的步骤中，还形成有第三开口，所述第一开口位于所述N型漂移区远离所述MOS区域的一端，所述第二开口位于所述负阈值场效应管区域和MOS区域交界处的上方，所述第三开口位于所述MOS区域中；

[0109] 所述利用第二掺杂工艺以所述氧化层为掩膜对所述半导体衬底进行N型掺杂，以形成所述负阈值场效应管的源极和漏极的步骤中，还形成有MOSFET的源极和与所述负阈值场效应管共用的漏极，所述第一开口对应所述负阈值场效应管的源极，所述第二开口对应所述负阈值场效应管和MOSFET共用的漏极，所述第三开口对应所述MOSFET的源极；

[0110] 所述在所述氧化层上形成多晶硅层的步骤中，还在所述第二开口和所述第三开口之间的所述氧化层上形成多晶硅层，以构成与其正下方的氧化层构成所述MOSFET的栅极。

[0111] 在利用第一掺杂工艺形成位于所述负阈值场效应管区域的N型漂移区时，还包括在所述MOS区域形成所述MOSFET的N型漂移区，所述MOSFET的N型漂移区和所述负阈值场效应管区域的N型漂移区连通。

[0112] 在所述以所述氧化层为掩膜，利用第二掺杂工艺在所述半导体衬底中形成所述负阈值场效应管和MOSFET的源极和漏极的步骤之后，在所述氧化层上形成多晶硅层的步骤之前，还包括利用离子注入工艺在所述MOS区域形成所述MOSFET的RESURF结构或埋层结构的步骤。

[0113] 以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。