处理背照式光电二极管的系统和方法

摘要

本发明涉及处理半导体器件表面从而减小暗电流和白像素异常的系统和方法。一个实施例包括一种应用于半导体或光电二极管器件表面的方法，该光电二极管器件表面与感光区域相邻并且与用于该器件的具有电路结构的面相对。可以在衬底的表面之下任选地生成深度小于大约10纳米的掺杂层并且该掺杂层可以掺杂大约1E13和1E16之间的硼浓度。可以使用足以将表面粗糙度降低到预设的粗糙度阈值以下的温度，任选地在大约300℃和500℃之间的温度下，在衬底上生成氧化物并且其厚度约在1纳米和10纳米之间。然后，可以在该氧化物上形成电介质，该电介质具有大于预设折射阈值的折射率，任选地至少约为2.0。本发明提供处理背照式光电二极管的系统和方法。

权利要求

1.一种处理半导体的方法，包括：

提供具有衬底的半导体器件，所述衬底带有第一表面，所述第一表面是减少所述衬底的结果；

在所述衬底中接近所述衬底的所述第一表面处生成掺杂层；

在足以将表面粗糙度降低到预设的粗糙度阈值以下的温度下在所述衬底的所述第一表面上生成第一氧化物；以及在所述第一氧化物的表面上生成介电层，所述介电层具有大于预设的折射阈值的折射率，其中，所述介电层与所述第一氧化物层直接接触，以及所述介电层具有包括第一层和与第一层不同的第二层的多层结构；

其中，所述半导体器件具有在所述衬底中与所述第一表面相邻的感光区域和与所述第一表面相对的电路侧。

2.根据权利要求1所述的处理半导体的方法，其中，在300℃和500℃之间的温度下生成所述第一氧化物并且将所述第一氧化物生成为具有在1纳米和10纳米之间的厚度。

3.根据权利要求1所述的处理半导体的方法，其中，所述介电层具有至少为2.0的折射率。

4.根据权利要求1所述的处理半导体的方法，其中，所述掺杂的层是掺杂有硼的p型层。

5.根据权利要求4所述的处理半导体的方法，其中，所述掺杂层具有1E13至1E16之间的掺杂浓度，并且其中，所述掺杂层的深度小于10纳米。

6.根据权利要求4所述的处理半导体的方法，其中，生成所述p型层包括穿过所述衬底的所述第一表面注入掺杂物并且对所述衬底的所述第一表面实施表面热退火。

7.根据权利要求1所述的处理半导体的方法，进一步包括在所述介电层上施用钝化层。

8.根据权利要求1所述的处理半导体的方法，其中，所述介电层是氮化硅、碳化硅和二氧化硅中的一种。

9.一种半导体器件，包括：

衬底，具有第一侧和与所述第一侧相对的电路侧；

p型层，设置在所述衬底的所述第一侧处；

低温氧化物，设置在所述衬底的所述第一侧上，在足以将所述第一侧的粗糙度降低到预设阈值以下的温度下形成；

电介质盖，设置在所述低温氧化物上，所述电介质盖的材料具有在预设阈值之上的折射率，其中，所述电介质盖与所述低温氧化物直接接触，以及所述电介质盖具有包括第一层和与第一层不同的第二层的多层结构。

10.根据权利要求9所述的半导体器件，其中，所述第一侧的表面的粗糙度小于0.11纳米。

11.根据权利要求9所述的半导体器件，其中，所述电介质盖具有在100纳米和150纳米之间的厚度。

12.根据权利要求9所述的半导体器件，其中，所述低温氧化物具有在1纳米和10纳米之间的厚度。

13.根据权利要求9所述的半导体器件，其中，所述电介质盖的所述材料具有至少2.0的折射率。

14.根据权利要求9所述的半导体器件，其中，所述p型层掺杂有硼并且具有在1E13至

1E16之间的硼浓度。

15.根据权利要求9所述的半导体器件，其中，所述p型层是掺杂有硼的硅锗外延层。

16.根据权利要求9所述的半导体器件，其中，所述p型层的深度小于10纳米。

17.一种光电二极管器件，包括：

衬底，具有与第一侧相邻的感光区域以及与所述第一侧相对的电路侧；

低温氧化物，设置在所述衬底的所述第一侧上，在足以将所述第一侧的粗糙度降低到预设阈值以下的温度下形成所述低温氧化物并且将所述低温氧化物配置成允许至少预设波长的光穿过从而到达所述衬底的感光区域；

电介质盖，设置在所述低温氧化物上，所述电介质盖的材料具有在预设阈值以上的折射率，其中，所述电介质盖与所述低温氧化物直接接触，以及所述电介质盖具有包括第一层和与第一层不同的第二层的多层结构；以及钝化层，设置在所述介质盖上。

18.根据权利17所述的光电二极管器件，其中，所述低温氧化物是在300℃和500℃之间的温度下生长的氧化物。

19.根据权利要求17所述的光电二极管器件，其中，所述光电二极管器件是背照式光电二极管，其中，所述衬底的所述第一侧是应用至所述衬底的减薄工艺的结果，并且其中，所述第一侧的粗糙度小于0.11纳米。

说明书

处理背照式光电二极管的系统和方法

技术领域

[0001] 本发明涉及处理半导体器件的系统和方法，具体而言，涉及处理光电二极管的系统和方法。

背景技术

[0002] 由硅构成的半导体器件(诸如，光电二极管)的损坏是众所周知的使图像获取器件产生噪音和误差的现象。半导体的结晶结构的损坏可能在操作光电二极管时由于改变了光电二极管中的硅结构而造成暗电流和白像素失真。在光电二极管中，硅损坏可能造成光电二极管不恰当地引发与光反应性无关的寄生电子。这种寄生电子使得光电二极管即使在没有光导致电子产生的情况下也记录光读取。因此，由于不准确地反射光电二极管所探测到的实际光量，半导体的损坏可能导致光电二极管不准确地感应光，从而向图像中引入噪音。暗电流是在无光的情况下产生的电流，而白像素缺陷则是对光电二极管的损害或是过量的暗电流对光电二极管产生的过载，由此使得光电二极管一直显示得好像其探测到了纯白光，但其实并没有。

[0003] 在照相机和其他视频或照相器件中通常使用光电二极管(诸如，互补金属氧化物半导体(CMOS)二极管)来感应图像。近年来使用背部照明(BSI)来改善光电二极管器件。通常，光刻工艺在硅晶圆或其他衬底的顶面上沉积结构，诸如，栅极氧化物、金属互连件等。早期的光电二极管从顶部收集光线，该顶部与应用了器件结构的面相同。沉积在光电二极管衬底的顶面上的金属互连件可能会阻挡光电二极管的感光区域的部分，从而降低了图像质量和各个光电二极管的敏感性。BSI从光电二极管衬底的背面收集光线，在诸如金属互连、栅极氧化物等干扰结构沉积在衬底的顶面上的情况下，并且然后对衬底进行磨蚀或另外进行减薄来允许光线穿过衬底并且作用于光电二极管的感光区域。理想的情况下，减小衬底厚度从而使得光可以进入到器件的背面并且射向光电二极管的感光区域，从而在获取图案的过程中消除由沉积结构和金属互连件带来的阻碍和干扰。

[0004] 经常通过化学机械抛光来减薄光电二极管，从而允许BSI的操作。然而，即使是在高抛光的衬底的亚纳米尺寸表面上也可能具有不规则、结晶变形等，从而产生了悬空的电子键。松散地键合的悬空电子可导致出现暗电流和白像素情况。因此，表面不规则的减少导致暗电流和白像素异常减少和更准确的成像器件。

发明内容

[0005] 为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种处理半导体的方法，包括：提供具有衬底的半导体器件，所述衬底带有第一表面，所述第一表面是减少所述衬底的结果；在所述衬底中接近所述衬底的所述第一表面处生成掺杂层；在足以将表面粗糙度降低到预设的粗糙度阈值以下的温度下在所述衬底的所述第一表面上生成第一氧化物；以及在所述第一氧化物的表面上生成介电层，介电层具有大于预设的折射阈值的折射率。

[0006] 在上述方法中，所述半导体器件具有在所述衬底中与所述第一表面相邻的感光区域和与所述第一表面相对的电路侧。

[0007] 在上述方法中，其中，在大约300℃和500℃之间的温度下生成所述第一氧化物并且将所述第一氧化物生成为具有在大约1纳米和大约10纳米之间的厚度。

[0008] 在上述方法中，其中，所述介电层具有至少为约2.0的折射率。

[0009] 在上述方法中，其中，所述掺杂的层是掺杂有硼的p型层。

[0010] 在上述方法中，其中，所述掺杂的层是掺杂有硼的p型层，其中，所述掺杂层具有大约1E13至大约1E16之间的掺杂浓度，并且其中，所述掺杂层的深度小于大约10纳米。

[0011] 在上述方法中，其中，所述掺杂的层是掺杂有硼的p型层，其中，生成所述p型层包括穿过所述衬底的所述第一表面注入掺杂物并且对所述衬底的所述第一表面实施表面热退火。

[0012] 在上述方法中，进一步包括在所述介电层上施用钝化层。

[0013] 在上述方法中，其中，所述电介质是氮化硅、碳化硅和二氧化硅中的一种。

[0014] 根据本发明的另一方面，还提供了一种半导体器件，包括：衬底，具有第一侧和与所述第一侧相对的电路侧；p型层，设置在所述衬底的所述第一侧处；低温氧化物，设置在所述衬底的所述第一侧上，在足以将所述第一侧的粗糙度降低到预设阈值以下的温度下形成；电介质盖，设置在所述低温氧化物上，所述电介质盖的材料具有在预设阈值之上的折射率。

[0015] 在上述半导体器件中，其中，所述第一侧的表面的粗糙度小于大约0.11纳米。

[0016] 在上述半导体器件中，其中，所述电介质盖具有在大约100纳米和大约150纳米之间的厚度。

[0017] 在上述半导体器件中，其中，所述低温氧化物具有在大约1纳米和大约10纳米之间的厚度。

[0018] 在上述半导体器件中，其中，所述电介质盖的所述材料具有至少约2.0的折射率。

[0019] 在上述半导体器件中，其中，所述p型层掺杂有硼并且具有在大约1E13至大约1E16之间的硼浓度。

[0020] 在上述半导体器件中，其中，所述p型层是掺杂有硼的硅锗外延层。

[0021] 在上述半导体器件中，其中，所述p型层的深度小于大约10纳米。

[0022] 根据本发明的又一方面，还提供了一种光电二极管器件，包括：衬底，具有与第一侧相邻的感光区域以及与所述第一侧相对的电路侧；低温氧化物，设置在所述衬底的所述第一侧上，在足以将所述第一侧的粗糙度降低到预设阈值以下的温度下形成所述低温氧化物并且将所述低温氧化物配置成允许至少预设波长的光穿过从而到达所述衬底的感光区域；电介质盖，设置在所述低温氧化物上，所述电介质盖的材料具有在预设阈值以上的折射率；以及钝化层，设置在所述介质盖上。

[0023] 在上述光电二极管器件中，其中，所述低温氧化物是在大约300℃和500℃之间的温度下生长的氧化物。

[0024] 在上述光电二极管器件中，其中，所述光电二极管器件是背照式光电二极管，其中，所述衬底的所述第一侧是应用至所述衬底的减薄工艺的结果，并且其中，所述第一侧的粗糙度小于大约0.11纳米。

附图说明

[0025] 为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：

[0026] 图1是示出了根据本发明的原理处理光电二极管的方法的流程图；

[0027] 图2是BSI结构处理过程中光电二极管的截面图；

[0028] 图3是带有载具和有源表面的光电二极管的截面图；

[0029] 图4至图6是根据本发明的原理的处于有源表面处理的中间状态的光电二极管的截面图；以及

[0030] 图7是在额外的后段处理之后的光电二极管的截面图。

具体实施方式

[0031] 下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。

[0032] 本发明的原理涉及一种装置及其制造方法，该装置具有减小的暗电流、白像素特性以及高折射率的介电层。具体而言，在此所描述的方法针对的是改进半导体，尤其是光电二极管的表面特性。

[0033] 本文公开了一种处理半导体或光电二极管器件从而减小暗电流和白像素的方法，可以将该方法应用于与感光区域相邻并且与器件的电路结构相反的器件表面。可以在大概位于衬底表面处的衬底中任选地生成掺杂层。该掺杂层可以掺杂有硼，其掺杂物浓度在大约1E13和大约1E16之间，并且深度小于大约10纳米。还可以使用足以将衬底表面的粗糙度降低到预设的粗糙度阈值以下(任选地小于大约0.11纳米)的温度来在衬底的表面上生成氧化物。可以任选地在大约300℃和500℃之间的温度下形成该氧化物并且其厚度在大约1纳米和大约10纳米之间。可以在该氧化物上生成电介质，该电介质具有大于预设折射阈值的折射率，任选地至少为约2.0。因此，可以在该电介质上方施用钝化层。

[0034] 该方法形成了半导体或光电二极管器件，该器件带有任选地具有掺杂的p型层的衬底。在光电二极管的情况下，该器件可以被构造成背照式器件。P型层可以是硅锗外延层，或通过对衬底表面注入掺杂物并执行表面热退火而形成。将任选地具有大约1纳米和大约10纳米之间的厚度的低温氧化物设置在衬底上并且该低温氧化物可以在足以将衬底的粗糙度降低到预设阈值以下(优选地小于大约0.11纳米)的温度下形成。可以将任选地具有大约100纳米和大约150纳米之间的厚度的电介质盖设置在第一氧化物上并且该电介质盖具有在预设阈值以上的折射率，该折射率优选地可以是2.0。

[0035] 将结合具体上下文，即，制造带有减少的暗电流和白像素电阻的光电二极管器件的系统和方法来描述具体实施方式。然而，也可以将其他实施方式应用于其他器件，包括但并不限于太阳能电池、发光二极管等。

[0036] 现参考图1，该图示出的是流程图，该流程图示出了根据本发明的原理处理光电二极管器件的方法100。结合截面图图2-图7来描述方法100，这些附图出于说明目的没有按照比例绘制。

[0037] 框102涉及制备用于有源表面校正的光电二极管的步骤。框104是任选的步骤，用于向光电二极管的有源表面注入p型层，而框106也是任选的步骤，用于通过外延生长在有源的光电二极管上施用p型层。框108是表面校正和最后修饰步骤。

[0038] 起初，在框102中构造光电二极管并且根据用途将其处理成BSI光电二极管216。然而，本文所描述的本发明的原理用于光电二极管只是出于清楚的目的，本领域的技术人员应该意识到本发明的原理并不局限于仅仅光电二极管，而可被用于晶圆或芯片级制造，或任意其他处理系统。

[0039] 图2示出了在BSI结构处理200的过程中光电二极管的截面图。光电二极管216具有感光区域202，该区域可以包括但并不限于或需要器件电路元件214，诸如浅沟槽隔离(STI)结构206、层间介电层208、金属互连件212、金属间介电层210等。本领域的技术人员将意识到，BSI光电二极管216的结构可以根据设计的要求或基于新的或尚未发现的制造技术进行改变。

[0040] 光电二极管216还可以具有晶圆的块状衬底204，光电二极管由其制成。光电二极管216通常可以由超过必要厚度的材料制成，该较厚的晶圆衬底在制造过程中支撑光电二极管216。在BSI光电二极管216的情况下，在制造完光电二极管216之后可以去除过量的块状衬底204，从而充分减薄材料以便允许光子穿透该被减薄的衬底背面并且被感光区域202吸收。

[0041] 在框112中，光电二极管216可以在顶部或电路侧与载具302或其他支撑结构接合，在框114中，通过背面减薄来去除块状衬底204。图3是光电二极管216的截面图300，暴露出了载具302和有源表面304。

[0042] 虽然描述的是被支撑的光电二极管216与载具302相接合，但也可以有利地使用任意适合的支撑结构。例如，在一个实施例中，为了后期的分割和封装，光电二极管216可以被装配在载具晶圆上，或可以被装配在封装件中或装配在临时载具上并且在下个步骤中被分开。可选地，可以在没有支撑衬底302的情况下处理光电二极管216，这种选择取决于后续处理步骤的需要。

[0043] 去除块状衬底204留下了与光电二极管216的电路侧相反的有源表面304。也就是说，光电二极管216的有源表面是光子穿过其进入到光电二极管的感光区域202的那个表面，归结为感光区域202中无载具。通常，可以通过化学机械抛光(CMP)来去除块状衬底204，然而也可以有利地通过蚀刻、剪切等来进行去除。然而，通过物理工艺从感光区域202去除块状衬底204可能造成表面粗糙和衬底的结晶结构不连贯，从而在光电二极管216的有源表面304上产生缺陷和悬空键。在通过光电二极管216获取图像的过程中，由于暗电流或白像素异常，这些缺陷和悬空键可能产生噪音和不准确读取。所得到的有源表面304理想地应是平坦的，粗糙度为0，表现出均匀的结晶表面并且没有悬空键。

[0044] 可以任选地通过框104中所示的注入和退火或通过框106中所示的外延附生对光电二极管216的有源表面施用p型层404。图4中示出了沉积的p型层404以及所得到的p-型层与光电二极管的界面402，这些与载具302相对地设置并且位于光电二极管216上的有源层304之下。框4的注入工艺可以包括p型掺杂物注入(如框116中所示)以及表面热退火(如框
118中所示)。可以有利地将由硼离子、二氟化硼(BF2)、乙硼烷(C2H6)等提供的硼(B)掺杂物用作p型掺杂物。可选地，根据器件的需要可以使用任意受体或p型掺杂物，包括但不限于铝(Al)、铟(In)、镓(Ga)等。在离子注入实施例的尤其有用的实施例中，可以利用大约1E13至约1E15之间的硼浓度掺杂有源表面304。也可以有利地使用深度小于大约10nm的高斯掺杂分布，但为了符合器件要求可以进行改变。

[0045] 离子注入可能在冲击时在目标晶体中产生许多点缺陷，诸如，空位和填隙。空位是未被原子占据的晶格点。在这种情况下，离子与目标原子相互碰撞，从而将大量能量传输给了目标原子，从而使得其离开自身的晶体位置。当这种原子(或原始的离子本身)在固体中停止移动，但并未在晶格中找到空位停留时便出现了填隙。可以使用表面热退火(如框118所示)来修复离子注入所导致的结晶结构损伤。可以使用快速热退火(RTA)，或可选地可以使用可以限制表面掺杂物层移动或降低光电二极管216的热预算使用的局部激光退火。

[0046] 可选地，在框106的外延生长工艺中，通过框120中的外延附生来沉积或生长p型层404，并且在一个实施例中可以使用锗浓度约为10％-20％的硅锗前体以及硼掺杂物来形成硼掺杂的SiGe外延层404。一个有用的实施例可以是在其中以在大约1E13和大约1E16之间的硼浓度沉积厚度小于大约10nm的外延层的实施例。可以将任意适合的工艺用于外延工艺，包括但并不限于汽相外延(VPE)、分子束外延(MBE)、液相外延(LPE)等。在一些实施例中，与离子注入工艺104相比，SiGe外延层工艺106可以在不需要表面退火的情况下提供更好的层厚度控制、掺杂浓度和工艺控制。

[0047] 可以将框108的表面校正和最后修饰步骤应用于p型层404上方的有源表面304，其中该p型层404被施用或直接施用在光电二极管216的未沉积p型层404的感光区域202上。起初，在框122中，可以在有源表面304上生长或沉积低温氧化物502。图5中示出了具有氧化物500的光电二极管，氧化物502的沉积导致与光电二极管216的电路侧相对的顶部氧化物表面504。生长在有源表面304上的氧化物502可以在大约1nm和10nm之间，并且将最优选地处在大约1nm和3nm之间。另外，在一些实施例中，氧化物502可以是氧化硅(对于基于硅的光电二极管而言)，或也可以是其他适合的氧化物，尤其当光电二极管216使用硅以外的衬底时。
另外，低温氧化物，尤其是在大约300℃和500℃之间生长的低温氧化物减小了位于氧化物
502和光电二极管216的感光区域202或p型层404(可施用处)之间的有源表面304的粗糙度。
在尤其有用的实施例中，在足以将有源表面304的粗糙度降低到预设的阈值以下(优选地可以小于大约0.11hm)的温度下生长低温氧化物502。约为420℃的氧化物生长温度提供了具有充分的表面缺陷校正的相当快速的氧化物生长。有源表面304的表面粗糙度理想地为
0nm，也就是说，在显微镜下仍光滑的表面。据观察，420℃的氧化物生长温度会导致表面缺陷或表面粗糙度小于大约0.11nm。测试指出，较高的温度将生长氧化物，但高温氧化物温度对光电二极管216的表面缺陷的校正低于低温氧化物，使得有源区域304的粗糙度大。

[0048] 在框124中，具有高折射率的介电层或盖602可以优选地施用在氧化物502上方。电介质盖602和氧化物502两者将优选地被配置成至少允许预定的光波长或其他电磁能穿过并且到达光电二极管216的感光区域202。可以基于期望的器件需求和光电二极管216的性能来选择电介质盖602和氧化物的光学性能。例如，红外线光电二极管将优选地对电磁辐射的红外线波长最为敏感，并且电介质盖602和氧化物将由此具有高红外辐射透射率。

[0049] 如图6所示，可以将介电层或盖602沉积在氧化物504的表面上，从而产生了被覆盖着的光电二极管600，其中电介质盖表面604暴露出用于进一步处理。电介质602材料的整体折射率由折射率(n)和消光系数(k)组成。折射率n指的是电磁波穿过材料的相速度，而消光系数k指的是电磁波传播穿过材料所经历的吸收损失量。优选的折射电介质将具有尽可能接近0的消光系数k，也就是说当电磁波穿过材料时材料不吸收或传送了所有的电磁波能量。优选的电介质材料还具有在预设的折射阈值之上的折射率n，最优选地在2.0以上。较高的折射率n易于在光电二极管216的感光区域202中提供更高的量子效率。也就是说，具有更高量子效率的光电二极管216将更多进入的电磁能量转化成电流，从而产生更敏感和精密的器件。

[0050] 可能的介电材料可以包括但并不限于二氧化硅(SiO2)、氮化硅(Si3N4)、碳化硅(SiC)等。因此，在一个实施例中，电介质盖602将具有在大约80nm和大约250nm之间的厚度，并且优选地具有在大约100nm和大约150nm之间的厚度。应该注意，可以使用氧化硅电介质盖602并且可以在高于低温氧化物502的温度下生长或沉积该氧化硅电介质盖，因为光电二极管表面304已经被低温氧化物502层的产生修复了。因此，在一个尤其有用的实施例中，电介质盖602可以具有多层，并且还可以充当抗反射涂层来进一步提高光电二极管216的量子效率。在这种多层实施例中，电介质盖602可以优选地包括在其上覆盖着氮化硅层的二氧化硅层。

[0051] 在框126中可以执行额外的后段处理。图7示出了具有后段处理700的任选的表面的光电二极管216。在后段处理中，钝化层702、金属线706，或阻挡膜708可以例如，沉积在电介质盖602的表面604上。另外，诸如，抗反射涂层、微透镜、滤波器等的部件也可以施用至该钝化层702的表面704。

[0052] 尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。例如，可以在不背离本发明原理的情况下删除或以不同的顺序执行一些最终后段处理或p型层生成工艺。

[0053] 而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括这种工艺、机器、制造、材料组分、装置、方法或步骤在其范围内。