一种像素电路及显示器

摘要

本发明公开了一种像素电路及显示器，用以减小像素电路尺寸，进而减小像素间距，提高单位面积内所拥有的像素数目，提升画面显示品质。所述像素电路包括：第一像素子电路和第二像素子电路，以及与第一像素子电路和第二像素子电路连接的初始化模块和数据电压写入模块；初始化模块连接复位信号端和低电位端，用于在复位信号端输入的复位信号控制下对第一像素子电路和第二像素子电路进行初始化；数据电压写入模块连接数据电压和门信号端，用于在门信号端输入的信号控制下先对第一像素子电路和第二像素子电路写入第一数据电压，并对第一像素子电路的驱动模块进行补偿，然后对第二像素子电路写入第二数据电压，并对第二像素子电路的驱动模块进行补偿。

权利要求

1.一种像素电路，其特征在于，包括：第一像素子电路和第二像素子电路，以及与所述第一像素子电路和第二像素子电路连接的初始化模块和数据电压写入模块，所述初始化模块连接复位信号端和低电位端，用于在复位信号端输入的复位信号控制下对第一像素子电路和第二像素子电路进行初始化；

所述数据电压写入模块连接数据电压和门信号端，用于在门信号端输入的信号控制下先对第一像素子电路和第二像素子电路写入第一数据电压，并对所述第一像素子电路的驱动模块进行补偿，然后对第二像素子电路写入第二数据电压，并对第二像素子电路的驱动模块进行补偿。

2.根据权利要求1所述的电路，其特征在于，所述第一像素子电路包括第一驱动模块、第一发光模块、第一阈值补偿模块和第一发光控制模块，所述第一阈值补偿模块连接初始化模块，用于在初始化模块输出的初始化信号控制下对第一阈值补偿模块进行初始化；

所述第一阈值补偿模块连接第一驱动模块，用于对第一驱动模块进行阈值电压补偿；

所述第一发光模块连接第一驱动模块和第一发光控制模块，用于在第一驱动模块和第一发光控制模块作用下进行发光显示。

3.根据权利要求2所述的电路，其特征在于，所述第一阈值补偿模块包括第一存储电容、第三晶体管和第五晶体管；所述第一驱动模块包括第四晶体管；所述第一发光控制模块包括第六晶体管和第七晶体管；所述第一发光模块包括第一发光二极管。

4.根据权利要求3所述的电路，其特征在于，所述第一存储电容的一端与高电压电平信号线相连，另一端与第三晶体管的源极相连；

所述第三晶体管的栅极与门信号端相连，所述第三晶体管的漏极与所述第四晶体管的漏极相连；

所述第五晶体管的栅极与开关控制信号线相连，所述第五晶体管的源极与所述第六晶体管的漏极相连，所述第五晶体管的漏极与所述第四晶体管的源极相连；

所述第四晶体管的栅极与所述初始化模块相连；

所述第六晶体管的栅极与发光控制信号线连接，所述第六晶体管的源极与高电压电平信号线相连；

所述第七晶体管的栅极与发光控制信号线连接，所述第七晶体管的源极与所述第四晶体管的漏极相连，所述第七晶体管的漏极与第一发光二极管相连；

所述第一发光二极管的阳极与第七晶体管的漏极相连，所述第一发光二极管的阴极与低电压电平信号线相连。

5.根据权利要求4所述的电路，其特征在于，所述第二像素子电路包括第二驱动模块、第二发光模块、第二阈值补偿模块和第二发光控制模块，所述第二阈值补偿模块连接初始化模块，用于在初始化模块输出的初始化信号控制下对第二阈值补偿模块进行初始化；

所述第二阈值补偿模块连接第二驱动模块，用于对第二驱动模块进行阈值电压补偿；

所述第二发光模块连接第二驱动模块和第二发光控制模块，用于在第二驱动模块和第二发光控制模块作用下进行发光显示。

6.根据权利要求5所述的电路，其特征在于，所述第二阈值补偿模块包括第二存储电容和第十晶体管；所述第二驱动模块包括第九晶体管；所述第二发光控制模块包括第六晶体管和第八晶体管；所述第二发光模块包括第二发光二极管。

7.根据权利要求6所述的电路，其特征在于，所述第二存储电容的一端与高电压电平信号线相连，另一端与第十晶体管的源极相连；

所述第十晶体管的栅极与门信号端相连，所述第十晶体管的漏极与所述第九晶体管的漏极相连；

所述第九晶体管的栅极与所述第十晶体管的源极相连，所述第九晶体管的源极与所述数据电压写入模块相连；

所述第六晶体管的栅极与发光控制信号线连接，所述第六晶体管的源极与高电压电平信号线相连，所述第六晶体管的漏极与所述第九晶体管的源极相连；

所述第八晶体管的栅极与发光控制信号线连接，所述第八晶体管的源极与所述第九晶体管的漏极相连，所述第八晶体管的漏极与第二发光二极管相连；

所述第二发光二极管的阳极与第八晶体管的漏极相连，所述第二发光二极管的阴极与低电压电平信号线相连。

8.根据权利要求7所述的电路，其特征在于，所述初始化模块包括第一晶体管和第十一晶体管，其中，所述第一晶体管的栅极与复位信号线相连，所述第一晶体管的源极与第一像素子电路的第一阈值补偿模块相连，所述第一晶体管的漏极与低电压电平信号线相连；所述第十一晶体管的栅极与复位信号线相连，所述第十一晶体管的源极与第二像素子电路的第二阈值补偿模块相连，所述第十一晶体管的漏极与低电压电平信号线相连。

9.根据权利要求8所述的电路，其特征在于，所述数据电压写入模块包括第二晶体管，所述第二晶体管的栅极与门信号控制线相连，所述第二晶体管的源极与数据信号线相连，所述第二晶体管的漏极与所述第五晶体管的源极和第二像素子电路的第二驱动模块相连。

10.根据权利要求9所述的电路，其特征在于，所述数据电压写入模块中输入的数据电压包括第一数据电压和第二数据电压，其中，第一数据电压用于驱动第一阈值补偿模块对第一驱动模块进行阈值电压补偿，第二数据电压用于驱动第二阈值补偿模块对第二驱动模块进行阈值电压补偿。

11.根据权利要求7所述的电路，其特征在于，所述第一发光二极管和第二发光二极管均为有机发光二极管。

12.根据权利要求3-11任一权项所述的电路，其特征在于，所述晶体管均为P型薄膜晶体管。

13.一种显示器，包括多个像素、数据信号线以及栅极控制信号线，其特征在于，每两个像素组成一像素单元，还包括与各像素单元连接的权利要求1-12任一权项所述的像素电路。

14.根据权利要求13所述的显示器，其特征在于，所述每一像素单元中的两个像素共用一条数据信号线。

15.根据权利要求13或14所述的显示器，其特征在于，所述每一像素单元中的两个像素共用一条栅极控制信号线。

说明书

一种像素电路及显示器

技术领域

[0001] 本发明涉及显示器技术领域，尤其涉及一种像素电路及显示器。

背景技术

[0002] 目前高端中小尺寸有源矩阵有机发光二极管（Active Matrix Organic Light Emitting Diode，AMOLED）产品背板多使用低温多晶硅（Low Temperature Poly-Silicon，LTPS）工艺技术，然而由于LTPS工艺的波动性会导致薄膜晶体管（Thin Film Transistor，TFT）器件的阈值电压漂移，从而使得驱动有机发光二极管（Organic Light Emitting Diode，OLED）器件的电流不稳定导致画面显示品质降低。现有技术中的像素补偿电路为6T1C电路（由6个薄膜晶体管和1个电容组成的电路），电路图如图1所示，图中，VDD为高电压电平信号，VSS为低电压电平信号，Data为数据信号，Gate为栅极控制信号，Reset为初始化控制信号，Vinit为初始化电压电平信号，Emission（即EM）为控制OLED发光的信号，由OLED面板的emission电路提供此电压。然而，需要将6个薄膜晶体管和1个电容在一个像素中布置下去是不容易的，需要TFT器件做得非常小，所以TFT器件的性能要求也相对较高，会导致像素间距（Pixel Pitch）无法进一步降低。

[0003] 如图2所示，现有技术中的6T1C电路在2个像素里的水平方向所需要布置的元器件数目为：2条数据信号线：Data v1和Data v2、12个TFT、2个电容、1条栅极控制信号线Gate、1个发光控制信号Emission、1个高电压电平信号VDD、1个初始化电压电平信号Vinit，1个初始化控制信号Reset，图2中有两个有机发光二极管OLED1和OLED2，其阴极均与低电压电平信号VSS相连，图2为水平排列的2个像素的电路原理图，水平或者垂直方向是导通在一起的，在垂直方向所需要布置的元器件数目为：1条数据信号线、12个TFT、2个电容、2条栅极控制信号线、1个发光控制信号Emission、1个高电压电平信号VDD、1个初始化电压电平信号Vinit。

[0004] 综上所述，现有技术中在2个像素中需要布置12个TFT和2个电容。

发明内容

[0005] 本发明实施例提供了一种像素电路，用以减小像素电路尺寸，进而减小像素间距，提高单位面积内所拥有的像素数目，提升画面显示品质。本发明还提供了一种显示器。

[0006] 根据本发明一实施例，提供的一种像素电路，包括：第一像素子电路和第二像素子电路，以及与所述第一像素子电路和第二像素子电路连接的初始化模块和数据电压写入模块，

[0007] 所述初始化模块连接复位信号端和低电位端，用于在复位信号端输入的复位信号控制下对第一像素子电路和第二像素子电路进行初始化；

[0008] 所述数据电压写入模块连接数据电压和门信号端，用于在门信号端输入的信号控制下先对第一像素子电路和第二像素子电路写入第一数据电压，并对所述第一像素子电路的驱动模块进行补偿，然后对第二像素子电路写入第二数据电压，并对第二像素子电路的驱动模块进行补偿。

[0009] 由本发明实施例提供的所述像素电路，包括：第一像素子电路和第二像素子电路，以及与所述第一像素子电路和第二像素子电路连接的初始化模块和数据电压写入模块，所述由第一像素子电路、第二像素子电路以及初始化模块和数据电压写入模块组成的像素电路能够减小像素电路尺寸，进而减小像素间距，提高单位面积内所拥有的像素数目，提升画面显示品质。

[0010] 较佳地，所述第一像素子电路包括第一驱动模块、第一发光模块、第一阈值补偿模块和第一发光控制模块，

[0011] 所述第一阈值补偿模块连接初始化模块，用于在初始化模块输出的初始化信号控制下对第一阈值补偿模块进行初始化；

[0012] 所述第一阈值补偿模块连接第一驱动模块，用于对第一驱动模块进行阈值电压补偿；

[0013] 所述第一发光模块连接第一驱动模块和第一发光控制模块，用于在第一驱动模块和第一发光控制模块作用下进行发光显示。

[0014] 这样，由第一驱动模块、第一发光模块、第一阈值补偿模块和第一发光控制模块组成的第一像素子电路在像素电路的设计中简单便于实施。

[0015] 较佳地，所述第一阈值补偿模块包括第一存储电容、第三晶体管和第五晶体管；所述第一驱动模块包括第四晶体管；所述第一发光控制模块包括第六晶体管和第七晶体管；所述第一发光模块包括第一发光二极管。

[0016] 这样，由存储电容、晶体管和发光二极管组成的第一像素子电路在像素电路的设计中简单便于实施。

[0017] 较佳地，所述第一存储电容的一端与高电压电平信号线相连，另一端与第三晶体管的源极相连；

[0018] 所述第三晶体管的栅极与门信号端相连，所述第三晶体管的漏极与所述第四晶体管的漏极相连；

[0019] 所述第五晶体管的栅极与开关控制信号线相连，所述第五晶体管的源极与所述第六晶体管的漏极相连，所述第五晶体管的漏极与所述第四晶体管的源极相连；

[0020] 所述第四晶体管的栅极与所述初始化模块相连；

[0021] 所述第六晶体管的栅极与发光控制信号线连接，所述第六晶体管的源极与高电压电平信号线相连；

[0022] 所述第七晶体管的栅极与发光控制信号线连接，所述第七晶体管的源极与所述第四晶体管的漏极相连，所述第七晶体管的漏极与第一发光二极管相连；

[0023] 所述第一发光二极管的阳极与第七晶体管的漏极相连，所述第一发光二极管的阴极与低电压电平信号线相连。

[0024] 这样，所述存储电容、晶体管及发光二极管的连接关系在像素电路的设计中简单便于实施。

[0025] 较佳地，所述第二像素子电路包括第二驱动模块、第二发光模块、第二阈值补偿模块和第二发光控制模块，

[0026] 所述第二阈值补偿模块连接初始化模块，用于在初始化模块输出的初始化信号控制下对第二阈值补偿模块进行初始化；

[0027] 所述第二阈值补偿模块连接第二驱动模块，用于对第二驱动模块进行阈值电压补偿；

[0028] 所述第二发光模块连接第二驱动模块和第二发光控制模块，用于在第二驱动模块和第二发光控制模块作用下进行发光显示。

[0029] 这样，由第二驱动模块、第二发光模块、第二阈值补偿模块和第二发光控制模块组成的第二像素子电路在像素电路的设计中简单便于实施。

[0030] 较佳地，所述第二阈值补偿模块包括第二存储电容和第十晶体管；所述第二驱动模块包括第九晶体管；所述第二发光控制模块包括第六晶体管和第八晶体管；所述第二发光模块包括第二发光二极管。

[0031] 这样，由存储电容、晶体管和发光二极管组成的第二像素子电路在像素电路的设计中简单便于实施。

[0032] 较佳地，所述第二存储电容的一端与高电压电平信号线相连，另一端与第十晶体管的源极相连；

[0033] 所述第十晶体管的栅极与门信号端相连，所述第十晶体管的漏极与所述第九晶体管的漏极相连；

[0034] 所述第九晶体管的栅极与所述第十晶体管的源极相连，所述第九晶体管的源极与所述数据电压写入模块相连；

[0035] 所述第六晶体管的栅极与发光控制信号线连接，所述第六晶体管的源极与高电压电平信号线相连，所述第六晶体管的漏极与所述第九晶体管的源极相连；

[0036] 所述第八晶体管的栅极与发光控制信号线连接，所述第八晶体管的源极与所述第九晶体管的漏极相连，所述第八晶体管的漏极与第二发光二极管相连；

[0037] 所述第二发光二极管的阳极与第八晶体管的漏极相连，所述第二发光二极管的阴极与低电压电平信号线相连。

[0038] 这样，所述存储电容、晶体管及发光二极管的连接关系在像素电路的设计中简单便于实施。

[0039] 较佳地，所述初始化模块包括第一晶体管和第十一晶体管，其中，所述第一晶体管的栅极与复位信号线相连，所述第一晶体管的源极与第一像素子电路的第一阈值补偿模块相连，所述第一晶体管的漏极与低电压电平信号线相连；所述第十一晶体管的栅极与复位信号线相连，所述第十一晶体管的源极与第二像素子电路的第二阈值补偿模块相连，所述第十一晶体管的漏极与低电压电平信号线相连。

[0040] 这样，所述初始化模块包括第一晶体管和第十一晶体管，第一晶体管和第十一晶体管作为像素电路中的初始化模块的开关器件，在电路设计中方便简单便于实施。

[0041] 较佳地，所述数据电压写入模块包括第二晶体管，所述第二晶体管的栅极与门信号控制线相连，所述第二晶体管的源极与数据信号线相连，所述第二晶体管的漏极与所述第五晶体管的源极和第二像素子电路的第二驱动模块相连。

[0042] 这样，所述数据电压写入模块包括第二晶体管，第二晶体管作为像素电路中的数据电压写入模块的开关器件，在电路设计中方便简单便于实施。

[0043] 较佳地，所述数据电压写入模块中输入的数据电压包括第一数据电压和第二数据电压，其中，第一数据电压用于驱动第一阈值补偿模块对第一驱动模块进行阈值电压补偿，第二数据电压用于驱动第二阈值补偿模块对第二驱动模块进行阈值电压补偿。

[0044] 这样，由于数据信号为阶梯形的时序信号，可以实现由一条数据信号线输入两个不同的电压值。

[0045] 较佳地，所述第一发光二极管和第二发光二极管均为有机发光二极管。

[0046] 这样，用有机发光二极管作为像素电路中的第一发光模块和第二发光模块中的发光二极管，在电路设计中方便简单。

[0047] 较佳地，所述晶体管均为P型薄膜晶体管。

[0048] 这样，用P型薄膜晶体管作为像素电路中的薄膜晶体管，在电路设计中方便简单便于实施。

[0049] 本发明实施例提供的显示器，包括多个像素、数据信号线以及栅极控制信号线，其中，每两个像素组成一像素单元，还包括与各像素单元连接的上面所述的像素电路。

[0050] 这样，由于所述显示器包括与各像素单元连接的上面所述的像素电路，该显示器具有所述像素电路的优点，能够很好的提升画面显示品质。

[0051] 较佳地，所述每一像素单元中的两个像素共用一条数据信号线。

[0052] 这样，每一像素单元中的两个像素共用一条数据信号线，故两个像素可以省略一条数据信号线，数据信号线的排列方法简单易行。

[0053] 较佳地，所述每一像素单元中的两个像素共用一条栅极控制信号线。

[0054] 这样，每一像素单元中的两个像素共用一条栅极控制信号线，故两个像素可以省略一条栅极控制信号线，栅极控制信号线的排列方法简单易行。

附图说明

[0055] 图1为现有技术中的单个像素中的6T1C AMOLED像素补偿电路示意图；

[0056] 图2为现有技术中的2个像素中的12T2C AMOLED像素补偿电路示意图；

[0057] 图3为本发明实施例提供的11T2C AMOLED像素电路示意图；

[0058] 图4为本发明实施例提供的11T2C AMOLED像素电路工作的时序图；

[0059] 图5为本发明实施例提供的11T2C AMOLED像素电路在初始化工作阶段的简化电路图；

[0060] 图6为本发明实施例提供的11T2C AMOLED像素电路在第一阈值补偿阶段的简化电路图；

[0061] 图7为本发明实施例提供的11T2C AMOLED像素电路在第二阈值补偿阶段的简化电路图；

[0062] 图8为本发明实施例提供的11T2C AMOLED像素电路在发光阶段的简化电路图；

[0063] 图9为现有技术中的单个像素的排列示意图；

[0064] 图10为本发明实施例提供的由任意两个像素组成的像素单元的一种水平排列示意图；

[0065] 图11为本发明实施例提供的由任意两个像素组成的像素单元的另一种水平排列示意图；

[0066] 图12为本发明实施例提供的由任意两个像素组成的像素单元的一种垂直排列示意图；

[0067] 图13为本发明实施例提供的由任意两个像素组成的像素单元的另一种垂直排列示意图。

具体实施方式

[0068] 本发明实施例提供了一种像素电路及显示器，用以减小像素电路尺寸，进而减小像素间距，提高单位面积内所拥有的像素数目，提升画面显示品质。

[0069] 其中，本发明实施例提供的像素电路为有源矩阵发光二极管像素电路，由于有源矩阵发光二极管像素电路能够起到对像素的驱动模块进行补偿的作用，故本发明中有源矩阵发光二极管像素电路也可称为有源矩阵发光二极管像素补偿电路。

[0070] 下面给出本发明实施例提供的技术方案的详细介绍。

[0071] 如图3所示，本发明实施例提供的一种有源矩阵发光二极管像素补偿电路，包括：第一像素子电路和第二像素子电路，以及与所述第一像素子电路和第二像素子电路连接的初始化模块31和数据电压写入模块32，

[0072] 所述初始化模块31连接复位信号端（对应AMOLED像素电路上一级栅极控制信号Gate（N-1））和低电位端（对应AMOLED像素电路初始化电压电平信号Vinit），用于在复位信号端输入的复位信号控制下对第一像素子电路和第二像素子电路进行初始化；

[0073] 所述数据电压写入模块32连接数据电压（对应AMOLED像素电路数据信号Data）和门信号端（对应AMOLED像素补偿电路本级栅极控制信号Gate（N）），用于在门信号端输入的信号控制下先对第一像素子电路和第二像素子电路写入第一数据电压，并对所述第一像素子电路的驱动模块进行补偿，然后对第二像素子电路写入第二数据电压，并对第二像素子电路的驱动模块进行补偿。

[0074] 在图3所示的电路中，为了区别导线间的交叉相连和不相连，将相连的交叉点以实心圆点表示，不相连的交叉点以空心圆点表示。

[0075] 较佳地，所述第一像素子电路包括第一驱动模块331、第一发光模块341、第一阈值补偿模块351和第一发光控制模块361，

[0076] 所述第一阈值补偿模块351连接初始化模块31，用于在初始化模块31输出的初始化信号控制下对第一阈值补偿模块351进行初始化；

[0077] 所述第一阈值补偿模块351连接第一驱动模块331，用于对第一驱动模块331进行阈值电压补偿；

[0078] 所述第一发光模块341连接第一驱动模块331和第一发光控制模块361，用于在第一驱动模块331和第一发光控制模块361作用下进行发光显示。

[0079] 较佳地，所述第一阈值补偿模块351包括第一存储电容C1、第三晶体管T3和第五晶体管T5；所述第一驱动模块331包括第四晶体管T4；所述第一发光控制模块361包括第六晶体管T6和第七晶体管T7；所述第一发光模块341包括第一发光二极管OLED1。

[0080] 较佳地，所述第一存储电容的C1一端与高电压电平信号线（对应高电压电平信号VDD）相连，另一端与第三晶体管T3的源极相连；

[0081] 所述第三晶体管T3的栅极与门信号端（对应AMOLED像素补偿电路本级栅极控制信号Gate（N）））相连，所述第三晶体管T3的漏极与所述第四晶体管T4的漏极相连；

[0082] 所述第五晶体管T5的栅极与开关控制信号线（对应AMOLED像素补偿电路开关控制信号SW）相连，所述第五晶体管T5的源极与所述第六晶体管T6的漏极相连，所述第五晶体管T5的漏极与所述第四晶体管T4的源极相连；

[0083] 所述第四晶体管T4的栅极与所述初始化模块31相连；

[0084] 所述第六晶体管T6的栅极与发光控制信号线（对应AMOLED像素电路发光控制信号EM）连接，所述第六晶体管T6的源极与高电压电平信号线（对应高电压电平信号VDD）相连；

[0085] 所述第七晶体管T7的栅极与发光控制信号线（对应AMOLED像素电路发光控制信号EM）连接，所述第七晶体管T7的源极与所述第四晶体管T4的漏极相连，所述第七晶体管T7的漏极与第一发光二极管OLED1相连；

[0086] 所述第一发光二极管OLED1的阳极与第七晶体管T7的漏极相连，所述第一发光二极管OLED1的阴极与低电压电平信号线（对应低电压电平信号VSS）相连。

[0087] 较佳地，所述第二像素子电路包括第二驱动模块332、第二发光模块342、第二阈值补偿模块352和第二发光控制模块362，

[0088] 所述第二阈值补偿模块352连接初始化模块31，用于在初始化模块31输出的初始化信号控制下对第二阈值补偿模块352进行初始化；

[0089] 所述第二阈值补偿模块352连接第二驱动模块332，用于对第二驱动模块332进行阈值电压补偿；

[0090] 所述第二发光模块342连接第二驱动模块332和第二发光控制模块362，用于在第二驱动模块332和第二发光控制模块362作用下进行发光显示。

[0091] 较佳地，所述第二阈值补偿模块352包括第二存储电容C2和第十晶体管T10；所述第二驱动模块332包括第九晶体管T9；所述第二发光控制模块362包括第六晶体管T6和第八晶体管T8；所述第二发光模块342包括第二发光二极管OLED2。

[0092] 较佳地，所述第二存储电容C2的一端与高电压电平信号线（对应高电压电平信号VDD）相连，另一端与第十晶体管T10的源极相连；

[0093] 所述第十晶体管T10的栅极与门信号端（对应AMOLED像素补偿电路本级栅极控制信号Gate（N）））相连，所述第十晶体管T10的漏极与所述第九晶体管T9的漏极相连；

[0094] 所述第九晶体管T9的栅极与所述第十晶体管T10的源极相连，所述第九晶体管T9的源极与所述数据电压写入模块32相连；

[0095] 所述第六晶体管T6的栅极与发光控制信号线（对应AMOLED像素电路发光控制信号EM）连接，所述第六晶体管T6的源极与高电压电平信号线（对应高电压电平信号VDD）相连，所述第六晶体管T6的漏极与所述第九晶体管T9的源极相连；

[0096] 所述第八晶体管T8的栅极与发光控制信号线（对应AMOLED像素电路发光控制信号EM）连接，所述第八晶体管T8的源极与所述第九晶体管T9的漏极相连，所述第八晶体管T8的漏极与第二发光二极管OLED2相连；

[0097] 所述第二发光二极管OLED2的阳极与第八晶体管T8的漏极相连，所述第二发光二极管OLED2的阴极与低电压电平信号线（对应低电压电平信号VSS）相连。

[0098] 其中，第六晶体管T6是第一发光控制模块361和第二发光控制模块362共用的开关晶体管，发光控制模块361和362既可以同时控制OLED1和OLED2的发光，也可以分开控制OLED1和OLED2的发光。

[0099] 较佳地，所述初始化模块31包括第一晶体管T1和第十一晶体管T11，其中，所述第一晶体管T1的栅极与复位信号线（对应AMOLED像素电路上一级栅极控制信号Gate（N-1））相连，所述第一晶体管T1的源极与第一像素子电路的第一阈值补偿模块351相连，所述第一晶体管T1的漏极与低电压电平信号线（对应AMOLED像素电路初始化电压电平信号Vinit）相连；所述第十一晶体管T11的栅极与复位信号线（对应AMOLED像素电路上一级栅极控制信号Gate（N-1））相连，所述第十一晶体管T11的源极与第二像素子电路的第二阈值补偿模块352相连，所述第十一晶体管T11的漏极与低电压电平信号线（对应AMOLED像素电路初始化电压电平信号Vinit）相连。

[0100] 较佳地，所述数据电压写入模块32包括第二晶体管T2，所述第二晶体管T2的栅极与门信号控制线（对应AMOLED像素补偿电路本级栅极控制信号Gate（N）））相连，所述第二晶体管T2的源极与数据信号线（对应AMOLED像素电路数据信号Data）相连，所述第二晶体管T2的漏极与所述第五晶体管T5的源极和第二像素子电路的第二驱动模块332相连。

[0101] 其中，本级栅极控制信号Gate（N）、上一级栅极控制信号Gate（N-1）中N的取值可以根据像素补偿电路中栅极控制信号线的数量及实际需要进行选择。

[0102] 较佳地，所述数据电压写入模块32中输入的数据电压包括第一数据电压和第二数据电压，其中，第一数据电压用于驱动第一阈值补偿模块351对第一驱动模块331进行阈值电压补偿，第二数据电压用于驱动第二阈值补偿模块352对第二驱动模块332进行阈值电压补偿。

[0103] 较佳地，所述第一发光二极管OLED1和第二发光二极管OLED2均为有机发光二极管。

[0104] 较佳地，所述晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11均为P型薄膜晶体管。

[0105] 下面结合图3-图8，具体说明本发明实施例提供的AMOLED像素补偿电路的工作原理。

[0106] 如图4所示，在I阶段，本级栅极控制信号Gate（N）和发光控制信号EM为高电平；上一级栅极控制信号Gate（N-1）和开关控制信号SW为低电平，此时，图3中的第一晶体管T1、第五晶体管T5和第十一晶体管T11打开；第二晶体管T2、第三晶体管T3、第六晶体管T6、第七晶体管T7、第八晶体管T8和第十晶体管T10关闭，因此，图3的简化电路图如图5所示。由于存储电容C1和C2分别存储上一帧画面输入的数据信号Data，此时2个电容全部连接在具有低电位的初始化电压电平信号Vinit上，存储电容C1和C2均对初始化电压电平信号Vinit放电，放电到初始化电压Vinit。

[0107] 如图4所示，在II阶段，上一级栅极控制信号Gate（N-1）和发光控制信号EM为高电平；本级栅极控制信号Gate（N）和开关控制信号SW为低电平，此时，图3中的第二晶体管T2、第三晶体管T3、第五晶体管T5和第十晶体管T10打开；第一晶体管T1、第六晶体管T6、第七晶体管T7、第八晶体管T8和第十一晶体管T11关闭，因此，图3的简化电路图如图6所示。数据电平信号Data输入第一电压值V1，此时第四晶体管T4相当于二极管，第一节点P1的电压变为：V=V1-Vth（T4），其中，Vth（T4）为第四晶体管T4的阈值电压，并将电压值V存储在存储电容C1中，第九晶体管T9相当于二极管，第二节点P2的电压变为：V'=V1-Vth（T9），其中，Vth（T9）为第九晶体管T9的阈值电压，并将电压值V'存储在存储电容C2中，同时对2个电容C1和C2进行充电。

[0108] 如图4所示，在III阶段，上一级栅极控制信号Gate（N-1）、开关控制信号SW和发光控制信号EM为高电平；本级栅极控制信号Gate（N）为低电平，此时，图3中的第二晶体管T2、第三晶体管T3和第十晶体管T10打开；第一晶体管T1、第十一晶体管T11、第五晶体管T5、第七晶体管T7、第八晶体管T8和第六晶体管T6关闭，因此，图3的简化电路图如图7所示。数据电平信号Data输入第二电压值V2，此时第九晶体管T9相当于二极管，第二节点P2的电压变为：V''=V2-Vth（T9），其中，Vth（T9）为第九晶体管T9的阈值电压，并将电压值V''存储在存储电容C2中。

[0109] 如图4所示，在IV阶段即发光阶段，上一级栅极控制信号Gate（N-1）和本级栅极控制信号Gate（N）为高电平；发光控制信号EM和开关控制信号SW为低电平，此时，图3中的第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8打开；第一晶体管T1、第二晶体管T2、第三晶体管T3、第十晶体管T10和第十一晶体管T11关闭，因此，图3的简化电路图如图8所示。第四晶体管T4和第九晶体管T9为OLED的驱动晶体管，其对电流的控制方式如下：第四晶体管T4和第九晶体管T9的源极均与高电压电平信号VDD相连，其中，高电压电平信号VDD的电压数值为恒定值，流经第一发光二极管OLED1的电流为：

[0110]

[0111] 其中，k为预设常数，流经第二发光二极管OLED2的电流为：

[0112]

[0113] 从上面的方程可以看出，流经第一发光二极管OLED1的电流Id1和流经第二发光二极管OLED2的电流Id2与第四晶体管T4的阈值电压Vth（T4）和第九晶体管T9的阈值电压Vth（T9）无关，因此可以起到补偿作用。

[0114] 综上所述，本发明实施例提供的AMOLED像素电路包括11个薄膜晶体管和2个电容，即为11T2C AMOLED像素电路。

[0115] 本发明实施例提供的一种显示器，包括多个像素、数据信号线以及栅极控制信号线，其中，每两个像素组成一像素单元，还包括与各像素单元连接的本发明实施例提供的11T2C AMOLED像素电路。

[0116] 下面具体介绍包含2个像素的像素单元的排列方式：

[0117] 现有技术中的单个像素的像素排列方式如图9所示，单个像素中的补偿电路为现有技术中的6T1C AMOLED像素补偿电路，如果将两个像素放到一起组成一个像素单元，则现有技术中的像素单元的补偿电路为现有技术中的12T2CAMOLED像素补偿电路。

[0118] 本发明实施例提供的包含2个像素的像素单元的排列方式如图10-13所示，其中，水平方向排列的任一像素单元中的两个像素共用一条数据信号线Data（m），垂直方向排列的任一像素单元中的两个像素共用一条栅极控制信号线Gate（N），其中，水平方向排列的任一像素单元中的两个像素为水平方向上的任意两个像素，如：像素（Pixel）1与Pixel2或者Pixel2与Pixel3，像素单元中垂直方向排列的两个像素为垂直方向上的任意两个像素。

[0119] 如图10和11所示，所述水平方向排列的任一像素单元中的两个像素共用一条数据信号线Data（m）包括：数据信号线Data（m）贯穿两个水平方向排列的Pixel1和Pixel2，或数据信号线Data（m）位于两个水平方向排列的Pixel1和Pixel2中的Pixel1的侧方向，当然，本发明实施例中的数据信号线Data（m）不限于位于Pixel1的侧方向，可以位于两个水平方向排列的像素中的任一像素的侧方向。

[0120] 如图12和13所示，所述垂直方向排列的任一像素单元中的两个像素共用一条栅极控制信号线Gate（N）包括：栅极控制信号线Gate（N）贯穿垂直方向排列的任意两个像素组成的像素单元或栅极控制信号线Gate（N）位于垂直方向排列的任意两个像素组成的像素单元中的任一像素的侧方向。

[0121] 综上所述，本发明实施例提供的技术方案中，所述AMOLED像素电路包括：第一像素子电路和第二像素子电路，以及与所述第一像素子电路和第二像素子电路连接的初始化模块和数据电压写入模块，所述初始化模块连接复位信号端和低电位端，用于在复位信号端输入的复位信号控制下对第一像素子电路和第二像素子电路进行初始化；所述数据电压写入模块连接数据电压和门信号端，用于在门信号端输入的信号控制下先对第一像素子电路写入第一数据电压，并对所述第一像素子电路的驱动模块进行补偿，然后对第二像素子电路写入第二数据电压，并对第二像素子电路的驱动模块进行补偿，所述AMOLED像素电路能够减小像素电路尺寸，进而减小像素间距，提高单位面积内所拥有的像素数目，提升画面显示品质。

[0122] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。